JP2008523586A - 絶縁ゲート電界効果トランジスタ - Google Patents
絶縁ゲート電界効果トランジスタ Download PDFInfo
- Publication number
- JP2008523586A JP2008523586A JP2007543983A JP2007543983A JP2008523586A JP 2008523586 A JP2008523586 A JP 2008523586A JP 2007543983 A JP2007543983 A JP 2007543983A JP 2007543983 A JP2007543983 A JP 2007543983A JP 2008523586 A JP2008523586 A JP 2008523586A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- field effect
- effect transistor
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 210000000746 body region Anatomy 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 239000012212 insulator Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010421 standard material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0865—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本発明の縦型パワーMOSFETはアクティブセル8と非アクティブセル10を含む。アクティブセル8は基板の表面で非アクティブセル10により囲まれ、非アクティブセルより少数である。このMOSFETは、全てのセルがアクティブであるMOSFETよりも低い零温度係数電流を有する。
Description
本発明は、絶縁ゲート電界効果トランジスタおよび該トランジスタの製造方法に関する。
パワー金属酸化物半導体電界効果トランジスタ(MOSFET)は完全にオンまたはオフするスイッチとして一般に使用されている。しかし、MOSFETは、MOSFETを過電圧スパイクから自己保護するために線形動作領域で使用することもでき、また電流を安全な状態へ切り換えるのに十分な短期間の間電流を制限するために線形動作領域で使用することもできる。
他にも線形モードの動作を必要とする回路がある。例えば、ファンモータのような多くの簡単なモータはこのように制御される。
最新のパワーMOSFET、特にトレンチMOSFET及び縦型二重拡散MOSFET(VDMOS)を線形領域で動作させるとき問題が生じる。最新のデバイスは一般に小さいセルピッチ(<10μm)を有し、これらのデバイスは熱暴走を受けやすい。
小形デバイスの熱暴走の理由は、臨界電流密度Jcの存在、すなわち、それ以上では電流密度が温度の上昇とともに減少するがそれ以下では電流密度が温度の上昇とともに増大する臨界電流密度Jcの存在にある。FETが臨界電流密度Jc以下で動作する場合、温度の小さな上昇は電流密度を増大し、温度の上昇を生じ、更に高い電流密度を生じ、すなわち熱暴走を生じる。
臨界電流密度Jcの値は2つの競合効果によって決まる。第1に、温度が上昇するにつれて、チャネルの抵抗値が増大する。これは温度の上昇とともに電流密度を減少させる。第2に、温度の上昇につれて、MOSFETの閾値電圧が減少する。この閾値電圧の変化は、MOSFETが強くスイッチオンされる際には問題とならない。しかし、線形領域では、閾値電圧の減少は実行ゲート電圧を変化させ、温度の上昇とともに電流密度を増大させる。利得が増大するにつれて、第2の効果が相対的に重要となる。最新のMOSFETは高い値のゲート幅/面積を有し、第2の効果が優勢となる電流で動作する。すなわち、最新のMOSFETはJc以下で動作する。
このことは、最新のMOSFETは熱暴走を受けやすく、デバイス故障を引き起こし得ることを意味する。
当業者に認識されるように、この問題はオキサイドオンシリコンを用いるデバイスに限定されず、任意のパワーFETにも起こり得る。
従って、この問題が緩和されるFETの設計が必要とされている。
この問題に関するいくつかの先行技術が存在する。一つの解決が特許文献1に記載され、これには、各本体領域内に多数のソース領域が設けられた複雑な構成が記載されている。このようなデバイスは製造が複雑である。
他のデバイスが特許文献2に記載され、これにはいくつかのアプローチが示されている。一つのアプローチでは、セルを異なる閾値電圧を有する2つの部分に分割している。しかし、このデバイスも製造が複雑である。
他のアプローチは高及び低の異なる閾値電圧を有するセルを使用する(特許文献3参照)。しかし、多数の異なる閾値電圧の使用はこのタイプのデバイスを製造困難にする。
本発明によれば、請求項1に記載の絶縁ゲート電界効果トランジスタが提供される。
多数のセルを設け、これらのセルのうちのいくつかをアクティブに、いくつかを完全に非アクティブにすることによって、デバイスの線形領域動作が向上する。本発明者等は、非対称チャネルまたは複雑な構造を有する多数の異なる閾値電圧またはセルを用いる必要はないことを確かめた。多数のセルのいくつかを使用し他のセルを使用しないだけで十分であることが確かめられた。
アクティブセルが密集しないという事実のおかげで、電流はホットスポットを避けてデバイスに均等に広がる。アクティブセルは非アクティブセルと均等に分布させるのが好ましい。
本発明の本当の利点は、改善された線形動作が極めて製造容易な構造で得られる点にある。
本発明は、ゲートが第1主表面から基板内へ延在する絶縁ゲートである縦型トランジスタとして実現するのが好ましい。
この構成は、本発明の利点を奏するパワーMOSFETを提供しやすい。
セルはFETの本体領域を含み、セル間のトレンチ内に絶縁ゲートを有するものとすることができる。ソース領域はアクティブセルにのみ設けることができる。
セルは六角形配列に配列し、アクティブセル対非アクティブセルの比を1:2とすることができる。この構成は六角形配列を容易にし、デバイスのターンオン時に十分な数のアクティブセルが電流を流す。
セルピッチは11μm以下にすることができる。本発明は、零温度係数電流が高くなるために熱不安定性が特に問題になるこのような小さいセルピッチを有するデバイスに特に適用可能である。
アクティブセル対非アクティブセルの比は1:2にすることができる。これは中程度のセルピッチに対して良好な結果を与える適切な比である。
しかし、セルピッチを小さくするにつれて、1:2のセル比は不安定なデバイスを生じ得る。この場合には、各非アクティブセルに対して少数のアクティブセルを使用することができる。従って、本発明は、セルピッチが8μm以下であり且つアクティブセル数/非アクティブセル数の分数が1/3以下の値を有するデバイスを含む。
本発明の他の態様では、請求項10に記載の電界効果トランジスタの製造方法を提供する。
前記トランジスタを構成するステップは、
前記セル間にて前記第1の主表面から前記基板内に延在するトレンチをエッチングし、
前記トレンチの側壁及び底面上にゲート絶縁層を堆積し、
前記トレンチをゲート導体で満たすステップを含むことができる。
前記トランジスタを構成するステップは、
前記セル間にて前記第1の主表面から前記基板内に延在するトレンチをエッチングし、
前記トレンチの側壁及び底面上にゲート絶縁層を堆積し、
前記トレンチをゲート導体で満たすステップを含むことができる。
前記トランジスタを構成するステップは、更に、
p型本体領域を注入して前記セルを構成し、
前記トレンチの形成後に、ソース領域を前記アクティブセル内に前記トレンチに隣接して注入するが非アクティブセルには注入しないステップを含むことができる。
p型本体領域を注入して前記セルを構成し、
前記トレンチの形成後に、ソース領域を前記アクティブセル内に前記トレンチに隣接して注入するが非アクティブセルには注入しないステップを含むことができる。
本発明の実施の形態を図面を参照して、純粋に一例として、以下に説明する。
図1につき説明すると、n+ドープ半導体基板2は、基板の第1(上)主表面4側に形成された多数のセル6からなる半導体デバイスのドレインとして機能する。セルはアクティブセル8と非アクティブセル10とに分けられる。基板は、例えば、1015cm−3〜1018cm−3の範囲のドーピング濃度を有する市販のシリコン基板とすることができる。必要に応じ、他の材料及びドーピング濃度を使用することもできる。
図1につき説明すると、n+ドープ半導体基板2は、基板の第1(上)主表面4側に形成された多数のセル6からなる半導体デバイスのドレインとして機能する。セルはアクティブセル8と非アクティブセル10とに分けられる。基板は、例えば、1015cm−3〜1018cm−3の範囲のドーピング濃度を有する市販のシリコン基板とすることができる。必要に応じ、他の材料及びドーピング濃度を使用することもできる。
P-ドープ本体領域12がアクティブセル8及び非アクティブセル10の各々に設けられる。
セル6は絶縁ゲートトレンチ14で分離される。絶縁ゲートトレンチ14は側壁及び底面上にゲート絶縁体16を有するとともにトレンチ内にゲートとして作用する導体18を有する。
図2に示されるように、セル6は基板の第1主表面4に六角形配列に分布され、絶縁ゲートトレンチ14はゲート導体18が連結されるように接続する。
アクティブセル8は、本体領域12の第1主表面4に高ドープn+ソース領域20を更に具えるが、非アクティブセル10ではこのような領域は省略される点で非アクティブセル10と相違する。
絶縁体22がトレンチ14の全部及びソース領域20の一部の上に設けられ、トレンチを絶縁する。ソース領域は例えばリング形状とし、リングの中心部を本体領域12の一部分として残すことができる。
次いで、メタライズ層24が絶縁体22の表面及び第1主表面上に設けられ、ソース領域20及び本体領域12に接触するソース接点が形成される。トレンチの深さ及び幅は必要とされるデバイス特性に応じて変化させることができること明らかである。
背面接点28が基板2の背面に設けられ、ゲート接点30がゲート導体18に接続される。
これらの接点及びメタライズ層24,28,30には、Al及びその合金(例えばAlSi)またはポリシリコンを含む標準の材料を使用でき、また当業者に知られているので特定しないが種々の接点材料を使用することもできる。ゲート絶縁体16は任意の好適材料、例えば酸化シリコン、窒化シリコン及び酸窒化シリコンで造ることができる。必要に応じ、多層ゲートを使用することもできる。
アクティブセル8は基板の表面に図2に示すように分布され、図2ではアクティブセル8は非アクティブセル10と区別するために斜線が付されている。この実施例のパターンは、三角形26で示されるように、2つの非アクティブセル10と1つのアクティブセル8の繰返しパターンであり、非アクティブセル対アクティブセルの比は2:1である。
セルピッチ、すなわち隣接セル間の中心間隔は本例では9μmである。
このデバイスは殆ど通常のプロセスで製造できるため、製造プロセスについてはこれ以上説明しない。
しかし、ソース拡散を非アクティブセルに実施しないという一つの変更が必要である。これは、本体領域12に高ドープn+領域20をインプラントするインプランテーションステップを実施する前に、アクティブセルに対してはセルの中心部を覆い非アクティブセルに対してはセル全体を覆うマスクパターンを生成することにより実施される。このようにして、ソース領域20をアクティブセルにのみ形成する。
本発明の実施例によるデバイスとアクティブセルのみを有する比較例について実験を行った。図3に2つの温度における電流−電圧特性が示されている。左側の2つの曲線は比較例に関するものであり、右側の2つの曲線は本発明実施例に関するものである。2つの温度は各例に対して25℃及び175℃である。零温度係数点電流は、異なる温度でその電流を発生するのに同じ電圧が必要とされる点の電流、すなわち2つの曲線が交差する点の電流である。
図に示されているように、零温度係数点電流は比較例の約80Aから本発明実施例の約35Aへ低下する。
デバイスの良好な歩留まりが得られた
デバイスの良好な歩留まりが得られた
比較例を用いる場合よりも本発明の実施例を用いる場合に線形モードにおいてはるかに良好な安定性が得られた。図4には、いくつかの故障点、すなわち所定の期間印加されると故障を生じる電流及び電圧の値が示されている。ある場合には、100msの期間を使用し、他の場合にはDC信号を使用した。本発明の実施例の100ms故障点は32で示され、比較例34の故障点より高い電流値に位置する。
DCでは、本発明実施例のパス点36が比較例の故障点にほぼ同一の値で生じる。
本発明実施例ははるかに良好な結果を生じることが示されている。
本発明実施例ははるかに良好な結果を生じることが示されている。
代表的なRdson(オン抵抗)値は本発明実施例では9mオーム、比較例では5.4mオームであった。本発明実施例ではセルの1/3しかアクティブでないため、これは良好な結果である。
本発明は上述の実施例に限定されない。例えば、本発明実施例は複数のセルを有し、これらのセルはトレンチで囲まれたトランジスタの本体である。セルをトランジスタのトレンチとし、p型本体をトレンチとして配置することもできる。この場合には、ゲート接点をアクティブセルのみに設けることによってアクティブセルを構成し、非アクティブセルはフローティングゲートのままにすることができる。
セルは六角形にする必要はなく、方形、3角形または任意の他の適当な形状にしてもよい。全てのセルを同じ形状にする必要もない。このような形状及び配列はUS6,320,223に記載されており、これに記載されている種々のセルバリエーションも参考のためにここに含まれているものとする。
図5に示す代替実施例では、第1主表面がストライプ50に分割され、アクティブセルがストライプ50の短領域であり、ストライプの残部が非アクティブセルを構成する。図5に示されるように、いくつかのストライプは非アクティブセルのみを構成する。或いはまた、ストライプはアクティブセルと非アクティブセルを有し、例えば隣接するストライプのアクティブセルをオフセットさせてもよい。
これらの実施例では、非アクティブセル10のセルサイズがアクティブセル8のセルサイズより大きい点に留意されたい。
ストライプを有する代替構成(図示せず)は、並列に配列されたストライプの形態のセルを有し、ストライプの全長がアクティブセルか非アクティブセルである。アクティブセルストライプ(トランジスタとして作用する)は非アクティブセル間に分布される。
更に、セルピッチは実施例の9μmにする必要はない。本発明は、11μm以下のピッチを有するデバイスに特に好適である。その理由は、このセルピッチ以上では、デバイスは本発明を使用しなくても安定になり得るからである。
本発明は、9μmより著しく小さいサイズに使用できる。実施例の1:2のアクティブ対非アクティブセル比が特定のセルサイズに対して線形安定性の十分な増大を与えない場合には、異なるパターン、例えば1:4または1:6のアクティブ対非アクティブセル比を使用することができる。1:4または1:6の比は規則的なセル格子から容易に得られる。
更に、n型及びp型ドープ層を交換してp型デバイスを得ることもできる。
FETは特定の用途に応じてエンハンスメント型またはデプリーション型にすることができる。
Claims (14)
- 第1の主表面を有する半導体基板と、
前記基板を横切って配列され且つアクティブセルと非アクティブセルに分けられた複数のセルを具え、
各アクティブセルは絶縁ゲートとソースとドレインを有する少なくとも1つの動作可能なトランジスタを構成し、
各非アクティブセルはトランジスタとして動作し得ないものであり、
アクティブセルが非アクティブセルより少数であることを特徴とする電界効果トランジスタ。 - 前記非アクティブセルが前記基板上でアクティブセルを取り囲むことを特徴とする請求項1記載の電界効果トランジスタ。
- 縦型トランジスタの形態の請求項1または2記載の電界効果トランジスタであって、前記セルのゲートが第1の主表面から延在するトレンチ内を基板内まで延在する絶縁ゲートであることを特徴とする電界効果トランジスタ。
- 前記セルがFETの本体領域を含み、前記絶縁ゲートが前記セル間のトレンチ内に設けられ、前記トレンチに隣接するソース領域が前記アクティブセル内にのみ設けられていることを特徴とする請求項3記載の電界効果トランジスタ。
- 前記セルが六角形配列に配列されていることを特徴とする請求項1−4のいずれかに記載の電界効果トランジスタ。
- 前記基板を横切って延在する複数のストライプを具え、前記アクティブセルが前記ストライプの少なくともいくつかの一部分として構成され、前記ステップとリソースプロセスの残部が非アクティブセルを構成することを特徴とする請求項1−4のいずれかに記載の電界効果トランジスタ。
- 前記セルピッチが11μm以下であることを特徴とする請求項1−6のいずれかに記載の電界効果トランジスタ。
- アクティブセル対非アクティブセルの比が1:2であることを特徴とする請求項1−7のいずれかに記載の電界効果トランジスタ。
- 前記セルピッチが8μm以下であり、且つアクティブセル数/非アクティブセル数の分数が1/3以下の値であることを特徴とする請求項1−5のいずれかに記載の電界効果トランジスタ。
- 第1主表面を有する半導体基板を用意するステップと、
前記基板を横切って配列され且つアクティブセルと非アクティブセルに分けられる複数のセルを構成するステップと、
各アクティブセルは絶縁ゲートとソースとドレインを有する少なくとも1つの動作可能なトランジスタを構成し、各非アクティブセルはトランジスタとして動作し得ないものとするステップと、
アクティブセルお非アクティブセルより少数とすることを特徴とする電界効果トランジスタの製造方法。 - 前記非アクティブセルが前記基板上で前記アクティブセルを取り囲むことを 特徴とする請求項10記載の電界効果トランジスタの製造方法。
- 前記トランジスタを構成するステップは、
前記セル間の前記第1の主表面から前記基板内に延在するトレンチをエッチングし、
前記トレンチの側壁及び底面上にゲート絶縁層を堆積し、
前記トレンチをゲート導体で満たすことを特徴とする請求項10または11記載の電界効果トランジスタの製造方法。 - 前記トランジスタを構成するステップは、更に、
p型本体領域を注入して前記セルを構成し、
前記トレンチの形成後に、前記アクティブセル内に前記トレンチに隣接してソース領域を注入するが非アクティブセルには注入しないことを特徴とする請求項12記載の電界効果トランジスタの製造方法。 - 前記セルは六角形配列に配列することを特徴とする請求項11、12または13記載の電界効果トランジスタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0426412.3A GB0426412D0 (en) | 2004-12-02 | 2004-12-02 | Insulated gate field effect transistors |
PCT/IB2005/053994 WO2006059300A2 (en) | 2004-12-02 | 2005-12-01 | Insulated gate field effect transistors |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008523586A true JP2008523586A (ja) | 2008-07-03 |
Family
ID=34043900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007543983A Withdrawn JP2008523586A (ja) | 2004-12-02 | 2005-12-01 | 絶縁ゲート電界効果トランジスタ |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1820217A2 (ja) |
JP (1) | JP2008523586A (ja) |
KR (1) | KR20070084612A (ja) |
CN (1) | CN101288178A (ja) |
GB (1) | GB0426412D0 (ja) |
WO (1) | WO2006059300A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10651276B2 (en) | 2018-03-15 | 2020-05-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895684B (zh) * | 2015-10-16 | 2018-12-28 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制造方法 |
US11728422B2 (en) | 2019-11-14 | 2023-08-15 | Stmicroelectronics S.R.L. | Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof |
IT202000015076A1 (it) | 2020-06-23 | 2021-12-23 | St Microelectronics Srl | Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2460542A1 (fr) * | 1979-06-29 | 1981-01-23 | Thomson Csf | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor |
DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
DE19808348C1 (de) * | 1998-02-27 | 1999-06-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
-
2004
- 2004-12-02 GB GBGB0426412.3A patent/GB0426412D0/en not_active Ceased
-
2005
- 2005-12-01 JP JP2007543983A patent/JP2008523586A/ja not_active Withdrawn
- 2005-12-01 CN CNA2005800412443A patent/CN101288178A/zh active Pending
- 2005-12-01 WO PCT/IB2005/053994 patent/WO2006059300A2/en active Application Filing
- 2005-12-01 KR KR1020077012285A patent/KR20070084612A/ko not_active Application Discontinuation
- 2005-12-01 EP EP05821637A patent/EP1820217A2/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10651276B2 (en) | 2018-03-15 | 2020-05-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
GB0426412D0 (en) | 2005-01-05 |
KR20070084612A (ko) | 2007-08-24 |
WO2006059300A2 (en) | 2006-06-08 |
CN101288178A (zh) | 2008-10-15 |
EP1820217A2 (en) | 2007-08-22 |
WO2006059300A3 (en) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9450091B2 (en) | Semiconductor device with enhanced mobility and method | |
US9530883B2 (en) | Insulated gate semiconductor device having a shield electrode structure and method | |
JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
US8350322B2 (en) | Semiconductor device and method for manufacturing the same | |
EP2342753B1 (en) | Insulated gate bipolar transistor | |
JP6109444B1 (ja) | 半導体装置 | |
KR101437480B1 (ko) | 기판에 대한 상면 콘택을 형성하기 위한 방법 및 구조물 | |
JP2007123887A (ja) | レトログレード領域を備える横型dmosトランジスタ及びその製造方法 | |
JP5872281B2 (ja) | ダイオードを含む半導体装置 | |
US10170605B2 (en) | MOS-bipolar device | |
US20080290366A1 (en) | Soi Vertical Bipolar Power Component | |
JP2019110297A (ja) | バリア領域を含む半導体デバイス | |
JP2008523586A (ja) | 絶縁ゲート電界効果トランジスタ | |
JP2008511973A (ja) | パワー半導体デバイス | |
JP2003031821A (ja) | 半導体装置 | |
JP2009105219A (ja) | 半導体装置 | |
US20150364585A1 (en) | Power semiconductor device | |
KR102369052B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
JP2005032939A (ja) | 半導体装置 | |
KR102369049B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
KR102369057B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
KR102310148B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
KR102315055B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
WO2023112547A1 (ja) | 半導体装置 | |
KR20210158145A (ko) | 전력 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081127 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090915 |