CN116741819A - 双栅极功率半导体器件和控制双栅极功率半导体器件的方法 - Google Patents

双栅极功率半导体器件和控制双栅极功率半导体器件的方法 Download PDF

Info

Publication number
CN116741819A
CN116741819A CN202310217630.3A CN202310217630A CN116741819A CN 116741819 A CN116741819 A CN 116741819A CN 202310217630 A CN202310217630 A CN 202310217630A CN 116741819 A CN116741819 A CN 116741819A
Authority
CN
China
Prior art keywords
section
control
control signal
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310217630.3A
Other languages
English (en)
Inventor
R·巴伯斯克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116741819A publication Critical patent/CN116741819A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了双栅极功率半导体器件和控制双栅极功率半导体器件的方法。提出了一种双栅极IGBT(1)，其中有源区(1‑2)包括第一区段(121)和第二区段(1‑22)。两个区段可以由两个控制信号(13‑21，13‑22)控制。例如，第一区段(1‑21)呈现第一特征转移曲线，负载电流取决于第一控制信号(13‑21)的电压，并且第二区段(1‑22)呈现第二特征转移曲线，负载电流取决于第一控制信号(13‑21)的电压，其中至少第二特征转移曲线是基于第二控制信号(13‑22)的电压而可改变的。对于第一控制信号(13‑21)的与功率半导体器件(1)的正向传导状态对应的给定电压而言，在第一区段(1‑21)中针对第二控制信号(13‑22)的电压的给定改变而观察到的负载电流改变与在第二区段(1‑22)中对应的负载电流改变相比更小。

Description

双栅极功率半导体器件和控制双栅极功率半导体器件的方法
技术领域
本说明书涉及功率半导体器件的实施例和生产功率半导体器件的方法的实施例。特别是，本说明书涉及具有IGBT配置的功率半导体器件，其具有不同地设计的IGBT区域并且是利用两个控制信号可控制的，并且涉及对应的控制方法的实施例。
背景技术
现代设备在汽车、消费品和工业应用中的许多功能一一诸如转换电能和驱动电马达或电机——依赖于功率半导体开关。例如，举几个例子来说，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已经被用于各种应用，包括但是不限制于电源和功率转换器中的开关。
功率半导体器件通常包括半导体本体，半导体本体被配置为传导沿着器件的两个负载端子之间的负载电流路径的正向负载电流。
进一步地，在可控制的功率半导体器件(例如晶体管)的情况下，负载电流路径可以是借助于通常被称为栅极电极的绝缘电极控制的。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置于正向传导状态和阻断状态之一。
负载电流典型地借助于功率半导体器件的有源区进行传导。有源区典型地被由芯片的边缘终止的边缘终止区围绕。
为了在半导体中实现特定的开关行为和/或特定的电荷载流子分布，例如，与优化开关能量和/或饱和电压相关地，除了第一控制电极之外，还可以提供可以基于其来控制器件的第二控制电极。这样的器件典型地被称为双栅极晶体管或相应地被称为多栅极晶体管。
发明内容
提出了独立权利要求的主题。在从属权利要求中限定了示例性实施例的特征。
根据实施例，一种功率半导体器件包括：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段和第二区段这两者中，多个第二控制电极在第一区段和第二区段这两者中。第一控制电极被配置为经受第一控制信号。第二控制电极被配置为经受第二控制信号。多个半导体沟道结构在半导体本体中并且在第一区段和第二区段这两者中延伸，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中在正向偏置的状态下，第一区段呈现第一特征转移曲线，负载电流取决于第一控制信号的电压；并且第二区段呈现第二特征转移曲线，负载电流取决于第一控制信号的电压，至少第二特征转移曲线是基于第二控制信号的电压而可改变的。对于第一控制信号的与功率半导体器件的正向传导状态对应的给定电压而言，在第一区段中针对第二控制信号的电压的给定改变而观察到的负载电流改变与在第二区段中对应的负载电流改变相比更小。可选地，第一特征转移曲线和第二特征转移曲线这两者可以是基于第二控制信号的电压而可改变的。
例如，第二控制信号的电压的改变是从与一个阻断状态对应的在Vth，p和Vth，n之间的电压(例如，0V)到与另一阻断状态对应的低于Vth，p的电压(例如，-15V)的改变，或者反之亦然。例如，Vth，n是对于在本体区中引起反型沟道而言必需的控制阈值电压，并且可以达到例如6V。进一步地，Vth，p可以是进一步的控制阈值，例如负电压，低于该负电压，在相应的沟槽周围引起空穴沟道，即漂移区中的反型沟道，并且Vth，p可以达到例如-4V或-1V。
例如，第一区段中的所述负载电流改变低于30％，并且其中第二区段中的所述负载电流改变高于30％。
例如，第一特征输出曲线的改变率是正的，与第二控制信号的电压无关，并且第二特征输出曲线的改变率是正的或负的，取决于第二控制信号的电压。
根据进一步的实施例，一种功率半导体器件包括：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段和第二区段这两者中，多个第二控制电极在第一区段和第二区段这两者中，在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。在第一区段中，在(i)由第一控制电极控制的沟道结构和(ii)第二控制电极之间的第一平均有效距离大于第二区段中对应的第二平均有效距离。
根据进一步的实施例，一种功率半导体包括：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段和第二区段这两者中，多个第二控制电极在第一区段和第二区段这两者中。第一控制电极被配置为经受第一控制信号。第二控制电极被配置为经受第二控制信号。多个半导体沟道结构在半导体本体中并且在第一区段和第二区段这两者中延伸，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。在第二区段中，第二控制信号的电压影响由第一控制电极控制的反型沟道。
例如，在第二区段中第二控制信号的电压对由第一控制电极控制的反型沟道的影响大于在第一区段中对应的影响。
例如，在第二区段中每单位面积的第二控制电极的数量G2/A2大于在第一区段中每单位面积的第二控制电极的数量G2/A1。
例如，第二区段的总面积达到有源区的总面积的至少20％。
例如，第一区段的总面积达到有源区的未被第二区段占据的剩余总面积的至少30％。
例如，第二区段围绕第一区段。
根据进一步的实施例，一种功率半导体器件包括：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有被配置为传导在第一负载端子和第二负载端子之间的负载电流的第二区段；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第二区段中，多个第二控制电极在第二区段中。第一控制电极被配置为经受第一控制信号。第二控制电极被配置为经受第二控制信号。多个半导体沟道结构在半导体本体中并且在第二区段中延伸，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中在第二区段中，第二控制信号的电压影响由第一控制电极控制的反型沟道。
例如，第二区段呈现第二特征转移曲线，负载电流取决于第一控制信号的电压，第二特征转移曲线是基于第二控制信号的电压而可改变的。对于第一控制信号的与功率半导体器件的正向传导状态对应的给定电压而言，根据第二特征转移曲线的所得到的负载电流具有：(i)针对具有与第一控制信号相同的值的第二控制信号的第一值；以及(ii)针对具有与第一控制信号的相反数对应的值的第二控制信号的第二值，其中(iii)所得到的负载电流的第二值是所得到的负载电流的第一值的至多一半或者甚至至多三分之一。在一些实施例中，第二控制信号对由第一控制电极控制的反型沟道的影响可以甚至更大，造成所得到的负载电流的第二值是所得到的负载电流的第一值的至多1/4、或至多1/8、或甚至至多1/12。
进一步地，在示例中，第二区段呈现第二特征转移曲线，负载电流取决于第一控制信号的电压，其中第二特征转移曲线是基于第二控制信号13-22的电压而可改变的。
例如，第一控制电极与第二控制电极电隔离。
例如，第一控制电极被布置在第一控制沟槽中并且被通过第一沟槽绝缘体与半导体本体绝缘。例如，第二控制电极被布置在第二控制沟槽中并且被通过第二沟槽绝缘体与半导体本体绝缘。例如，半导体沟道结构被布置在半导体本体的台面中，台面是至少由控制沟槽在横向上界定的。
例如，在第二区段中，台面中的至少一些台面是由第一控制沟槽中的一个和第二控制沟槽中的一个在横向上界定的。
例如，半导体沟道结构中的至少一些包括电连接到第一负载端子的第一导电类型的相应的源极区，其中在第二区段中，所述源极区被布置成与第一控制电极相邻并且在空间上从第二控制电极移开。
例如，势垒区被布置在功率半导体器件的半导体沟道结构和漂移区之间，其中势垒区具有与漂移区相同的导电类型，并且其中第一区段中的势垒区的平均掺杂剂浓度大于第二区段中的势垒区的平均掺杂剂浓度。
例如，在第一区段中第一控制电极中的相应的一个和第二控制电极中的相应的一个之间的平均距离大于在第二区段中对应的平均距离。
例如，多个源极沟槽在第一区段中，每个源极沟槽包括电连接到第一负载端子的源极电极。
例如，在第一区段中被布置在相邻的半导体沟道结构之间的源极沟槽的平均数量大于在第二区段中被布置在相邻的半导体沟道结构之间的源极沟槽的平均数量。
例如，半导体本体被形成在单个半导体芯片中。
例如，有源区进一步包括第三区段，第三区段包括第二控制电极的子集，第三区段构成二极管区段，使得功率半导体器件呈现RC IGBT配置。
根据进一步的实施例，提出了一种操作半桥电路的方法，半桥电路包括具有如在前述段落中描述的配置的第一功率半导体器件和具有如在前述段落中描述的配置的第二功率半导体器件。方法包括：向第一功率半导体器件的多个第一控制电极提供第一控制信号，并且向第一功率半导体器件的多个第二控制电极提供第二控制信号；以及向第二功率半导体器件的多个第一控制电极提供进一步的第一控制信号，并且向第二功率半导体器件的多个第二控制电极提供进一步的第二控制信号。
本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
各图中的部件未必是按比例的，相反重点被放在图示本发明的原理上。此外，在各图中，同样的参考标号指明对应的部件。在附图中：
图1示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图2示意性地并且示例性地图示根据一些实施例的功率半导体器件的水平投影的区段的三个变型(A)、(B)和(C)；
图3示意性地并且示例性地图示根据至少三个实施例的功率半导体器件的有源区的第一区段的竖向横截面的相应区段；
图4示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的有源区的第二区段的竖向横截面的区段的两个变型(A)和(B)；
图5示意性地并且示例性地图示根据一个或多个实施例的与功率半导体器件的有源区的第一区段和第二区段相关的特征转移曲线；
图6示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的有源区的第二区段的竖向横截面的区段；
图7示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的水平投影的区段；
图8示意性地并且示例性地图示根据一个或多个实施例的半桥电路的图；
图9示意性地并且示例性地图示根据一个或多个实施例的控制半桥电路的方法；
图10示意性地并且示例性地图示根据一个或多个实施例的功率半导体器件的竖向横截面的区段；以及
图11示意性地并且示例性地图示根据一个或多个实施例的控制功率半导体器件的方法。
具体实施方式
在以下详细描述中，参照随附附图，随附附图形成在此的一部分并且在附图中通过图示方式示出其中可以实践本发明的具体实施例。
在这方面，可以参照所描述的图的定向来使用诸如“顶部”、“底部”、“下方”、“前面”、“后面”、“背侧”、“前端”、“末尾”、“上方”等的方向术语。因为实施例的部件可以是以许多不同的定向定位的，所以方向术语被用于说明的目的并且决不是进行限制。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例，并且可以作出结构或逻辑上的改变。因此，不应在限制的意义上看待以下的详细描述，并且本发明的范围由所附权利要求限定。
现在将详细参照各种实施例，在各图中图示了各种实施例的一个或多个示例。每个示例是以解释的方式提供的，并且不意味着限制本发明。例如，作为一个实施例的一部分而图示或描述的特征可以被使用在其它实施例上或者与其它实施例结合使用，以产生又一进一步的实施例。本发明旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求的范围。附图并非是按比例的并且仅用于说明的目的。为了清楚，如果没有另外声明，则在不同的附图中相同的要素或制造步骤已经由相同的标号指明。
如在本说明书中使用的术语“水平”旨在描述实质上平行于半导体衬底或半导体结构的水平表面的定向。这可以是例如半导体晶片或管芯或芯片的表面。例如，下面提到的第一横向方向X和第二横向方向Y这两者可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如在本说明书中使用的术语“竖向”旨在描述实质上布置成垂直于水平表面、即平行于半导体晶片/芯片/管芯的表面的法线方向的定向。例如，下面提到的延伸方向Z可以是与第一横向方向X和第二横向方向Y这两者垂直的延伸方向。延伸方向Z在此还被称为“竖向方向Z”。
在本说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。替换地，可以采用相反的掺杂关系，从而第一导电类型可以是p掺杂并且第二导电类型可以是n掺杂。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在半导体器件的两个区、区段、区带、部分或部件之间或者在一个或多个器件的不同端子之间或者在端子或金属化或电极和半导体器件的部分或部件之间存在低欧姆电连接或低欧姆电流路径，其中“低欧姆”可以意味着相应的接触的特征本质上不受欧姆电阻影响。进一步地，在本说明书的上下文中，术语“接触”旨在描述在相应的半导体器件的两个元件之间存在直接物理连接；例如，在彼此接触的两个元件之间的过渡可以不包括进一步的中间元件等。
此外，在本说明书的上下文中，如果没有另外声明，则术语“电绝缘”是在其一般有效的理解的上下文中使用的，并且因此旨在描述两个或更多个组件被彼此分离地定位并且不存在连接这些组件的欧姆连接。然而，彼此电绝缘的组件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合和/或静电耦合(例如，在结的情况下)。举例来说，电容器的两个电极可以彼此电绝缘，并且同时例如借助于绝缘体(例如电介质)彼此机械和电容耦合。
本说明书中描述的具体实施例涉及但是不限制于功率半导体器件，例如可以在功率转换器或电源内使用的功率半导体器件。因此，在实施例中，这样的器件可以被配置为承载要被馈送到负载的负载电流和/或相应地由功率源提供的负载电流。例如，功率半导体器件可以包括一个或多个有源功率半导体单位单元，诸如单片集成的二极管单元、单片集成的二极管单元的衍生物(例如，两个反串联连接的二极管的单片集成的单元)、单片集成的晶体管单元(例如，单片集成MOSFET或IGBT单元)和/或其衍生物。这样的二极管/晶体管单元可以被集成在功率半导体模块中。多个这样的单元可以构成布置有功率半导体器件的有源区的单元场。
术语功率半导体器件的“阻断状态”可以指代如下的状态：当半导体器件处于被配置用于阻断通过半导体器件的电流流动的状态时，同时施加有外部电压。更特别地，半导体器件可以被配置用于在施加有正向电压偏置时阻断通过半导体器件的正向电流。相比之下，半导体可以被配置用于在施加有正向电压偏置时在半导体器件的“传导状态”下传导正向电流。阻断状态和传导状态之间的过渡可以是由控制电极控制的，或者更特别地，是由控制电极的电势控制的。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断和/或高电流承载能力的在单个芯片上的半导体器件。换句话说，这样的功率半导体器件旨在用于高电流和/或高电压，高电流典型地在安培范围内，例如达到几十或几百安培，高电压典型地在15V以上，更典型地在100V和以上，例如达到至少400V或甚至更高，例如达到至少3kV，或甚至达到10kV或更高，这取决于相应的应用。
例如，如在本说明书中使用的术语“功率半导体器件”不针对于用于例如存储数据、计算数据和/或其它类型的基于半导体的数据处理的逻辑半导体器件。
本说明书特别是涉及体现为IGBT或RC-IGBT的功率半导体器件，即双极功率半导体晶体管或其衍生物。
例如，下面描述的功率半导体器件可以被实现在单个半导体芯片上，例如呈现条带单元配置(或蜂窝/针状单元配置)，并且可以被配置为在低、中和/或高电压应用中采用为功率组件。
图1图示根据一个或多个实施例的功率半导体器件1的水平投影的区段。图10图示(简化的)竖向横截面的对应的区段。功率半导体器件1例如可以呈现MOSFET或IGBT配置，并且包括耦合到第一负载端子11和第二负载端子12的半导体本体10。功率半导体器件1包括有源区1-2。参照图2(A)，功率半导体器件1的有源区1-2具有第一区段1-21和第二区段1-22，区段1-21和1-22这两者被配置为传导在第一负载端子11和第二负载端子12之间的负载电流。参照图2(B)，功率半导体器件1的有源区1-2具有第二区段1-22，第二区段1-22被配置为传导在第一负载端子11和第二负载端子12之间的负载电流。在图2(B)的实施例中，功率半导体器件1的有源区1-2没有第一区段1-21。
如在图10中图示那样，半导体本体10可以被夹在第一负载端子11和第二负载端子12之间，因此，功率半导体器件1可以呈现竖向配置，根据该竖向配置，在区段1-21和1-22这两者中负载电流遵从实质上平行于竖向方向Z的路径。
包括区段1-21和1-22这两者的有源区1-2可以由边界1-20界定，在其处有源区1-2过渡到中，边缘终止区1-3进而由芯片边缘1-4终止。
在此，术语有源区和边缘终止区是在技术人员典型地将这些术语所关联的技术背景中使用的。因此，有源区的目的主要是确保负载电流传导，而边缘终止区1-3被配置为可靠地终止有源区1-2，例如在传导状态期间和阻断状态期间的电场进程方面。
附加地参照图3、图4和图6，功率半导体器件1进一步包括与第一负载端子11和第二负载端子12电隔离的在第一区段121和第二区段1-22这两者中的多个第一控制电极141以及在第一区段121和第二区段1-22这两者中的多个第二控制电极151(针对第一区段1-21参照图3，并且针对第二区段1-22参照图4和图6)。
在具有IGBT配置的功率半导体器件的情形下，这些控制电极典型地被称为栅极电极。控制信号可以是通过例如在第一负载端子11和控制/栅极端子(参照图8，端子13-1A、13-2A、13-1B和13-2B)之间施加电压而生成的。
例如，多个第一控制电极141中的每个被电连接到至少一个第一控制端子13-1A(参照图8)，并且多个第二控制电极151中的每个被电连接到至少一个第二控制端子13-2A，其中至少一个第一控制端子13-1A中的每个与至少一个第二控制端子13-2A中的每个电隔离。由此，第一控制电极141可以独立于第二控制电极151而经受第一控制电压，第二控制电极151可以经受第二控制电压。例如，第一控制电压被生成为在第一控制电极141(或者相应地，(多个)第一控制端子13-1A)和第一负载端子11之间的电压，并且第二控制电压被生成为在第二控制电极151(或者相应地，(多个)第二控制端子13-2A)和第一负载端子11之间的电压。第一控制电压可以与第二控制电压不同。在另一实施例中，第二控制电极151被经由具有所限定的欧姆和电容特征的RC结构耦合到第一控制电极141，使得第二控制信号可以从第一控制信号得出，并且对于第一控制电极141和第二控制电极151这两者而言仅需要一个栅极端子。
功率半导体器件1进一步包括在半导体本体10中在第一区段1-21和第二区段1-22这两者中延伸的多个半导体沟道结构。多个沟道结构中的每个与第一控制电极141中的至少之一关联，其中第一控制电极141中的相应的至少之一被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。
每个沟道结构可以包括第一导电类型的源极区101和第二导电类型的本体区102，这两者被电连接到第一负载端子11，其中本体区102将源极区101与功率半导体器件1的漂移区100隔离，如将在下面参照图3和图4更详细地解释的那样。在相应的关联的沟道结构中的所述反型沟道可以是通过使相应的第一控制电极141经受第一控制电压而引起的。
有源区1-2的第一区段1-21呈现第一特征转移曲线，即在正向偏置状态期间取决于第一控制信号13-21的电压的特征负载电流。第一特征转移曲线的示例在图5左部中图示。
有源区1-2的第二区段1-22呈现第一特征转移曲线，即在正向偏置状态期间取决于第一控制信号13-21的电压的特征负载电流。第二特征转移曲线的示例在图5右部中图示。
由于在实施例中(参照图2(A))，第二控制电极152存在于第一区段1-21和第二区段1-22这两者中，因此至少第二特征转移曲线是基于第二控制信号13-22的电压而可改变的。可选地，第一特征转移曲线和第二特征转移曲线这两者是基于第二控制信号13-22的电压而可改变的。
在实施例中，对于与功率半导体器件的正向传导状态对应的第一控制信号的给定电压而言，第一区段中针对第二控制信号13-22的电压的给定改变而观察到的负载电流改变与第二区段1-22中对应的负载电流改变相比更小。图5中图示对于25℃的结温度而言在第一区段1-21和第二区段1-22之间的这种示例性差别。因此，第二控制信号13-22(VGE2)的电压的改变可以是从与一个阻断状态对应的在Vth，p和Vth，n之间的电压(例如0V)到与另一阻断状态对应的低于Vth，p的电压(例如-15V或-8V)的改变，或者反之亦然。
如果存在的话，在第一区段1-21(图5的左部)中，第二控制信号13-22(VGE2)的这样的改变对第一特征转移曲线具有相对小的影响；阈值电压增加一点，并且与其中第二控制信号13-22(VGE2)在电压值方面与第一控制信号13-21(VGE1)相同或者相应地为0V的情况相比，负载电流IC随第一控制信号13-21(VGE1)的电压的改变率减小。
相反，由于第二区段1-22的设计(其示例在下面被进一步解释)，第二控制信号13-22(VGE2)的电压的从例如0V到-15V的这样的改变对第二特征转移曲线具有显著影响：在第二特征转移曲线中，电流IC随第一控制信号13-21(VGE1)的电压的改变率达到最大值，并且此后，随着第一控制信号13-21(VGE1)的电压增加负载电流IC仅略微增加。例如，对于第一控制信号13-21(VGE1)的给定电压(例如15V)而言，第一区段1-21中的所述负载电流改变低于40％，例如低于30％或20％，并且第二区段1-22中的所述负载电流改变高于30％，或者甚至高于40％，例如高于75％，例如高于100％。
关于前述内容，应当理解的是，第二控制信号13-22(VGE2)的电压从0V到第一控制信号13-21(VGE1)(即VGE2＝VGE1)的电压值的改变是一个说明性示例。对于区段1-21和1-22这两者而言，源极区101可以被布置成相邻于第二控制信号；因此，如果第二控制信号13-22(VGE2)的电压超过阈值Vth，n，则可以注入进一步的电子，这在一些应用中可能是合期望的，并且在其它应用中应当被避免。因此，在图4的变型(A)中，源极区101被布置成既与第一控制沟槽14相邻又与第二控制沟槽15相邻(具有第二控制信号13-22(VGE2)的电压对电子注入的对应的影响)，在图4的变型(B)中，在台面18中，源极区101被布置成仅与第一控制沟槽14相邻而不与第二控制沟槽15相邻(具有第二控制信号13-22(VGE2)的电压对电子注入的对应地减小的影响)。
更一般地说，参照图5的右部/第二区段1-22，在实施例中第二区段1-22呈现第二特征转移曲线(即，取决于第一控制信号13-21(VGE1)的电压的负载电流)，其中第二特征转移曲线是基于第二控制信号13-22(VGE2)的电压可改变的。对于与功率半导体器件的正向传导状态对应的第一控制信号13-21(VGE1)的给定电压而言，根据第二特征转移曲线，所得到的负载电流具有：(i)针对具有与第一控制信号相同的值(VGE1＝VGE2)的第二控制信号的第一值；以及(ii)针对具有与第一控制信号的相反数对应的值(例如，VGE2＝-VGE2，参照下部虚线)的第二控制信号的第二值，其中(iii)所得到的负载电流的第二值为所得到的负载电流的第一值的至多一半，或者甚至至多三分之一，如在图5中示例性地图示那样。
在实施例中，在第一区段1-21中在(i)由第一控制电极141控制的沟道结构和(ii)第二控制电极151之间的第一平均有效距离大于在第二区段122中对应的第二平均有效距离。由此，例如以如上面描述的方式，在第一区段1-21中第二控制信号13-21(VGE2)的电压的影响与在第二区段1-22中观察到的影响相比可以被减小。下面将描述更具体的实现示例。
参照图4的变型(A)和(B)，所述平均有效距离取决于台面18的宽度；台面18越宽，由第一控制电极141和第二控制电极151控制的(本体区102中的)沟道结构之间的距离越大。例如，台面18的宽度(即，相邻的沟槽绝缘体142、152之间沿着第一横向方向X的平均距离)可以小于2μm、小于1.5μm或甚至小于700nm。替换地或附加地，可以基于台面18中的掺杂剂浓度，例如基于提供第一导电类型的所述势垒区105来修改平均有效距离，这可以是可选地实现的并且可以呈现显著大于漂移区100的掺杂剂浓度的掺杂剂浓度。势垒区105的掺杂剂浓度越高，源极区101和第二控制电极之间的平均有效距离越高。例如，势垒区105的剂量可以达到1×1013cm-2。如果存在这样的势垒区，则与其中未实现势垒区105的情况相比，上面提到的物理台面宽度(“小于2μm、小于1.5μm或甚至小于700nm”)可以被减小到小于1.5μm、小于700nm或甚至小于400nm，而不改变平均有效距离。
在另一实施例中，在第二区段1-22中，第二控制信号13-22(VGE2)的电压影响由第一控制电极141控制的反型沟道，例如如在上面描述并且在图5的右部中图示的那样。例如，在第二区段1-22中第二控制信号13-22(VGE2)的电压对由第一控制电极141控制的反型沟道的影响大于在第一区段1-21中对应的影响。所述反型沟道可以指代漂移区100中第一控制沟槽14和第二控制沟槽15周围的空穴沟道。
例如，第二区段1-22的总面积达到有源区1-2的总面积的至少10％、至少20％、30％或至少45％。或者，第二区段1-22的总面积在第一区段1-21的总面积的70％到130％的范围内。第一区段1-21的总面积可以达到未被第二区段1-22占据的有源区1-2的剩余总面积的至少30％。第二区段1-22可以围绕第一区段1-21，如在图2中图示那样。
在此应当注意的是，在区段1-21和1-22之外，功率半导体器件可以在其有源区1-2中包括进一步的区段，例如与区段1-22类似地配置的区段，但是其中与区段1-21相比的差别被实现为更小或更高的程度。例如，在第二区段122的第一变化中，电流IC的随第一控制信号13-21(VGE1)的电压的最大改变率达到额定负载电流IC的20％，并且在第二区段122的第二变化中，电流IC的随第一控制信号13-21(VGE1)的电压的最大改变率达到额定负载电流IC的50％，并且在第二区段122的第三变化中，电流IC的随第一控制信号13-21(VGE1)的电压的最大改变率达到额定负载电流IC的150％。
上面描述的实施例包括以下认识：功率半导体器件1的有源区1-2可以被划分成一个或多个第一区段1-21和一个或多个第二区段1-22，其中这些空间上不同的区段可以被不同地配置以实现功率半导体器件1的合期望的开关性质。区段1-21和1-22这两者是基于两个控制信号控制的，其中例如当在Vth，p附近改变第二控制信号的电压值(例如从0V到-8V)时，与第二区段1-22相比第二控制信号对第一区段1-21具有更小的影响，或者反之亦然。根据一些实施例，区段1-21和1-22这两者是基于两个控制信号控制的，其中例如当将第二控制信号的电压值改变到Vth，n以上(例如从0V到VGE2＝VGE1)时，与第二区段1-22相比第二控制信号对第一区段1-21具有更小的影响，或者反之亦然。例如通过并非完全同步地而是具有时间延迟地提供第一控制信号和第二控制信号，可以实现有利的开关行为，如将在下面更详细地解释的那样。
根据图3和图4中图示的实施例，第一控制电极141被布置在第一控制沟槽14中并且通过相应的第一沟槽绝缘体142与半导体本体10绝缘。同样地，第二控制电极151被布置在第二控制沟槽15中并且通过相应的第二沟槽绝缘体152与半导体本体10绝缘。
进一步地，半导体沟道结构被布置在半导体本体10的台面18中，台面18至少由控制沟槽14、15在横向上界定。
如进一步图示的那样，根据这些实施例的功率半导体器件1包括至少在第一区段1-21中并且可选地还在第二区段1-22中的多个源极沟槽16，每个源极沟槽16包括被电连接到第一负载端子11并且通过相应的第三沟槽绝缘体162与半导体本体10绝缘的源极电极161。
沟槽-台面模式(其在图10的简化图示中未示出)被配置在前侧110处。包括沟道结构的台面18例如被经由第一接触插塞111电连接到第一负载端子11。例如在每个台面18中，接触插塞111被电连接到源极区101和本体区102这两者。
除了台面18之外，沟槽-台面模式还可以包括第二类型的台面19，其不包括源极区101并且可以连接到第一负载端子11(参照图3，变型(1)至(3))或者不连接到第一负载端子11(参照图3，变型(2)，中间台面19)。然而，如所图示那样，第二类型的台面19也可以配备有本体区102的区段。
可选地，在本体区102和漂移区100之间可以布置有势垒区105。势垒区105和漂移区100这两者是第一导电类型的，其中与漂移区的掺杂剂浓度相比势垒区105的掺杂剂浓度可以更大。
还简要参照图10，根据一个或多个实施例，漂移区100沿着竖向方向Z延伸，直到与电连接到第二负载端子12的第二导电类型的所述发射极区108相接。
第一区段1-21中的沟槽-台面模式可以是不同地配置的，现在提供一些示例：例如，参照图3的变型(1)，台面18由第一控制沟槽14之一以及源极沟槽16之一在横向上界定，而没有由第二控制沟槽15之一来界定。第二控制沟槽15与所述源极沟槽16一起在横向上界定第二类型的台面19。第二类型的台面19可以包括或不包括源极区101。类似地，在变型(2)中，台面18由第一控制沟槽14之一以及源极沟槽16之一在横向上界定，而没有由第二控制沟槽15之一来界定。第二控制沟槽与第一控制沟槽14一起在横向上界定未与第一负载端子11电连接的第二类型的台面19(即充当虚设台面)，并且与源极沟槽一起在横向上界定与第一负载端子11电连接的第二类型的台面19。变型(3)对应于其中第一控制沟槽14和源极沟槽16的位置被互换的变型(1)。在所图示的三个变型的每个中，第二控制电极151未被布置成相邻于台面18，在其处由第一控制电极141引起反型沟道。根据图3中图示的实施例，第一类型的台面18包括源极区101以允许将第一导电类型的电荷载流子——例如在n型源极区101的情况下为电子——注入到挨着第一控制电极141的反型沟道中。在第二类型的台面19内，当在第二控制电极151处的第二控制信号(VGE2)的电压具有对应于第二控制信号VGE2的低电平(例如-15V)的值时，可以形成进一步的导电沟道。所述进一步的导电沟道可以至少主要由第二导电类型的电荷载流子(例如空穴)构成。
在第二区段1-22中，如在图4中图示那样，第一控制沟槽14之一和第二控制沟槽15之一这两者可以在横向上界定台面18。由于反型沟道和第二控制电极151之间的更小的距离，第二控制信号13-22对第二区段1-22的第二特征转移曲线的进程的影响比其对第一区段1-21的第一特征转移曲线的进程的影响大。
在实施例中，第二区段1-22中每单位面积的第二控制电极151的数量G2/A2大于第一区段1-21中每单位面积的第二控制电极151的数量G2/A1。例如，通过该措施，可以提供的是，在第一区段1-21中在(i)由第一控制电极141控制的沟道结构和(ii)第二控制电极151之间的所述第一平均有效距离大于第二区段122中对应的第二平均有效距离。
在第一区段1-21内实现减小的第二控制信号的影响的进一步的选项是对应地在横向上构造势垒区105，如在上面已经关于图4解释的那样。例如，第一区段1-21中的势垒区105的平均掺杂剂浓度大于第二区段1-22中的势垒区105的平均掺杂剂浓度。由于势垒区105可以被认为是布置在台面18中的反型沟道和第二控制电极152“之间”，因此势垒区105的更高的掺杂剂浓度导致针对空穴的更大的电阻率，并且因此导致在(i)源极区101中相邻于第一控制141的沟道区和(ii)第二控制沟槽15中的第二控制电极151之间的有效距离的增加。在第一区段1-21内实现减小的第二控制信号的影响的另一选项是确保第一区段1-21中第一控制电极141中的相应一个和第二控制电极151中的相应一个之间的平均距离大于第二区段1-22中对应的平均距离。又一进一步的选项是确保第一区段1-21中布置在相邻的半导体沟道结构之间的源极沟槽16的平均数量大于第二区段1-22中布置在相邻的半导体沟道结构之间的源极沟槽16的平均数量。调制第二控制信号的影响程度的又一进一步的选项是，与第二区段122相比在第一区段1-21中沟槽绝缘体厚度142和152之间的平均比率更低。例如，在第二区段1-22中，第二沟槽绝缘体152的厚度可以小于在第一区段1-21中的厚度，并且第二区段1-22中第一沟槽绝缘体142的厚度可以与第一区段1-21中的相同。
参照图6，在第二区段1-22中，第一控制电极141和第二控制电极151甚至可以被提供在同一沟槽1415中。由于第一控制电极141经受第一控制信号13-21并且第二控制电极151经受不同于第一控制信号13-21的第二控制信号13-22，因此必须基于第一沟槽绝缘体142和第二沟槽绝缘体152的对应的配置来确保沟槽1415内两个控制电极141、151的绝缘。第一控制电极141被布置在沟槽1415的上部区段中，靠近源极区101。第二控制电极152被布置在第一控制电极141下方。例如，所述两个控制电极141、151之间的边界可以被布置在如下的竖向水平处：在该竖向水平处本体区102与势垒区105(如果存在的话)相接或者相应地与漂移区100(在没有实现势垒区105的情况下)相接。
参照图3、图4和图6中的每个，绝缘层191可以被提供在第一侧110处以用于第一负载端子11和半导体本体10之间的局部电绝缘。
在实施例中，参照图7，有源区1-2可以进一步包括第三区段1-23，其包括第二控制电极151的子集。例如，第三区段1-23构成二极管区段，使得功率半导体器件(1)呈现RCIGBT配置。在对应于所图示的第三区段1-23的竖向投影的第二侧120处的区中，半导体本体10可以是例如通过呈现电连接到第二负载端子12的第一导电类型的区而不是第二导电类型的发射极区108来对应地配置的。因此，除了(多个)第一区段1-21和(多个)第二区段1-22之外，还可以在有源区1-2中提供不同的二极管区段，例如以便为器件1提供改进的反向导通(RC)性质。取决于应用，这样的不同的二极管区段可以形成有源区1-2的至少10％到35％。例如，第三区段1-23仅是基于第二控制信号13-22来控制的。
图2的变型(B)(其中没有第一区段1-21)的实施例同样可以在有源区1-2中包括第三区段1-23，参照图2(C)。在图2(C)的实施例中，有源区1-2可以包括第二区段1-22和第三区段1-23，例如造成如上面描述的RC IGBT。例如，所述实施例可以没有第一区1-21。
与功率半导体器件1在有源区1-2中包括第一区段1-21和/或第三区段1-23与否无关，器件可以是基于如在图11中示例性地图示的第一控制信号13-21(VGE1)和第二控制信号1322(VGE2)来控制的。例如，为了接通功率半导体器件1，第一控制信号13-21(VGE1)的电压从低电平(例如-8V或-15V)改变到高电平(例如15V)，造成在本体区102中引起反型沟道。稍后，在第一时间延迟tdelay，1的情况下，第二控制信号13-22(VGE2)的电压也从低电平(例如-8V或-15V)改变到高电平(例如15V)。第一时间延迟tdelay，1可以例如达到3μs。这造成进一步的电子注入。第二控制信号的延迟“接通”可以被用于短路检测。替换地，tdelay，1可以是零/接近零以降低接通损耗。在完全关断器件之前，第二控制信号13-22(VGE2)的电压从高电平(例如15V)改变到低电平(例如-8V或-15V)，造成在完全关断之前对器件1去饱和并且因此降低开关损耗。在第二时间延迟tdelay，2(其可以与第一时间延迟相同或不同)的情况下，第一控制信号跟随，即也从高电平(例如，15V)改变到低电平(例如，-8V或-15V)，造成负载电流的切断。
现在参照图8和图9，将描述操作半桥2的示例性的特定方法。半桥电路2包括第一功率半导体器件1-A(在下面被称为第一RC IGBT1-A)以及第二功率半导体器件1-B(在下面被称为第二RC IGBT 1-B)。例如根据上面描述的实施例之一，第一RC IGBT 1-A和第二RCIGBT1-B可以是被同样地配置的。因此，在图8和图9中使用的参考标号对应于上面使用的参考标号，并且在指代第一RC IGBT 1-A的情况下附加地提供有“A”，在指代第二RC IGBT 1-B的情况下附加地提供有“B”。除了负载端子11-A、12-A、11-B和12-B之外，还图示有控制端子13-1A、13-2A、13-1B和13-2B。这些端子与相应的第一控制电极或第二控制电极电连接。
一般地，方法包括：将第一控制信号13-21A提供到第一RC IGBT 1-A的多个第一控制电极141并且将第二控制信号13-22A提供到第一RC IGBT 1-A的多个第二控制电极151；以及将进一步的第一控制信号13-21B提供到第二RC IGBT 1-B的多个第一控制电极141并且将进一步的第二控制信号13-22B提供到第二RC IGBT 1-B的多个第二控制电极151。
例如，第一控制信号13-21A被提供为第一RC IGBT 1-A的第一控制端子13-1A和第一RC IGBT 1-A的第一负载端子11-A之间的电压。例如，第一控制信号13-21A是例如由(未图示的)驱动器单元提供的第一栅极信号。
例如，第二控制信号13-22A被提供为第一RC IGBT 1-A的第二控制端子13-2A和第一RC IGBT 1-A的第一负载端子11-A之间的电压。例如，第二控制信号13-22A是用于第一RCIGBT 1-A的第二栅极信号，例如由(未图示的)驱动器单元提供。
例如，进一步的第一控制信号13-21B被提供为第二RC IGBT 1-B的第一控制端子13-1B和第二RC IGBT 1-B的第一负载端子11-B之间的电压。例如，第二控制信号13-21B是用于第二RC IGBT 1-B的第一栅极信号，例如由进一步的(未图示的)驱动器单元提供。
例如，进一步的第二控制信号13-22B被提供为第二RC IGBT 1-B的第二控制端子13-2B和第二RC IGBT 1-B的第一负载端子11-B之间的电压。例如，进一步的第二控制信号13-22B是用于第二RC IGBT 1-B的第二栅极信号，例如由进一步的(未图示的)驱动器单元提供。
基于该控制，半桥电路将电流IL提供到感应负载21。例如，半桥电路2可以是全桥电路的一部分或者是另外的电路拓扑，并且被配置用于将DC输入信号(例如跨第一RC-IGBT1-A的第二负载端子12-A和第二RC IGBT 1-B的第一负载端子11-B的电压)逆变为AC输出信号，例如所述电流IL。例如，在负载电流II的每个半周期中，两个RC IGBT 1-A、1-B中的一个处于二极管/反向操作，并且另一个处于IGBT/正向操作；在每个半周期之后，操作从二极管/反向操作改变为IGBT/正向操作，或者相应地从IGBT/正向操作改变为二极管/反向操作。
例如，在电流IL的每个半周期内，两个RC IGBT 1-A、1-B中的一个处于二极管/反向操作，并且另一个处于IGBT/正向操作；在每个半周期之后，操作从二极管/反向操作改变为IGBT/正向操作，或者相应地从IGBT/正向操作改变为二极管/反向操作。
例如，半桥电路2的处于IGBT/正向操作的RC IGBT 1-A/1-B可以是以常规方式控制的，例如是至少基于第一控制信号13-21A控制的，或者相应地是至少基于进一步的第一控制信号13-21B控制的。附加地，半桥电路2的处于IGBT/正向操作的RC IGBT 1-A/1-B也可以是基于第二控制信号13-22A控制的，或者相应地是基于进一步的第二控制信号13-22B控制的。
进一步地，根据在此描述的实施例，可以取决于半桥电流IL的电流方向提供第二控制信号13-22A和进一步的第二控制信号13-22B。例如，半桥电路2的处于二极管/反向操作的RC IGBT 1-A/1-B可以是至少基于第二控制信号13-22A控制的，或者相应地是至少基于进一步的第二控制信号13-22B控制的，这两个信号可以是取决于电流IL的电流方向生成的。附加地，半桥电路2的处于二极管/反向操作的RC IGBT1-A/1-B也可以是基于第一控制信号13-21A控制的，或者相应地是基于进一步的第一控制信号13-21B控制的。
因此方法可以进一步包括检测半桥负载电流II的方向，并且取决于检测到的负载电流方向提供第一等离子体控制信号13-22A和第二等离子体控制信号13-22B这两者。
图9中图示的控制方案涉及其中第一RC IGBT 1-A处于二极管操作并且第二RCIGBT 1-B处于IGBT操作的情况。例如，可以提供第二控制信号13-22A，使得其在由第一控制信号13-21A限定的导通脉冲结束之前触发去饱和操作。
例如，去饱和操作是基于第二控制信号13-22A的导通脉冲而触发的。图9示出这样的导通脉冲(其因此可以被认为是去饱和脉冲)的一些变型(1)-(3)。例如，第一等离子体控制信号13-22A的导通脉冲在由第一控制信号13-21A的导通脉冲限定的时间框内(参照变型(1)、变型(2)-(i)和变型(3)-(i))。例如，第二控制信号13-22A的导通脉冲的持续时间达到小于第一IGBT控制信号13-21A的导通脉冲的持续时间的30％或10％(参照图9中的所有变型)。
去饱和持续时间可以取决于半导体本体10的厚度。例如，以μs为单位的去饱和持续时间具有在半导体本体厚度d(以μm为单位)除以50到半导体本体厚度d(以μm为单位)除以十的范围内的量。
进一步地，第二控制信号13-22A的导通脉冲可以在与第一控制信号13-21A的导通脉冲相同的时间点终止(参照变型(1)、变型(2)-(i)和变型(3)-(i))。进一步地，第二控制信号13-22A的导通脉冲可以呈现与第一控制信号13-21A的导通脉冲相同的幅度。或者，第二控制信号13-22A的导通脉冲取代由第一控制信号13-21A的导通脉冲限定的时间框(变型(2)-(ii)和变型(3)-(ii))和/或呈现比第一控制信号13-21A的导通脉冲低的幅度(例如低于70％或低于55％)(参照变型(2)-(i)和变型(2)-(ii))。
根据一个或多个实施例，半桥电路2以开关频率进行操作，其中在开关频率的每个周期中服从如上面描述的控制信号13-21A/B、13-22A/B之间的关系。开关频率可以在100Hz到100kHz的范围内。
根据在此描述的方法的实施例，当处于IGBT/正向模式时，RC IGBT 1-A和1-B这两者可以是至少基于相应的第一控制信号13-21A/B以常规方式控制的。可选地，当处于IGBT/正向模式时，还可能的是还基于第二控制信号13-22A/B控制RC IGBT 1-A和1-B这两者，例如以便在关断之前或之后对相应的RC-IGBT 1-A/B进行去饱和。例如，第一控制信号13-21A触发去饱和，并且第二控制信号13-22A发起关断处理。在IGBT模式中，相应的第一控制信号13-21A/B和相应的第二控制信号13-22A/B这两者可以呈现实质上相同的脉冲宽度，可选的差别在于时间延迟，其中如上面描述那样，同步的信号进程也是可能的，其中因此相应的第一控制信号13-21A/B和第二控制信号13-22A/B彼此相同。
根据在此描述的方法的实施例，当处于二极管/反向模式时，RC IGBT 1-A和1-B这两者可以是至少基于相应的第一控制信号13-21A/B以常规方式控制的。例如，第一控制信号13-21A是进一步的第一控制信号13-21B的反相版本(服从死区时间)。可选地，当处于二极管/反向模式时，还可能的是基于相应的第二控制信号13-22A/B来控制RC IGBT 1-A和1-B这两者，例如以便在关断时间附近对相应的RC-IGBT 1-A/B进行去饱和(参照图9)。在二极管模式中，相应的第一控制信号13-21A/B和相应的第二控制信号13-22A/B可以呈现实质上不同的脉冲宽度。例如，第二控制信号的脉冲宽度小于第一控制信号脉冲宽度的50％或小于30％或甚至小于10％。不仅脉冲宽度可以更小，而且与IGBT控制信号相比第二控制信号的幅度范围也更小。第二控制信号的脉冲可以在由第一控制信号限定的关断时间附近的各个时间发生。也就是，在二极管操作期间并且基于第二控制信号，可以在RC IGBT的关断(基于第一控制信号)附近执行所限定的去饱和操作。可以基于RC IGBT的配置来调整去饱和脉冲的形状。
方法可以包括基于半桥负载电流(参照参考标号IL)检测操作类型(二极管操作或IGBT操作)以及取决于检测到的半桥负载电流方向根据IGBT操作方案或根据二极管操作方案(例如，图9)提供相应的第二控制信号。
当器件1处于正向模式时，被不同地配置的区段1-21和1-22进一步允许改进的对短路情况的处置。例如，如果检测到(芯片)负载电流的突然增加，则第二控制信号13-22可以初始地被设置为与器件的阻断状态对应的值(例如设置为负电压)，从而负载电流被限制。如果故障检测清楚地指示已经检测到短路并且因此负载电流的突然增加不是由于例如负载电流上的振荡的另外的原因，则第一控制信号13-21随后也仅被设置为与器件的阻断状态对应的值(例如设置为负电压)。
在此还提出了生产功率半导体器件的方法的实施例：
在实施例中，生产功率半导体器件的方法包括形成以下组件：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段和第二区段这两者中，多个第二控制电极在第一区段和第二区段这两者中。第一控制电极被配置为经受第一控制信号。第二控制电极被配置为经受第二控制信号。多个半导体沟道结构在半导体本体中并且在第一区段和第二区段这两者中延伸，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中在正向偏置状态下，第一区段呈现第一特征转移曲线，负载电流取决于第一控制信号的电压；并且第二区段呈现第二特征转移曲线，负载电流取决于第一控制信号的电压，至少第二特征转移曲线是基于第二控制信号的电压而可改变的。对于第一控制信号的与功率半导体器件的正向传导状态对应的给定电压而言，在第一区段中针对第二控制信号的电压的给定改变而观察到的负载电流改变与在第二区段中对应的负载电流改变相比更小。可选地，第一特征转移曲线和第二特征转移曲线这两者可以是基于第二控制信号的电压而可改变的。
在进一步的实施例中，生产功率半导体器件的方法包括形成以下组件：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段和第二区段这两者中，多个第二控制电极在第一区段和第二区段这两者中，在半导体本体中在第一区段和第二区段这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。在第一区段中，(i)由第一控制电极控制的沟道结构和(ii)第二控制电极之间的第一平均有效距离大于第二区段中对应的第二平均有效距离。
在进一步的实施例中，生产功率半导体器件的方法包括形成以下组件：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有被配置为传导在第一负载端子和第二负载端子之间的负载电流的第二区段；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第二区段中，多个第二控制电极在第二区段中。第一控制电极被配置为经受第一控制信号。第二控制电极被配置为经受第二控制信号。多个半导体沟道结构在半导体本体中并且在第二区段中延伸，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中在第二区段中第二控制信号的电压影响由第一控制电极控制的反型沟道。
在又一进一步的实施例中，生产功率半导体器件的方法包括形成以下组件：半导体本体，其耦合到第一负载端子和第二负载端子；有源区，其具有第一区段和第二区段，第一区段和第二区段这两者被配置为传导在第一负载端子和第二负载端子之间的负载电流；与第一负载端子和第二负载端子电隔离的多个第一控制电极和多个第二控制电极，多个第一控制电极在第一区段和第二区段这两者中，多个第二控制电极在第一区段和第二区段这两者中。第一控制电极被配置为经受第一控制信号。第二控制电极被配置为经受第二控制信号。多个半导体沟道结构在半导体本体中并且在第一区段和第二区段这两者中延伸，多个沟道结构中的每个与第一控制电极中的至少一个关联，其中第一控制电极中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道。在第二区段中第二控制信号的电压影响由第一控制电极控制的反型沟道。
上面提供的方法的进一步的实施例对应于上面提供的功率半导体器件的实施例。其在此程度上参照前述。
在上面解释了与诸如MOSFET、IGBT、RC IGBT及其衍生物的功率半导体器件以及对应的处理方法和控制方法有关的实施例。例如，这些功率半导体器件基于硅(Si)。因此，单晶半导体区或层——例如半导体本体及其区/区带(例如区)等——可以是单晶Si区或Si层。在其它实施例中，可以采用多晶硅或非晶硅。
然而，应当理解的是半导体本体及其区/区带可以是由适合于制造半导体器件的任何半导体材料制成的。举几个例子来说，这样的材料的示例包括但是不限制于：元素半导体材料，诸如硅(Si)或锗(Ge)；IV族化合物半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元的III-V族半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaP)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(A1GaInN)或磷化铟镓砷(InGaAsP)；以及二元或三元的II-VI族半导体材料，诸如碲化镉(CdTe)和碲镉汞(HgCdTe)。上面提到的半导体材料也被称为“同质结半导体材料”。当组合两种不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但是不限制于氮化铝镓(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(A1GaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(A1GaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体开关应用而言，目前主要使用Si、SiC、GaAs和GaN材料。
为了容易描述而使用诸如“下方”、“下面”、“下部”、“上方”、和“上部”等的空间相对术语来解释一个要素相对于第二要素的定位。这些术语旨在涵盖除了与各图中描绘的那些不同的不同定向之外的相应器件的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种要素、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的要素。
如在此使用的那样，术语“具有”、“包含”、“包括”、“包括有”和“呈现”等是开放式术语，其指示存在所声明的要素或特征，但是不排除附加的要素或特征。
在谨记以上的变化和应用的范围的情况下，应当理解本发明不受前述描述限制，也不受随附附图限制。相反，本发明仅受随后的权利要求及其法律等同物限制。
下面描述一些进一步的实施例。
实施例1：半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流的相应份额；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极(151)，多个第一控制电极(141)在第一区段(1-21)和第二区段(1-22)这两者中，多个第二控制电极(151)在第一区段(1-21)和第二区段(1-22)这两者中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，其中第一控制电极(141)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中在正向偏置状态下：
ο第一区段(1-21)呈现第一特征转移曲线，负载电流的相应份额取决于第一控制信号(13-21)的电压；
ο第二区段(1-22)呈现第二特征转移曲线，负载电流的相应份额取决于第一控制信号(13-21)的电压，至少第二特征转移曲线是基于第二控制信号(13-22)的电压而可改变的；并且其中
ο对于第一控制信号(13-21)的与功率半导体器件(1)的正向传导状态对应的给定电压而言，在第一区段(1-21)中针对第二控制信号(13-22)的电压的给定改变而观察到的负载电流改变与在第二区段(1-22)中对应的负载电流改变相比更小。
实施例2：根据实施例1的功率半导体器件(1)，其中第二控制信号(13-22)的电压的改变是从与一个阻断状态对应的在Vth，p和Vth，n之间的电压(例如0V)到与另一阻断状态对应的低于Vth，p的电压(例如-15V)的改变，或者反之亦然。
实施例3：根据实施例1或2的功率半导体器件(1)，其中第一区段(1-21)中的所述负载电流改变低于30％，并且其中第二区段(1-22)中的所述负载电流改变高于30％。
实施例4：根据前述实施例之一的功率半导体器件(1)，其中第一特征输出曲线的改变率是正的，与第二控制信号(13-22)的电压无关，并且第二特征输出曲线的改变率是正的或负的，取决于第二控制信号(13-22)的电压。
实施例5：一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极(151)，多个第一控制电极(141)在第一区段(1-21)和第二区段(1-22)这两者中，多个第二控制电极(151)在第一区段(1-21)和第二区段(1-22)这两者中，
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，其中第一控制电极(141)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于贡献于负载电流的反型沟道；其中
ο在第一区段(1-21)中，在(i)由第一控制电极(141)控制的沟道结构和(ii)第二控制电极(151)之间的第一平均距离参数大于第二区段(122)中对应的第二平均距离参数。
实施例6：一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第一区段(1-21)和第二区段(1-22)这两者中，多个第二控制电极在第一区段(1-21)和第二区段(1-22)这两者中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)，
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，其中
ο半导体沟道结构中的每个包括第一导电类型的源极区和不同于第一导电类型的第二导电类型的本体区，本体区将源极区与第一导电类型的漂移区分离；其中
ο第一控制电极(141)中的相应的至少一个被配置为在关联的沟道结构的本体区内引起贡献于负载电流的反型沟道；
ο其中在第二区段(1-22)中第二控制信号(13-22)的电压影响由第一控制电极(141)控制的反型沟道。
实施例7：根据实施例6的功率半导体器件(1)，其中在第二区段(1-22)中第二控制信号(13-22)的电压对由第一控制电极(141)控制的反型沟道的影响大于第一区段(1-21)中对应的影响。
实施例8：根据前述实施例之一的功率半导体器件(1)，其中在第二区段(1-22)中每单位面积的第二控制电极(151)的数量G2/A2大于在第一区段(1-21)中每单位面积的第二控制电极(151)的数量G2/A1。
实施例9：根据前述实施例之一的功率半导体器件(1)，其中第二区段(1-22)的总面积达到有源区(1-2)的总面积的至少20％。
实施例10：根据实施例9的功率半导体器件(1)，其中第一区段(1-21)的总面积达到有源区(1-2)的未被第二区段(1-22)占据的剩余总面积的至少30％。
实施例11：根据前述实施例之一的功率半导体器件(1)，其中第二区段(1-22)围绕第一区段(1-21)。
实施例12：根据前述实施例之一的功率半导体器件(1)，进一步包括被布置在半导体沟道结构和功率半导体器件(1)的漂移区(100)之间的势垒区(105)，其中势垒区(105)具有与漂移区(100)相同的导电类型，并且其中第一区段(1-21)中的势垒区(105)的平均掺杂剂浓度大于第二区段(1-22)中的势垒区(105)的平均掺杂剂浓度。
实施例13：根据前述实施例之一的功率半导体器件(1)，其中第一区段(1-21)中邻近的第一控制电极(141)和第二控制电极(151)之间的平均距离大于第二区段(1-22)中对应的平均距离。
实施例14：根据前述实施例之一的功率半导体器件(1)，进一步包括在第一区段(1-21)中的多个源极沟槽(16)，每个源极沟槽(16)包括被电连接到第一负载端子(11)的源极电极(161)。
实施例15：根据实施例14的功率半导体器件(1)，其中在第一区段(1-21)中被布置在相邻的半导体沟道结构之间的源极沟槽(16)的平均数量大于在第二区段(1-22)中被布置在相邻的半导体沟道结构之间的源极沟槽(16)的平均数量。
实施例16：一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流的第二区段(1-22)；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第二区段(1-22)中，多个第二控制电极在第二区段(1-22)中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第二区段(1-22)中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，
ο半导体沟道结构中的每个包括第一导电类型的源极区和不同于第一导电类型的第二导电类型的本体区，本体区将源极区与第一导电类型的漂移区分离；
ο第一控制电极(141)中的相应的至少一个被配置为在关联的沟道结构的本体区内引起贡献于负载电流的反型沟道；其中
-在第二区段(1-22)中第二控制信号(13-22)的电压影响由第一控制电极(141)控制的反型沟道。
实施例17：一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流的第二区段(1-22)；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第二区段(1-22)中，多个第二控制电极在第二区段(1-22)中，其中：
ο第一控制电极(141)被布置在第一控制沟槽(14)中并且通过第一沟槽绝缘体(142)与半导体本体(10)绝缘，并且第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被布置在第二控制沟槽(15)中并且通过第二沟槽绝缘体(152)与半导体本体(10)绝缘，并且第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第二区段(1-22)中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联；其中
ο半导体沟道结构的每个包括第一导电类型的源极区和不同于第一导电类型的第二导电类型的本体区，本体区将源极区与第一导电类型的漂移区分离；
ο第一控制电极(141)中的相应的至少一个被配置为在关联的沟道结构的本体区内引起贡献于负载电流的反型沟道；其中
ο半导体沟道结构被布置在半导体本体(10)的台面(18)中，台面(18)至少由控制沟槽(14，15)在横向上界定；
-其中在第二区段(1-22)中，包括沟道结构的台面(18)中的至少一些台面被由第一控制沟槽(14)之一以及第二控制沟槽(15)之一在横向上界定。
实施例18：根据前述实施例之一的功率半导体器件(1)，其中
-第二区段(1-22)呈现第二特征转移曲线，负载电流取决于第一控制信号(13-21)的电压，第二特征转移曲线是基于第二控制信号(13-22)的电压而可改变的，其中
-对于第一控制信号(13-21)的与功率半导体器件(1)的正向传导状态对应的给定电压而言，根据第二特征转移曲线，所得到的负载电流具有：
ο针对具有与第一控制信号(13-21)相同的值的第二控制信号(13-22)的第一值，以及
ο针对具有与第一控制信号(13-21)的相反数对应的值的第二控制信号(13-22)的第二值，其中
ο所得到的负载电流的第二值为所得到的负载电流的第一值的至多一半，或者甚至至多三分之一。
实施例19：根据实施例18的功率半导体器件(1)，其中第二区段(1-22)呈现第二特征转移曲线，负载电流取决于第一控制信号(13-21)的电压，第二特征转移曲线是基于第二控制信号(13-22)的电压而可改变的。
实施例20：根据前述实施例之一的功率半导体器件(1)，其中第一控制电极(141)与第二控制电极(151)电隔离。
实施例21：根据前述实施例之一的功率半导体器件(1)，其中
-第一控制电极(141)被布置在第一控制沟槽(14)中并且通过第一沟槽绝缘体(142)与半导体本体(10)绝缘；
-第二控制电极(151)被布置在第二控制沟槽(15)中并且通过第二沟槽绝缘体(152)与半导体本体(10)绝缘；
-半导体沟道结构被布置在半导体本体(10)的台面(18)中，台面(18)至少由控制沟槽(14、15)在横向上界定。
实施例22：根据实施例21的功率半导体器件(1)，其中在第二区段(1-22)中，台面(18)中的至少一些台面被第一控制沟槽(14)之一以及第二控制沟槽(15)之一在横向上界定。
实施例23：根据前述实施例之一的功率半导体器件(1)，其中半导体沟道结构中的至少一些包括被电连接到第一负载端子(11)的第一导电类型的相应的源极区(101)，其中在第二区段(1-22)中所述源极区(101)被布置成与第一控制电极(141)相邻并且在空间上从第二控制电极(151)移开。
实施例24：根据前述实施例之一的功率半导体器件(1)，其中半导体本体(10)被形成在单个半导体芯片中。
实施例25：根据前述实施例之一的功率半导体器件(1)，其中有源区(1-2)进一步包括第三区段(1-23)，其包括第二控制电极(151)的子集，第三区段(1-23)构成二极管区段，使得功率半导体器件(1)呈现RC IGBT配置。
实施例26：根据实施例5的功率半导体器件(1)，其中根据距离参数，第一区段(1-21)中邻近的第一控制电极(141)和第二控制电极(151)之间的平均距离大于：
i.1.75μm，如果没有势垒区(105)被布置在半导体沟道结构和漂移区(100)之间的话；或者
ii.1.25μm，如果所述势垒区(105)包括至少1×1013/cm2的掺杂剂量的话；或者
iii.0.8μm，如果所述势垒区(105)包括至少5×1013/cm2的掺杂剂量的话。
实施例27：根据实施例5或26的功率半导体器件(1)，其中根据距离参数，第二区段(1-22)中邻近的第一控制电极(141)和第二控制电极(151)之间的平均距离小于：
i.1.75μm，如果没有势垒区(105)被布置在半导体沟道结构和漂移区(100)之间的话；或者
ii.1.25μm，如果所述势垒区(105)包括至多1×1013/cm2的掺杂剂量的话；或者
iii.0.8μm，如果所述势垒区(105)包括至多5×1013/cm2的掺杂剂量的话。
实施例28：根据实施例5的功率半导体器件(1)，其中根据距离参数，第一区段(1-21)中邻近的第一控制电极(141)和第二控制电极(151)之间的平均距离大于：
i.1.75μm，如果没有势垒区(105)被布置在半导体沟道结构和漂移区(100)之间的话；或者
ii.1.25μm，如果所述势垒区(105)包括至少1×1017/cm3的掺杂浓度的话；或者
iii.0.8μm，如果所述势垒区(105)包括至少5×1017/cm3的掺杂浓度的话。
实施例29：根据实施例5或26的功率半导体器件(1)，其中根据距离参数，第二区段(1-22)中邻近的第一控制电极(141)和第二控制电极(151)之间的平均距离小于：
i.1.75μm，如果没有势垒区(105)被布置在半导体沟道结构和漂移区(100)之间的话；或者
ii.1.25μm，如果所述势垒区(105)包括至多1×1017/cm3的掺杂浓度的话；或者
iii.0.8μm，如果所述势垒区(105)包括至多5×1017/cm3的掺杂浓度的话。

Claims (27)

1.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极(151)，多个第一控制电极(141)在第一区段(1-21)和第二区段(1-22)这两者中，多个第二控制电极(151)在第一区段(1-21)和第二区段(1-22)这两者中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，其中第一控制电极(141)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中在正向偏置状态下：
ο第一区段(1-21)呈现第一特征转移曲线，负载电流取决于第一控制信号(13-21)的电压；
ο第二区段(1-22)呈现第二特征转移曲线，负载电流取决于第一控制信号(13-21)的电压，至少第二特征转移曲线是基于第二控制信号(13-22)的电压而可改变的；并且其中
ο对于第一控制信号(13-21)的与功率半导体器件(1)的正向传导状态对应的给定电压而言，在第一区段(1-21)中针对第二控制信号(13-22)的电压的给定改变而观察到的负载电流改变与在第二区段(1-22)中对应的负载电流改变相比更小。
2.根据权利要求1所述的功率半导体器件(1)，其中第二控制信号(13-22)的电压的改变是从与一个阻断状态对应的在Vth，p和Vth，n之间的电压(例如0V)到与另一阻断状态对应的低于Vth，p的电压(例如-15V)的改变，或者反之亦然。
3.根据权利要求1或2所述的功率半导体器件(1)，其中第一区段(1-21)中的所述负载电流改变低于30％，并且其中第二区段(1-22)中的所述负载电流改变高于30％。
4.根据前述权利要求之一所述的功率半导体器件(1)，其中第一特征输出曲线的改变率是正的，与第二控制信号(13-22)的电压无关，并且第二特征输出曲线的改变率是正的或负的，取决于第二控制信号(13-22)的电压。
5.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极(151)，多个第一控制电极(141)在第一区段(1-21)和第二区段(1-22)这两者中，多个第二控制电极(151)在第一区段(1-21)和第二区段(1-22)这两者中，
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，其中第一控制电极(141)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中
ο在第一区段(1-21)中，在(i)由第一控制电极(141)控制的沟道结构和(ii)第二控制电极(151)之间的第一平均有效距离大于第二区段(122)中对应的第二平均有效距离。
6.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有第一区段(1-21)和第二区段(1-22)，第一区段(1-21)和第二区段(1-22)这两者被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第一区段(1-21)和第二区段(1-22)这两者中，多个第二控制电极在第一区段(1-21)和第二区段(1-22)这两者中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第一区段(1-21)和第二区段(1-22)这两者中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，其中第一控制电极(141)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中
ο在第二区段(1-22)中第二控制信号(13-22)的电压影响由第一控制电极(141)控制的反型沟道。
7.根据权利要求6所述的功率半导体器件(1)，其中在第二区段(1-22)中第二控制信号(13-22)的电压对由第一控制电极(141)控制的反型沟道的影响大于第一区段(1-21)中对应的影响。
8.根据前述权利要求之一所述的功率半导体器件(1)，其中第二区段(1-22)中每单位面积的第二控制电极(151)的数量G2/A2大于第一区段(1-21)中每单位面积的第二控制电极(151)的数量G2/A1。
9.根据前述权利要求之一所述的功率半导体器件(1)，其中第二区段(1-22)的总面积达到有源区(1-2)的总面积的至少20％。
10.根据权利要求9所述的功率半导体器件(1)，其中第一区段(1-21)的总面积达到有源区(1-2)的未被第二区段(1-22)占据的剩余总面积的至少30％。
11.根据前述权利要求之一所述的功率半导体器件(1)，其中第二区段(1-22)围绕第一区段(1-21)。
12.根据前述权利要求之一所述的功率半导体器件(1)，进一步包括被布置在半导体沟道结构和功率半导体器件(1)的漂移区(100)之间的势垒区(105)，其中势垒区(105)具有与漂移区(100)相同的导电类型，并且其中第一区段(1-21)中的势垒区(105)的平均掺杂剂浓度大于第二区段(1-22)中的势垒区(105)的平均掺杂剂浓度。
13.根据前述权利要求之一所述的功率半导体器件(1)，其中第一区段(1-21)中在第一控制电极(141)中的相应一个和第二控制电极(151)中的相应一个之间的平均距离大于第二区段(1-22)中对应的平均距离。
14.根据前述权利要求之一所述的功率半导体器件(1)，进一步包括第一区段(1-21)中的多个源极沟槽(16)，每个源极沟槽(16)包括被电连接到第一负载端子(11)的源极电极(161)。
15.根据权利要求14所述的功率半导体器件(1)，其中在第一区段(1-21)中被布置在相邻的半导体沟道结构之间的源极沟槽(16)的平均数量大于在第二区段(1-22)中被布置在相邻的半导体沟道结构之间的源极沟槽(16)的平均数量。
16.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流的第二区段(1-22)；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第二区段(1-22)中，多个第二控制电极在第二区段(1-22)中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第二区段(1-22)中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，其中第一控制电极(141)中的相应的至少一个被配置为在关联的半导体沟道结构中引起用于负载电流传导的反型沟道；其中
ο在第二区段(1-22)中第二控制信号(13-22)的电压影响由第一控制电极(141)控制的反型沟道。
17.根据前述权利要求之一所述的功率半导体器件(1)，其中
-第二区段(1-22)呈现第二特征转移曲线，负载电流取决于第一控制信号(13-21)的电压，第二特征转移曲线是基于第二控制信号(13-22)的电压而可改变的，其中
-对于第一控制信号(13-21)的与功率半导体器件(1)的正向传导状态对应的给定电压而言，根据第二特征转移曲线，所得到的负载电流具有：
ο针对具有与第一控制信号(13-21)相同的值的第二控制信号(13-22)的第一值，以及
ο针对具有与第一控制信号(13-21)的相反数对应的值的第二控制信号(13-22)的第二值，其中
ο所得到的负载电流的第二值为所得到的负载电流的第一值的至多一半，或者甚至至多三分之一。
18.根据权利要求17所述的功率半导体器件(1)，其中第二区段(1-22)呈现第二特征转移曲线，负载电流取决于第一控制信号(13-21)的电压，第二特征转移曲线是基于第二控制信号(13-22)的电压而可改变的。
19.根据前述权利要求之一所述的功率半导体器件(1)，其中第一控制电极(141)与第二控制电极(151)电隔离。
20.根据前述权利要求之一所述的功率半导体器件(1)，其中
-第一控制电极(141)被布置在第一控制沟槽(14)中并且通过第一沟槽绝缘体(142)与半导体本体(10)绝缘；
-第二控制电极(151)被布置在第二控制沟槽(15)中并且通过第二沟槽绝缘体(152)与半导体本体(10)绝缘；
-半导体沟道结构被布置在半导体本体(10)的台面(18)中，台面(18)至少由控制沟槽(14、15)在横向上界定。
21.根据权利要求20所述的功率半导体器件(1)，其中在第二区段(1-22)中，台面(18)中的至少一些台面由第一控制沟槽(14)之一以及第二控制沟槽(15)之一在横向上界定。
22.根据前述权利要求之一所述的功率半导体器件(1)，其中半导体沟道结构中的至少一些包括被电连接到第一负载端子(11)的第一导电类型的相应的源极区(101)，其中在第二区段(1-22)中，所述源极区(101)被布置成与第一控制电极(141)相邻并且在空间上从第二控制电极(151)移开。
23.根据前述权利要求之一所述的功率半导体器件(1)，其中半导体本体(10)被形成在单个半导体芯片中。
24.根据前述权利要求之一所述的功率半导体器件(1)，其中有源区(1-2)进一步包括第三区段(1-23)，其包括第二控制电极(151)的子集，第三区段(1-23)构成二极管区段，使得功率半导体器件(1)呈现RC IGBT配置。
25.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流的第二区段(1-22)；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第二区段(1-22)中，多个第二控制电极在第二区段(1-22)中，其中：
ο第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第二区段(1-22)中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联，
ο半导体沟道结构的每个包括第一导电类型的源极区和不同于第一导电类型的第二导电类型的本体区，本体区将源极区与第一导电类型的漂移区分离；
ο第一控制电极(141)中的相应的至少一个被配置为在关联的沟道结构的本体区内引起贡献于负载电流的反型沟道；其中
-在第二区段(1-22)中第二控制信号(13-22)的电压影响由第一控制电极(141)控制的反型沟道。
26.一种功率半导体器件(1)，包括：
-半导体本体(10)，其耦合到第一负载端子(11)和第二负载端子(12)；
-有源区(1-2)，其具有被配置为传导在第一负载端子(11)和第二负载端子(12)之间的负载电流的第二区段(1-22)；
-与第一负载端子(11)和第二负载端子(12)电隔离的多个第一控制电极(141)和多个第二控制电极，多个第一控制电极(141)在第二区段(1-22)中，多个第二控制电极在第二区段(1-22)中，其中：
ο第一控制电极(141)被布置在第一控制沟槽(14)中并且通过第一沟槽绝缘体(142)与半导体本体(10)绝缘，并且第一控制电极(141)被配置为经受第一控制信号(13-21)；以及
ο第二控制电极(151)被布置在第二控制沟槽(15)中并且通过第二沟槽绝缘体(152)与半导体本体(10)绝缘，并且第二控制电极(151)被配置为经受第二控制信号(13-22)；
-在半导体本体(10)中在第二区段(1-22)中延伸的多个半导体沟道结构，多个沟道结构中的每个与第一控制电极(141)中的至少一个关联；其中
ο半导体沟道结构的每个包括第一导电类型的源极区和不同于第一导电类型的第二导电类型的本体区，本体区将源极区与第一导电类型的漂移区分离；
ο第一控制电极(141)中的相应的至少一个被配置为在关联的沟道结构的本体区内引起贡献于负载电流的反型沟道；其中
ο半导体沟道结构被布置在半导体本体(10)的台面(18)中，台面(18)至少由控制沟槽(14，15)在横向上界定；
-其中在第二区段(1-22)中，包括沟道结构的台面(18)中的至少一些台面由第一控制沟槽(14)之一以及第二控制沟槽(15)之一在横向上界定。
27.一种操作半桥电路(2)的方法，半桥电路(2)包括根据权利要求24所述的第一功率半导体器件(1-A)和根据权利要求24所述的第二功率半导体器件(1-B)，所述方法包括：
-向第一功率半导体器件(1-A)的多个第一控制电极(141)提供第一控制信号(13-21A)，并且向第一功率半导体器件(1-A)的多个第二控制电极(151)提供第二控制信号(13-22A)；以及
-向第二功率半导体器件(1-B)的多个第一控制电极(141)提供进一步的第一控制信号(13-21B)，并且向第二功率半导体器件(1-B)的多个第二控制电极(151)提供进一步的第二控制信号(13-22B)。
CN202310217630.3A 2022-03-08 2023-03-07 双栅极功率半导体器件和控制双栅极功率半导体器件的方法 Pending CN116741819A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022105387.3 2022-03-08
DE102022105387.3A DE102022105387A1 (de) 2022-03-08 2022-03-08 Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
CN116741819A true CN116741819A (zh) 2023-09-12

Family

ID=87760028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310217630.3A Pending CN116741819A (zh) 2022-03-08 2023-03-07 双栅极功率半导体器件和控制双栅极功率半导体器件的方法

Country Status (3)

Country Link
US (1) US20230290869A1 (zh)
CN (1) CN116741819A (zh)
DE (1) DE102022105387A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096027A1 (en) 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul

Also Published As

Publication number Publication date
US20230290869A1 (en) 2023-09-14
DE102022105387A1 (de) 2023-09-14

Similar Documents

Publication Publication Date Title
JP6698746B2 (ja) 半導体デバイス
US10367057B2 (en) Power semiconductor device having fully depleted channel regions
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US11398472B2 (en) RC IGBT with an IGBT section and a diode section
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
CN107887431B (zh) 功率半导体装置
US20200006539A1 (en) IGBT Having a Barrier Region
US11610986B2 (en) Power semiconductor switch having a cross-trench structure
US10910487B2 (en) Power semiconductor device having trench electrodes biased at three different electrical potentials, and method of manufacturing the same
US20180114830A1 (en) High Voltage Termination Structure of a Power Semiconductor Device
US10141404B2 (en) Power semiconductor device having fully depleted channel region
US20190214490A1 (en) Power Semiconductor Device with dV/dt Controllability
CN113410294A (zh) 反向导通绝缘栅双极晶体管
KR102601345B1 (ko) 니들 셀 트렌치 mosfet
CN115881772A (zh) 功率半导体器件和生产功率半导体器件的方法
CN116741819A (zh) 双栅极功率半导体器件和控制双栅极功率半导体器件的方法
CN111816695A (zh) 反向阻断功率半导体器件和处理反向阻断功率半导体器件的方法
US20230307531A1 (en) Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device
US20240030323A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US20240213343A1 (en) Power Semiconductor Device and Method of Producing a Power Semiconductor Device
US11538906B2 (en) Diode with structured barrier region
US20220093585A1 (en) RC IGBT, Method of Producing an RC IGBT and Method of Controlling a Half Bridge Circuit
CN117525135A (zh) 功率半导体器件、生产功率半导体器件的方法和操作功率半导体器件的方法
CN113972286A (zh) 二极管以及制造二极管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication