CN115332352A - 一种高压ldmos器件及其制备方法 - Google Patents
一种高压ldmos器件及其制备方法 Download PDFInfo
- Publication number
- CN115332352A CN115332352A CN202211030612.6A CN202211030612A CN115332352A CN 115332352 A CN115332352 A CN 115332352A CN 202211030612 A CN202211030612 A CN 202211030612A CN 115332352 A CN115332352 A CN 115332352A
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor substrate
- buried oxide
- drain
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 7
- 230000001154 acute effect Effects 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 44
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 238000009826 distribution Methods 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000007769 metal material Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 or the like Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请属于半导体技术领域，提供了一种高压LDMOS器件及其制备方法，高压LDMOS器件包括：半导体衬底、埋氧区、P型阱区、源极区、P型基区、漏极区、漂移区、钝化层、介质层、源极电极、漏极电极、栅极电极以及金属场板，介质层用于连接漏极电极和半导体衬底，通过增加介质层，可以形成一个MIS电容，使得漏极区附近的电场分布的更加均匀，从而优化漏极区的电场，提高器件的击穿电压，解决现有的器件击穿电压较低的问题。通过设置金属场板可以充分利用漏极区的耐压空间，把漏极区附近的电场引入器件内部，减轻漏极区附近的电场压力，提高器件的击穿电压，从而提成器件的耐压能力。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种高压LDMOS器件及其制备方法。
背景技术
横向双扩散金属氧化物半导体场效应晶体管，通常被称为LDMOS晶体管，是其中在晶体管的半导体材料内主要在横向方向上支持漏极到源极电压的一类MOSFETS。LDMOS晶体管通常与集成电路中的其他电路系统相结合，尤其是在电源应用或射频应用中。
但是现有的LDMOS晶体管在阻断状态下，其漏极端会加高电压，其漏极端的PN结会承受很大的压降，由于漏极端电场线过于集中会导致提前击穿，降低了器件的击穿电压。
发明内容
为了解决上述技术问题，本申请实施例提供了一种高压LDMOS器件及其制备方法，可以解决现有的高压LDMOS器件在击穿电压较低的问题。
本申请实施例提供了一种高压LDMOS器件，所述高压LDMOS器件包括：
半导体衬底；
埋氧区，设于所述半导体衬底上；
P型阱区，设于所述埋氧区上，其中，所述P型阱区的形状为“L”形；
源极区，设于所述P型阱区的水平部上；
P型基区，设于所述埋氧区上，且分别与所述P型阱区以及所述源极区接触；
漂移区，设于所述埋氧区上，且与所述P型阱区接触；其中，所述漂移区的形状为“L”形；
漏极区，设于所述漂移区的水平部上；
介质层，设于所述半导体衬底上，且分别与所述埋氧区、所述漂移区以及所述漏极区接触；
钝化层，设于所述源极区以及所述P型阱区上；其中，所述钝化层呈“L”形；
源极电极，设于所述P型基区和所述源极区上；
栅极电极，设于所述钝化层的水平部上；其中，所述钝化层的垂直部设于所述栅极电极和所述源极电极之间；
漏极电极，设于所述漏极区和所述介质层上；
金属场板，设于所述介质层的侧面，且与所述漏极电极接触。
在一个实施例中，所述埋氧区为梯形结构；其中，所述梯形结构的底部与所述介质层接触，所述梯形结构的顶部设于所述半导体衬底与所述P型阱区和所述P型基区之间。
在一个实施例中，所述半导体衬底的上表面与所述半导体衬底的下表面之间的夹角为锐角。
在一个实施例中，所述半导体衬底的上表面与所述半导体衬底的下表面之间的夹角为0-30°。
在一个实施例中，所述P型阱区和所述P型基区的宽度之和小于所述漂移区的宽度。
在一个实施例中，所述金属场板与所述半导体衬底之间的距离小于所述埋氧区的厚度的二分之一，且大于0。
在一个实施例中，所述埋氧区与所述介质层的宽度之和等于所述半导体衬底的宽度。
在一个实施例中，所述介质层为高介电常数的电介质材料。
在一个实施例中，所述漏极电极的宽度等于所述漏极区与所述介质层的宽度之和。
本申请实施例的第二方面提供了一种高压LDMOS器件的制备方法，包括：
在半导体衬底上形成埋氧区；
在所述埋氧区上依次形成漂移区、P型阱区以及P型基区；其中，所述P型阱区设于所述P型基区和所述漂移区之间；
向所述漂移区和所述P型阱区的部分区域注入N型掺杂离子，以在所述漂移区上形成漏极区，在所述P型阱区上形成源极区；其中，所述漂移区的形状为“L”形，所述P型阱区的形状为“L”形；
对所述埋氧区进行刻蚀直至所述半导体衬底，以形成介质深槽；其中，所述介质深槽与所述漏极区、所述漂移区以及所述埋氧区接触；
在所述介质深槽中填充介质材料形成介质层；
在所述源极区和所述P型阱区上形成钝化层，并对所述钝化层进行刻蚀处理，以使所述钝化层呈“L”形；再去除所述介质层的侧面的埋氧区，预留出金属场板的位置；
在所述钝化层的水平部上形成栅极电极，在所述源极区和所述P型基区上形成源极电极，在所述漏极区上形成漏极电极；
在所述介质层的侧面形成金属场板；其中，所述金属场板与所述半导体衬底之间的距离大于0；
刻蚀掉金属场板底部的埋氧区和半导体衬底以形成所述LDMOS器件。
本申请实施例与现有技术相比存在的有益效果是：在本实施例中，介质层用于连接漏极电极和半导体衬底，通过增加介质层，可以形成一个MIS电容，使得漏极区附近的电场分布的更加均匀，从而优化漏极区的电场，提高器件的击穿电压，解决现有的器件击穿电压较低的问题。通过设置金属场板可以充分利用漏极区的耐压空间，把漏极区附近的电场引入器件内部，减轻漏极区附近的电场压力，提高器件的击穿电压，从而提成器件的耐压能力。
附图说明
图1是本申请一个实施例提供的高压LDMOS器件的结构示意图一；
图2是本申请一个实施例提供的高压LDMOS器件的结构示意图二；
图3是本申请一个实施例提供的高压LDMOS器件的制备方法步骤示意图；
图4是本申请一个实施例提供的形成埋氧区后的示意图；
图5是本申请一个实施例提供的形成P型阱区、P型基区、漂移区后的示意图；
图6是本申请一个实施例提供的形成源极区和漏极区后的示意图；
图7是本申请一个实施例提供的形成介质沟槽后的示意图；
图8是本申请一个实施例提供的形成介质层后的示意图；
图9是本申请一个实施例提供的形成钝化层，并预留出金属场板位置后的示意图；
图10是本申请一个实施例提供的形成栅极电极、漏极电极以及源极电极后的示意图；
图11是本申请一个实施例提供的形成金属场板后的示意图；
图12是本申请一个实施例提供的刻蚀掉金属场板底部的埋氧区和半导体衬底后的示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是一个或一个以上，除非另有明确具体的限定。
横向双扩散金属氧化物半导体场效应晶体管，通常被称为LDMOS晶体管，是其中在晶体管的半导体材料内主要在横向方向上支持漏极到源极电压的一类MOSFETS。LDMOS晶体管通常与集成电路中的其他电路系统相结合，尤其是在电源应用或射频应用中。
但是现有的LDMOS晶体管在阻断状态下，其漏极端会加高电压，其漏极端的PN结会承受很大的压降，由于漏极端电场线过于集中会导致提前击穿，降低了器件的击穿电压。
为了解决上述技术问题，本申请实施例提供了一种高压LDMOS器件，参考图1所示，高压LDMOS器件包括：半导体衬底10、埋氧区20、P型阱区30、源极区50、P型基区40、漏极区60、漂移区70、钝化层80、介质层90、源极电极S、漏极电极D、栅极电极G以及金属场板100。
具体的，埋氧区20设于半导体衬底10上；P型阱区30设于埋氧区20上，P型阱区30的形状为“L”形；源极区50设于P型阱区30的水平部上；P型基区40设于埋氧区20上，且P型基区40分别与P型阱区30以及源极区50接触；漂移区70设于埋氧区20上，且漂移区70与P型阱区30接触；漂移区70的形状为“L”形；漏极区60设于漂移区70的水平部上；介质层90设于半导体衬底10上，且介质层90分别与埋氧区20、漂移区70以及漏极区60接触；钝化层80设于源极区50以及P型阱区30上；其中，钝化层80呈“L”形；源极电极S设于P型基区40和源极区50上；栅极电极G设于钝化层80的水平部上；钝化层80的垂直部设于栅极电极G和源极电极S之间；漏极电极D设于漏极区60和介质层90上；金属场板100设于介质层90的侧面，且金属场板100与漏极电极D接触。
在本实施例中，P型阱区30的形状为“L”形，该“L”形具有水平部和垂直部，源极区50设于P型阱区30的水平部上，在一个具体应用实施例中，源极区50的上表面与P型阱区30的垂直部的上表面齐平，源极区50的宽度与P型阱区30的水平部的宽度相等，此时，源极区50与P型阱区30形成一个长方体。漂移区70的形状为“L”形，该“L”形具有水平部和垂直部，漏极区60设置于漂移区70的水平部上，在一个具体应用中，漏极区60的上表面与漂移区70的垂直部的上表面齐平，漏极区60的宽度与漂移区70的水平部的宽度相等，此时，漏极区60与漂移区70形成一个长方体。
在本实施例中，漂移区70的厚度和P型阱区30的厚度相同，钝化层80的形状为“L”形，该“L”形具有水平部和垂直部，栅极电极G设于钝化层80的水平部上，且栅极电极G与钝化层80的垂直部接触；在一个具体应用实施例中，栅极电极G的上表面与钝化层80的垂直部的上表面齐平，栅极电极G的宽度与钝化层80的水平部的宽度相等，此时，栅极电极G和钝化层80共同形成一个长方体。
在本实施例中，介质层90用于连接漏极电极D和半导体衬底10，其中，介质层90的材料为高介电常数的电介质材料，其介电常数为50-200左右，例如，TiO2,La2O3等，漏极电极D为金属材料，通过增加介质层90，可以形成一个MIS电容(金属-绝缘层-半导体)，因为器件在工作时，漏极区60附近电场强度较大，电场分布较密集，通过形成一个MIS电容可以使漏极区60附近的电场分布的更加均匀，从而优化漏极区60的电场，提高器件的击穿电压，解决现有的器件击穿电压较低的问题。
在本实施例中，金属场板100设于介质层90的侧面，且金属场板100与漏极电极D接触，例如，金属场板100垂直设置，金属场板100的第一端与漏极电极D接触，金属场板100的上表面与漏极电极D的上表面齐平，金属场板100的第二端通过介质层90与埋氧区20隔开，并且金属场板100的第二端经过埋氧区20的中点，可以理解的是，金属场板100的厚度大于漏极电极D、漂移区70以及1/2埋氧区20的厚度之和，金属场板100为金属材料，例如：金、银、铜、铝等，通过设置金属场板100可以充分利用漏极区60的耐压空间，把漏极区60附近的电场引入器件内部，减轻漏极区60附近的电场压力，提高器件的击穿电压，从而提成器件的耐压能力。
在一个实施例中，参考图1所示，埋氧区20为梯形结构；其中，梯形结构的底部与介质层90接触，梯形结构的顶部设于半导体衬底10与P型阱区30和P型基区40之间。
在本实施例中，埋氧区20为梯形结构，且梯形结构的底部与介质层90接触，即梯形结构的下表面与介质层90接触，其中，梯形结构的顶部的厚度小于梯形结构的底部的厚度，具体的，参考图2所示，位于漏极区60正下方的埋氧区20的厚度H1大于位于源极区50正下方的埋氧区20的厚度H2，即，H2为埋氧区20的上表面的厚度，因为器件的漏极区60的电场强度较大，电场线分布比较密集，会导致器件提前击穿，通过在漏极区60的正下方设置较厚的埋氧区20，可以给漏极区60预留足够的耐压空间，从而提成器件的耐压能力。
在一个实施例中，半导体衬底10的上表面与半导体衬底10的下表面之间的夹角为锐角。
在本实施例中，参考图2所示，半导体衬底10的厚度从源极区50向漏极区60方向逐渐减小，具体的，设置于源极区50正下方的半导体衬底10的厚度H2比设置于漏极区60正下方的半导体衬底10的厚度H1小，即，半导体衬底10的上表面与半导体衬底10的下表面之间的夹角为锐角，通过在漏极区60的正下方设置较薄的半导体衬底10，可以给漏极区60预留足够的耐压空间，从而提成器件的耐压能力。
在一个实施例中，半导体衬底10的上表面与半导体衬底10的下表面之间的夹角为0-30°。
在本实施例中，半导体衬底10的上表面与半导体衬底10的下表面之间的夹角为0-30°，且该锐角位于漏极区60的正下方，该半导体衬底10的上表面与埋氧区20接触，该半导体衬底10的下表面作为该器件的底面，接地端或者低电平，该半导体衬底10具有一个直角，且位于源极区50的正下方，通过设置半导体衬底10的上表面与半导体衬底10的下表面之间的夹角为0-30°，可以使得在漏极区60的正下方半导体衬底10较薄、埋氧区20较厚，如此可以给漏极区60预留足够的耐压空间，从而提成器件的耐压能力。
在一个具体应用中，半导体衬底10的上表面与半导体衬底10的下表面之间的夹角为20°。
在一个实施例中，参考图2所述，P型阱区30和P型基区40的宽度之和(w1+w2)小于漂移区70的宽度w3。
在本实施例中，w1为P型基区40的宽度，P型阱区30的宽度w2指的是P型阱区30的最大宽度，即P型阱区30的水平部的宽度和P型阱区30的垂直部的宽度之和，w3为漂移区70的宽度。漂移区70为硅层材料，根据介质层90场强增强定理(ENDIF),当器件开始工作时，漂移区70的临界击穿电场会被提高，通过设置漂移区70的宽度大于P型阱区30和P型基区40的宽度之和，有助于提高LDMOS器件的击穿电压。
在一个实施例中，参考图2所示，金属场板100与半导体衬底10之间的距离L1小于埋氧区20的厚度H1的二分之一，且大于0。
在本实施例中，金属场板100与漏极区60和介质层90接触，但是金属场板100并不与半导体衬底10接触，所以只需要设置金属场板100与半导体衬底10的距离L1小于埋氧区20的厚度H1一半即可，可以在实现漏极区60电场优化的同时降低成本，因为器件在工作时，其漏极区60附近的电场强度较大，电场线分布比较密集，使用金属场板100的目的在于把漏极区60附近的电场引入器件内部，减轻漏极区60附近的电场压力，提高器件的击穿电压，从而提成器件的耐压能力，使用金属场板100可以帮助改善表面电场分布，实现纵向的电场优化。
在一个实施例中，埋氧区20与介质层90的宽度之和等于半导体衬底10的宽度。
在本实施例中，埋氧区20和介质层90均设置于半导体衬底10上，并且埋氧区20和介质层90在半导体衬底10上从左到右依次相邻设置，在本实施例中，半导体衬底10、埋氧区20、介质层90、P型基区40、P型阱区30、源极区50以及漏极区60形成一个长方体，通过将半导体衬底10设置在漏极区60下方设置的较薄，可以在漏极区60预留足够的耐压空间，通过设置介质层90连接漏极电极D和半导体衬底10，在漏极区60附近额外形成了一个MIS电容，使漏极区60附近的电场更加均匀，从而优化电场分布，提高器件的击穿电压。
在一个实施例中，通过设置埋氧区20为梯形结构，可以将埋氧区20中的等势线释放出来，避免被囚禁在器件内部形成一些电场尖峰造成击穿，可以提升LDMOS器件的耐压，避免被击穿。
在一个实施例中，介质层90为高介电常数的电介质材料，高介电常数指的是介电常数为50-200左右，例如，TiO2,La2O3等材料，通过增加介质层90，可以形成一个MIS电容(金属-绝缘层-半导体)，因为漏极区60附近电场强度较大，电场分布较密集，通过形成一个MIS电容可以使漏极区60附近的电场分布的更加均匀，从而优化漏极区60的电场，提高器件的击穿电压，解决现有的器件击穿电压较低的问题。
在一个具体应用中，介质层90采用压电材料，通过介质层90采用压电材料，可以形成一个MIS电容，从而优化漏极区60的电场，提高器件的击穿电压，解决现有的器件击穿电压较低的问题。
在一个实施例中，P型基区40的厚度为源极区50与P型阱区30的水平部的厚度之和。
具体的，P型基区40的厚度大于源极区50的厚度，因为P型基区40为器件的电压接入点，通过设置P型基区40的厚度为源极区50与P型阱区30的水平部的厚度之和，如此可以使得电压更好的接入，维持LDMOS器件的稳定性，提升LDMOS器件的性能。
在一个实施例中，漏极电极D的宽度等于漏极区60与介质层90的宽度之和。具体的，漏极区60和介质层90均设于漏极电极D的底面，金属场板100设置于漏极电极D的侧面，且金属场板100与介质层90接触，如此，金属场板100可以改善表面电场分布，实现纵向的电场优化。
在一个实施例中，介质层90和金属场板100的长度相等，且介质层90和金属场板100呈阶梯设置。具体的，介质层90与半导体衬底10接触，且金属场板100与介质层90呈阶梯设置，即，金属场板100与半导体衬底10不接触，在一个具体应用中，金属场板100与半导体衬底10的距离为漏极电极D的厚度，可以在实现漏极区60电场优化的同时降低成本。
在一个实施例中，钝化层80使用的材料为高K介质。
在一个实施例中，半导体衬底10可以为硅基衬底或者碳化硅衬底。
在一个实施例中，埋氧区20为氧化硅。
在一个实施例中，漂移区70为Si。
在一个实施例中，栅极电极G可以为铜、金、银中的至少一项。
在一个实施例中，漏极电极D可以为铜、金、银中的至少一项。
在一个实施例中，源极电极S可以为铜、金、银中的至少一项。
在一个实施例中，源极区50、漏极区60可以作为对应电极的垫层，具体的，源极区50、漏极区60可以由半导体材料制备，例如，氮化镓材料等等，也可以由金属材料制备。
本申请实施还提供了一种LDMOS器件的制备方法，参考图3所示，包括：步骤S100至步骤S900。
在步骤S100中，参考图4所示，在半导体衬底10上形成埋氧区20。
具体的，在半导体衬底10上形成埋氧区20的方法为：通过在半导体衬底10中注入氧气，以对半导体衬底10进行氧化，其中，可以通过控制注入氧气的量来决定形成的埋氧区20的形状。
例如，在一个具体应用中，在半导体衬底10中从左至右注入的氧气量依次增加，使得形成的埋氧区20的形状为梯形。
在步骤S200中，参考图5所示，在埋氧区20上依次形成漂移区70、P型阱区30以及P型基区40；其中，P型阱区30设于P型基区40和漂移区70之间。
在本实施例中，在通过刻蚀的方法，分别刻蚀出漂移区70、P型阱区30以及P型基区40的位置，并在掩膜上沉积相应的金属材料以形成对应的漂移区70、P型阱区30以及P型基区40，例如，通过沉积P型材料形成P型基区40和P型阱区30。
在步骤S300中，参考图6所示，向漂移区70和P型阱区30的部分区域注入N型掺杂离子，以在漂移区70上形成漏极区60，在P型阱区30上形成源极区50；其中，漂移区70的形状为“L”形，P型阱区30的形状为“L”形。
在一个具体应用中，采用掩膜确定漏极区60、源极区50的位置，并在掩膜上注入金属离子形成漏极区60、源极区50，其中，可以通过控制注入离子的量控制漏极区60、源极区50的掺杂浓度。
在步骤S400中，参考图7所示，对埋氧区20进行刻蚀直至半导体衬底10，以形成介质深槽；其中，介质深槽与漏极区60、漂移区70以及埋氧区20接触。
在本实施例中，在埋氧区20进行选择性刻蚀直至半导体衬底10，以形成介质深槽。具体的，可以通过掩膜在埋氧区20上确定需要刻蚀的区域，将化学刻蚀液扩散至待刻蚀的埋氧区20的表面，刻蚀液与待刻蚀区域发生化学反应，反应后之产物从刻蚀区域之表面扩散至溶液中,并随溶液排出，以完成对埋氧区20以及半导体衬底10的刻蚀。
在步骤S500中，参考图8所示，在介质深槽中填充介质材料形成介质层90。
在步骤S600中，参考图9所示，在源极区50和P型阱区30上形成钝化层80，并对钝化层80进行刻蚀处理，以使钝化层80呈“L”形；再去除介质层90的侧面的埋氧区20，预留出金属场板100的位置。
在本实施例中，在源极区50和P型阱区30上形成钝化层80，并对钝化层80进行选择性刻蚀，同时对介质层90侧面的埋氧区20进行选择性刻蚀，以预留出金属场板100的位置。
在步骤S700中，参考图10所示，在钝化层80的水平部上形成栅极电极G，在源极区50和P型基区40上形成源极电极S，在漏极区60上形成漏极电极D。
在一个实施例中，采用掩膜确定源极电极S、栅极电极G以及漏极电极D的形状，并在掩膜上淀积金属形成源极电极S、栅极电极G以及漏极电极D。
在本实施例中，采用掩膜定义出源极电极S、栅极电极G与漏极电极D的形状，从而在掩膜上淀积金属材料形成源极电极S、栅极电极G与漏极电极D，然后去除掩膜。
在步骤S800中，参考图11所示，在介质层90的侧面形成金属场板100；其中，金属场板100与半导体衬底10之间的距离大于0。
在本实施例中，通过沉积相应的金属材料以形成金属场板100，其中，金属场板100的材料可以为金、银、铜、铝等，通过设置金属场板100与半导体衬底10之间的距离大于0，可以充分利用漏极区60的耐压空间，把漏极区60附近的电场引入器件内部，减轻漏极区60附近的电场压力，提高器件的击穿电压，从而提成器件的耐压能力，在实现漏极区60电场优化的同时降低成本。
在步骤S900中，参考图12所示，刻蚀掉金属场板100底部的埋氧区20和半导体衬底10以形成LDMOS器件。
在本实施例中，通过刻蚀的方法去除金属场板100底部的埋氧区20和半导体衬底10以形成LDMOS器件。
本申请实施例提供了一种高压LDMOS器件及其制备方法，高压LDMOS器件包括：半导体衬底10、埋氧区20、P型阱区30、源极区50、P型基区40、漏极区60、漂移区70、钝化层80、介质层90、源极电极S、漏极电极D、栅极电极G以及金属场板100，介质层90用于连接漏极电极D和半导体衬底10，通过增加介质层90，可以形成一个MIS电容，使得漏极区60附近的电场分布的更加均匀，从而优化漏极区60的电场，提高器件的击穿电压，解决现有的器件击穿电压较低的问题。通过设置金属场板100可以充分利用漏极区60的耐压空间，把漏极区60附近的电场引入器件内部，减轻漏极区60附近的电场压力，提高器件的击穿电压，从而提成器件的耐压能力。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示数据的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种高压LDMOS器件，其特征在于，所述高压LDMOS器件包括：
半导体衬底；
埋氧区，设于所述半导体衬底上；
P型阱区，设于所述埋氧区上，其中，所述P型阱区的形状为“L”形；
源极区，设于所述P型阱区的水平部上；
P型基区，设于所述埋氧区上，且分别与所述P型阱区以及所述源极区接触；
漂移区，设于所述埋氧区上，且与所述P型阱区接触；其中，所述漂移区的形状为“L”形；
漏极区，设于所述漂移区的水平部上；
介质层，设于所述半导体衬底上，且分别与所述埋氧区、所述漂移区以及所述漏极区接触；
钝化层，设于所述源极区以及所述P型阱区上；其中，所述钝化层呈“L”形；
源极电极，设于所述P型基区和所述源极区上；
栅极电极，设于所述钝化层的水平部上；其中，所述钝化层的垂直部设于所述栅极电极和所述源极电极之间；
漏极电极，设于所述漏极区和所述介质层上；
金属场板，设于所述介质层的侧面，且与所述漏极电极接触。
2.如权利要求1所述的高压LDMOS器件，其特征在于，所述埋氧区为梯形结构；其中，所述梯形结构的底部与所述介质层接触，所述梯形结构的顶部设于所述半导体衬底与所述P型阱区和所述P型基区之间。
3.如权利要求1所述的高压LDMOS器件，其特征在于，所述半导体衬底的上表面与所述半导体衬底的下表面之间的夹角为锐角。
4.如权利要求3所述的高压LDMOS器件，其特征在于，所述半导体衬底的上表面与所述半导体衬底的下表面之间的夹角为0-30°。
5.如权利要求1所述的高压LDMOS器件，其特征在于，所述P型阱区和所述P型基区的宽度之和小于所述漂移区的宽度。
6.如权利要求1所述的高压LDMOS器件，其特征在于，所述金属场板与所述半导体衬底之间的距离小于所述埋氧区的厚度的二分之一，且大于0。
7.如权利要求1所述的高压LDMOS器件，其特征在于，所述埋氧区与所述介质层的宽度之和等于所述半导体衬底的宽度。
8.如权利要求1所述的高压LDMOS器件，其特征在于，所述介质层为高介电常数的电介质材料。
9.如权利要求1所述的高压LDMOS器件，其特征在于，所述漏极电极的宽度等于所述漏极区与所述介质层的宽度之和。
10.一种高压LDMOS器件的制备方法，其特征在于，包括：
在半导体衬底上形成埋氧区；
在所述埋氧区上依次形成漂移区、P型阱区以及P型基区；其中，所述P型阱区设于所述P型基区和所述漂移区之间；
向所述漂移区和所述P型阱区的部分区域注入N型掺杂离子，以在所述漂移区上形成漏极区，在所述P型阱区上形成源极区；其中，所述漂移区的形状为“L”形，所述P型阱区的形状为“L”形；
对所述埋氧区进行刻蚀直至所述半导体衬底，以形成介质深槽；其中，所述介质深槽与所述漏极区、所述漂移区以及所述埋氧区接触；
在所述介质深槽中填充介质材料形成介质层；
在所述源极区和所述P型阱区上形成钝化层，并对所述钝化层进行刻蚀处理，以使所述钝化层呈“L”形；再去除所述介质层的侧面的埋氧区，预留出金属场板的位置；
在所述钝化层的水平部上形成栅极电极，在所述源极区和所述P型基区上形成源极电极，在所述漏极区上形成漏极电极；
在所述介质层的侧面形成金属场板；其中，所述金属场板与所述半导体衬底之间的距离大于0；
刻蚀掉金属场板底部的埋氧区和半导体衬底以形成所述LDMOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211030612.6A CN115332352A (zh) | 2022-08-26 | 2022-08-26 | 一种高压ldmos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211030612.6A CN115332352A (zh) | 2022-08-26 | 2022-08-26 | 一种高压ldmos器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332352A true CN115332352A (zh) | 2022-11-11 |
Family
ID=83927789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211030612.6A Pending CN115332352A (zh) | 2022-08-26 | 2022-08-26 | 一种高压ldmos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332352A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117219675A (zh) * | 2023-11-09 | 2023-12-12 | 华南理工大学 | 一种ldmos器件结构及其制备方法 |
-
2022
- 2022-08-26 CN CN202211030612.6A patent/CN115332352A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117219675A (zh) * | 2023-11-09 | 2023-12-12 | 华南理工大学 | 一种ldmos器件结构及其制备方法 |
| CN117219675B (zh) * | 2023-11-09 | 2024-02-13 | 华南理工大学 | 一种ldmos器件结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8884365B2 (en) | Trench-gate field effect transistor | |
| US9806175B2 (en) | Power MOSFET device structure for high frequency applications | |
| KR100589252B1 (ko) | 자기 정렬된 소스 및 접촉을 가진 트랜치 ｆｅｔ | |
| KR101375035B1 (ko) | Ｍｏｓｆｅｔ 및 그 제조 방법 | |
| TWI512844B (zh) | 利用耗盡ｐ－屏蔽的低輸出電容的高頻開關ｍｏｓｆｅｔ | |
| US9000514B2 (en) | Fabrication of trench DMOS device having thick bottom shielding oxide | |
| US7087958B2 (en) | Termination structure of DMOS device | |
| US20100308400A1 (en) | Semiconductor Power Switches Having Trench Gates | |
| US20130341712A1 (en) | Trench shielding structure for semiconductor device and method | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| EP1474830A2 (en) | Trench-gate semiconductor devices and their manufacture | |
| US6639276B2 (en) | Power MOSFET with ultra-deep base and reduced on resistance | |
| CN115332352A (zh) | 一种高压ldmos器件及其制备方法 | |
| EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| CN112331558B (zh) | Ldmos晶体管及其制造方法 | |
| US6319776B1 (en) | Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes | |
| CN115528115A (zh) | 一种ldmos功率器件及其制备方法 | |
| CN115939189A (zh) | 一种沟槽栅半导体器件及其制造方法 | |
| CN113809148B (zh) | 功率元件及其制造方法 | |
| CN113809162A (zh) | 功率元件 | |
| WO2023125145A1 (zh) | 具有结型场板的dmos器件及其制造方法 | |
| CN114784083B (zh) | 混合式垂直功率器件、制备方法及电子设备 | |
| CN115332350A (zh) | 一种ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |