CN114520144B - 一种半导体器件及其制作方法、高精度过温保护电路 - Google Patents

一种半导体器件及其制作方法、高精度过温保护电路 Download PDF

Info

Publication number
CN114520144B
CN114520144B CN202210419414.2A CN202210419414A CN114520144B CN 114520144 B CN114520144 B CN 114520144B CN 202210419414 A CN202210419414 A CN 202210419414A CN 114520144 B CN114520144 B CN 114520144B
Authority
CN
China
Prior art keywords
diode
mos
area
region
main mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210419414.2A
Other languages
English (en)
Other versions
CN114520144A (zh
Inventor
何军
胡兴正
薛璐
刘海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Huaruiwei Integrated Circuit Co ltd
Original Assignee
Nanjing Huaruiwei Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Huaruiwei Integrated Circuit Co ltd filed Critical Nanjing Huaruiwei Integrated Circuit Co ltd
Priority to CN202210419414.2A priority Critical patent/CN114520144B/zh
Publication of CN114520144A publication Critical patent/CN114520144A/zh
Application granted granted Critical
Publication of CN114520144B publication Critical patent/CN114520144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件及其制作方法、高精度过温保护电路。该方法包括在衬底的上侧制作外延层；通过Ring注入操作和Ring推阱操作将外延层划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区；对未被多晶硅阻挡的主MOS元胞区和二极管区依次进行第二导电类型元素的注入和退火操作，以在二极管区内制作出二极管的阳极，所述二极管的阳极与其下侧的外延层和衬底配合形成二极管结构。本发明可使过温保护监测精度更高，客户可根据自身需求进行定制化设计；可使过温保护灵敏度更高；过温保护监测电路的可靠性更优；集成度更高，成本更低，更适合轻型化、小型化发展方向。

Description

一种半导体器件及其制作方法、高精度过温保护电路
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制作方法、高精度过温保护电路。
背景技术
现有的适配器运行中由于能量转换等原因会产生热量，温度过高会导致运行异常或故障。为保护适配器正常工作及其内部各电子元件不损坏，需要对电路进行过温保护，OTP（Over-Temperature Protection） Block。过温保护，指温度超过某一阀值时就启动相应的保护功能。
常用线路的OTP Block设计中，常采用NTC（Negative Temperature Coefficientthermistor）负温度系数热敏电阻，随着温度升高，NTC阻值变小，OTP Block检测到NTC两端电压降低，并将信号反馈至PWM模块，启动过温保护功能。
NTC负温度系数热敏电阻实际应用中主要有如下缺点：1）阻值与温度的关系非线性严重，不利于OTP或PWM模块检测或控制IC设计；2）元件的一致性差，互换性差，导致过温保护效果变差或提早进入过温保护程序；3）元件易老化，稳定性较差，过温保护功能失效或整机应用可靠性差。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种半导体器件及其制作方法、高精度过温保护电路。
为实现上述目的，在第一方面，本发明提供了一种半导体器件的制作方法，包括：
提供第一导电类型的衬底，并在所述衬底的上侧制作外延层；
通过Ring注入操作和Ring推阱操作将所述外延层划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区；
在所述终端区和隔离区的上侧制作场氧层；
对主MOS元胞区和二极管区依次进行JFET注入操作和JFET退火操作，以形成JFET区；
在所述主MOS元胞区和二极管区的上侧生长栅氧化层，并在所述栅氧化层和场氧层的上侧沉积多晶硅，并对所述多晶硅依次进行多晶硅光刻、刻蚀和注入操作；
对未被多晶硅阻挡的主MOS元胞区和二极管区依次进行第二导电类型元素的注入和退火操作，以在主MOS元胞区内制作形成第二导电类型的体区，并在二极管区内制作出二极管的阳极，所述二极管的阳极与其下侧的外延层和衬底配合形成二极管结构；
在主MOS元胞区的体区内制作形成第一导电类型的源区；
沉积介质层，并在所述介质层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内溅射形成金属层，所述金属层经刻蚀形成主MOS源极金属、主MOS栅极金属和二极管阳极金属。
进一步的，通过Ring注入操作和Ring推阱操作还将所述外延层划分出采样MOS元胞区和启动MOS元胞区以及设置在采样MOS与主MOS元胞区之间、采样MOS元胞区与启动MOS元胞区之间和启动MOS元胞区与二极管区之间的隔离区，所述采样MOS元胞区和启动MOS元胞区内与主MOS一同形成采样MOS和启动MOS的元胞结构。
进一步的，所述多晶硅依次进行多晶刻蚀和多晶注入操作还形成有多晶电阻，所述多晶电阻设置在终端区内，且其一端与栅极金属连接，另一端与衬底连接。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型，所述体区和二极管的阳极通过注入硼元素形成，注入的能量为60KEV-120Kev，注入的剂量为4E13-8E13，退火条件为1150℃、150min。
在第二方面，本发明提供了一种半导体器件，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层通过Ring注入操作和Ring推阱操作划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区，所述终端区和隔离区的上侧制作有场氧层，所述主MOS元胞区和二极管区内形成有JFET区，在所述元胞区和二极管区的上侧生长有栅氧化层，所述栅氧化层和场氧层的上侧沉积有多晶硅，并对所述多晶硅依次进行多晶硅光刻、刻蚀和注入操作，所述主MOS元胞区内制作形成第二导电类型的体区，所述二极管区内制作形成有二极管的阳极，所述二极管的阳极与其下侧的外延层和衬底配合形成二极管结构，所述主MOS元胞区的体区内制作形成第一导电类型的源区，所述栅氧化层、多晶硅、场氧层、沉积介质层主MOS元胞区和二极管区的上侧沉积有介质层，所述介质层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内溅射形成金属层，所述金属层经刻蚀形成主MOS源极金属、主MOS栅极金属和二极管阳极金属。
进一步的，所述外延层划分出采样MOS元胞区和启动MOS元胞区以及设置在采样MOS与主MOS元胞区之间、采样MOS元胞区与启动MOS元胞区之间和启动MOS元胞区与二极管区之间的隔离区，所述采样MOS元胞区和启动MOS元胞区内与主MOS一同形成采样MOS和启动MOS的元胞结构。
进一步的，所述终端区内的场氧层上侧还形成有多晶电阻，所述多晶电阻的一端与栅极金属连接，其另一端与衬底连接。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型，所述体区和二极管的阳极通过注入硼元素形成，注入的能量为60KEV-120Kev，注入的剂量为4E13-8E13，退火条件为1150℃、150min。
在第三方面，本发明提供了一种高精度过温保护电路，包括上述的半导体器件。
有益效果：1、本发明可使过温保护监测精度更高，客户可根据自身需求进行定制化设计；
2、本发明可使过温保护灵敏度更高；
3、本发明的过温保护监测电路的可靠性更优；
4、本发明集成度更高，成本更低，更适合轻型化、小型化发展方向。
附图说明
图1是在衬底上侧制作出外延层后的结构示意图；
图2是在外延层上执行Ring注入和推阱操作后的结构示意图；
图3是在终端区和隔离区的上侧制作场氧层后的结构示意图；
图4是制作出体区和二极管的阳极后的结构示意图；
图5是在体区内制作出源区后的结构示意图；
图6是在介质层上刻蚀出连接孔后的结构示意图；
图7是对金属层刻蚀后的结构示意图；
图8是另一实施例中在外延层上执行Ring注入和推阱操作后的结构示意图；
图9是另一实施例中在终端区和隔离区的上侧制作场氧层后的结构示意图；
图10是另一实施例中制作出体区和二极管的阳极后的结构示意图；
图11是另一实施例中在体区内制作出源区后的结构示意图；
图12是另一实施例中在介质层上刻蚀出连接孔后的结构示意图；
图13是另一实施例中对金属层刻蚀后的结构示意图；
图14是本发明实施例的高精度过温保护电路的原理图；
图15是二极管两端的电压随温度变化的曲线图；
图16是单批次制作出的二极管两端的电压的分布图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
如图1至7所示，本发明实施例提供了一种半导体器件的制作方法，包括：
参见图1，提供第一导电类型的衬底1，并在衬底1的上侧制作外延层2。以下以第一导电类型为N型,第二导电类型为P型为例具体说明。
参见图2，通过Ring注入操作和Ring推阱操作将所述外延层划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区。具体的，先在外延层2上长一层300埃-500埃的氧化层3，用于Ring注入的掩蔽层，然后在氧化层3上涂抹光刻胶4，通过Ring光刻将终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区曝光出来，然后进行Ring注入操作，Ring注入操作的注入能量为110Kev-130Kev，注入剂量为1.2E13-2.8E13，注入的元素优选为硼元素。Ring推阱操作的条件为1150度、500分钟。在隔离区的作用下，使得最终制作出的主MOS与二极管之间相互隔离，能够独立工作。
参见图3，在终端区和隔离区的上侧制作场氧层5。具体的，先在整个外延层2的上侧生长场氧层5，场氧层5的厚度优选为20000埃。然后依次通过涂胶、光刻和刻蚀操作，将主MOS元胞区和二极管区上侧的场氧层5刻蚀掉，即可使场氧层5仅保留在终端区和隔离区的上侧。
对主MOS元胞区和二极管区依次进行JFET注入操作和JFET退火操作，以形成JFET区。JFET注入操作的注入剂量为1.8E12-4E12，注入能量为100Kev-140Kev，注入元素优选为磷。JFET退火操作的退火温度为1150℃，退火时间为120-150分钟。形成的JFET区的结构与现有技术相同，所以未在图中进行示意，该步骤可以降低器件的导通电阻。
参见图4，在主MOS管元胞区和二极管区的上侧生长栅氧化层，并在栅氧化层和场氧层5的上侧沉积多晶硅6，并对多晶硅6依次进行多晶硅光刻、刻蚀和注入操作。栅氧化层的厚度一般700-1200埃，沉积多晶硅6的厚度一般为6000-8000埃，由于其厚度相对较薄，所以在图中未对栅氧化层进行示意。多晶硅注入剂量为1E15-3E15，注入能量为40Kev-60Kev，注入元素为硼。
对未被多晶硅阻挡的主MOS元胞区和二极管区依次进行第二导电类型元素的注入和退火操作，以在主MOS元胞区内制作形成第二导电类型的体区7，并在二极管区内制作出二极管的阳极8，二极管的阳极8与其下侧的外延层2和衬底1配合形成二极管结构。此处优选注入B元素，注入的能量60KEV-120Kev，剂量根据VTH参数的需求调整，通常4E13-8E13左右。
参见图5，在主MOS元胞区的体区7内制作形成第一导电类型的源区9。具体的，源区9依次通过源区光刻、源区注入和源区推阱操作形成，源区注入的剂量为7E15-1E16，源区注入的能量为60Kev-100Kev，源区注入元素为磷。源区推阱温度：950℃，时间：25分钟。此外，还优选在终端区的外端同步注入推阱形成第一导电类型的阱区10。
参见图6，沉积介质层11，并在介质层11的上侧刻蚀形成连接孔12。介质层11 优选为BPSG（硼磷硅玻璃），厚度为11000埃。
在介质层11的上侧及连接孔12内溅射形成金属层，金属层经刻蚀形成主MOS源极金属13、主MOS栅极金属14和二极管阳极金属15。金属层优选为铝层，其厚度优选为4um。
还优选在主MOS源极金属13、主MOS栅极金属14、二极管阳极金属15以及暴露在器件上侧的介质层11的上侧沉积钝化层，钝化层优选为氮化硅钝化层，其厚度优选为7000-12000埃，然后光刻腐蚀，形成主MOS的Gate和Source的开口区，以及二极管阳极的开口区。
还可从衬底1的下侧将器件的厚度减薄至200um-300um，然后在衬底1的下侧制作背金层，背金层优选为Ti-Ni-Ag（钛-镍-银）层。
参见图8至13，本发明实施例通过Ring注入操作和Ring推阱操作还将外延层2划分出采样MOS元胞区和启动MOS元胞区以及设置在采样MOS与主MOS元胞区之间、采样MOS元胞区与启动MOS元胞区之间和启动MOS元胞区与二极管区之间的隔离区，采样MOS元胞区和启动MOS元胞区内与主MOS一同形成采样MOS和启动MOS的元胞结构。通过多晶硅6依次进行多晶刻蚀和多晶注入操作还形成有多晶电阻16，多晶电阻16设置在终端区内，多晶电阻16的一端与启动MOS的栅极金属连接，其另一端与衬底1连接。制作后的器件即在主MOS上集成了二极管、多晶电阻16、采样MOS和启动MOS。其中，制作后的器件的主MOS的栅极与采样MOS的栅极连接，由于采样MOS和启动MOS的元胞结构是与主MOS的元胞结构同步制作形成的，并且，在主MOS上集成采样MOS、启动MOS和多晶电阻16为现有技术，此处不再赘述。
如图1至7所示，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种半导体器件，包括第一导电类型的衬底1和设置在衬底1上侧的外延层2。以下以第一导电类型为N型,第二导电类型为P型为例具体说明。外延层2通过Ring注入操作和Ring推阱操作划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区。具体的，先在外延层2上长一层300埃-500埃的氧化层3，用于Ring注入的掩蔽层，然后在氧化层3上涂抹光刻胶4，通过Ring光刻将终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区曝光出来，然后进行Ring注入操作，Ring注入操作的注入能量为110Kev-130Kev，注入剂量为1.2E13-2.8E13，注入的元素优选为硼元素。Ring推阱操作的条件为1150度、500分钟。在隔离区的作用下，使得最终制作出的主MOS与二极管之间相互隔离，能够独立工作。
在终端区和隔离区的上侧制作有场氧层5。具体的，先在整个外延层2的上侧生长场氧层5，场氧层5的厚度优选为20000埃。然后依次通过涂胶、光刻和刻蚀操作，将主MOS元胞区和二极管区上侧的场氧层5刻蚀掉，即可使场氧层5仅保留在终端区和隔离区的上侧。
主MOS元胞区和二极管区内形成有JFET区，JFET区通过JFET注入操作和JFET退火操作形成，JFET注入操作的注入剂量为1.8E12-4E12，注入能量为100Kev-140Kev，注入元素优选为磷。JFET退火操作的退火温度为1150℃，退火时间为120-150分钟。形成的JFET区的结构与现有技术相同，所以未在图中进行示意，该步骤可以降低器件的导通电阻。
在元胞区和二极管区的上侧生长有栅氧化层，栅氧化层和场氧层5的上侧沉积有多晶硅6，并对多晶硅6依次进行多晶硅光刻、刻蚀和注入操作。栅氧化层的厚度一般700-1200埃，沉积多晶硅6的厚度一般为6000-8000埃，由于其厚度相对较薄，所以在图中未对栅氧化层进行示意。多晶硅6注入剂量为1E15-3E15，注入能量为40Kev-60Kev，注入元素为硼。
在主MOS元胞区内制作形成第二导电类型的体区7，二极管区内制作形成有二极管的阳极8，二极管的阳极8与其下侧的外延层2和衬底1配合形成二极管结构，此处优选注入B元素，注入的能量60KEV-120Kev，剂量根据VTH参数的需求调整，通常4E13-8E13左右。主MOS元胞区的体区7内制作形成第一导电类型的源区9，具体的，源区9依次通过源区光刻、源区注入和源区推阱操作形成，源区注入的剂量为7E15-1E16，源区注入的能量为60Kev-100Kev，源区注入元素为磷。源区推阱温度：950℃，时间：25分钟。此外，还优选在终端区的外端同步注入推阱形成第一导电类型的阱区10。
在栅氧化层、多晶硅6、场氧层5、主MOS元胞区和二极管区的上侧沉积有介质层11，介质层11上刻蚀形成有连接孔12，介质层11 优选为BPSG（硼磷硅玻璃），厚度为11000埃。在介质层11的上侧及连接孔12内溅射形成金属层，金属层经刻蚀形成主MOS源极金属13、主MOS栅极金属14和二极管阳极金属15。
参见图8至13，本发明实施例通过Ring注入操作和Ring推阱操作还将外延层2划分出采样MOS元胞区和启动MOS元胞区以及设置在采样MOS与主MOS元胞区之间、采样MOS元胞区与启动MOS元胞区之间和启动MOS元胞区与二极管区之间的隔离区，采样MOS元胞区和启动MOS元胞区内与主MOS一同形成采样MOS和启动MOS的元胞结构。通过多晶硅6依次进行多晶刻蚀和多晶注入操作还形成有多晶电阻16，多晶电阻16设置在终端区内，多晶电阻16的一端与启动MOS的栅极金属连接，其另一端与衬底1连接。制作后的器件即在主MOS上集成了二极管、多晶电阻16、采样MOS和启动MOS。其中，制作后的器件的主MOS的栅极与采样MOS的栅极连接，由于采样MOS和启动MOS的元胞结构是与主MOS的元胞结构同步制作形成的，并且，在主MOS上集成采样MOS、启动MOS和多晶电阻16为现有技术，此处不再赘述。
参见图14，在另一方面，本发明还提供了一种高精度过温保护电路，包括上述的半导体器件，在该电路中，二极管阳极金属15连接OTP Block，由于未对其它部分进行改进，在此不再赘述。
本发明的原理及优点如下：二极管结构的两端电压VF随温度升高降低，且为纯线性变化，具体可参见图15，如适配器应用领域，当需要在80℃-90℃之间进行过温保护时，OTP Block检测VF的变化区间在0.759-0.772V之间，当需要在90℃-100℃之间进行过温保护时，OTP Block检测的VF变化区间在0.746-0.759V之间，客户可根据自身需求，结合产品VF随温度的线性变化曲线，进行高精度的定制化设计，更有利于OTP Block及PWM模块检测或控制IC设计，具有更高的检测精度。因为电路中主MOS作为功率器件，是主要的产热源，使用NTC负温度系数热敏电阻检测电路温度时，NTC通常是连接在主MOS的散热片上，OTP再间接检测NTC两端电压的变化来触发过温保护功能；而本发明的二极管与主MOS集成在一起，主MOS产生热量，导致二极管两端的VF降低，OTP Block检测二极管两端的VF的变化，就是直接检测主MOS温度的变化，更直接有效，灵敏度更高。参见图16，本发明的二极管与主MOS集成在一起，制作工艺与MOS制作工艺完全相同，是基于已相当成熟的Si基功率器件制作工艺，VF参数一致性好，单批次（25片晶圆）以内，VF参数在0.01V以内。本发明采用的PN结二极管，基于Si基功率器件技术开发，具有NTC负温度系数热敏电阻无法比拟的可靠性优势，可满足JEDEC标准下各种高温、高湿环境考核，可以广泛应用于各种恶劣环境下并保持VF参数的一致性及稳定性。本发明采用MOS集成PN结二极管的方式，制作工艺与MOS制作工艺完全相同，不需要额外增加光刻版、材料或工艺步骤，并且是将PN结二极管集成在原电路已有的MSOFET中，集成度更高，更适合轻型化、小型化发展方向，且省掉了NTC负温度系数热敏电阻，降低了电路设计成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种半导体器件的制作方法，其特征在于，包括：
提供第一导电类型的衬底，并在所述衬底的上侧制作外延层；
通过Ring注入操作和Ring推阱操作将所述外延层划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区；
在所述终端区和隔离区的上侧制作场氧层；
对主MOS元胞区和二极管区依次进行JFET注入操作和JFET退火操作，以形成JFET区；
在所述主MOS元胞区和二极管区的上侧生长栅氧化层，并在所述栅氧化层和场氧层的上侧沉积多晶硅，并对所述多晶硅依次进行多晶硅光刻、刻蚀和注入操作；
对未被多晶硅阻挡的主MOS元胞区和二极管区依次进行第二导电类型元素的注入和退火操作，以在主MOS元胞区内制作形成第二导电类型的体区，并在二极管区内制作出二极管的阳极，所述二极管的阳极与其下侧的外延层和衬底配合形成二极管结构；
在主MOS元胞区的体区内制作形成第一导电类型的源区；
沉积介质层，并在所述介质层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内溅射形成金属层，所述金属层经刻蚀形成主MOS源极金属、主MOS栅极金属和二极管阳极金属。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，通过Ring注入操作和Ring推阱操作还将所述外延层划分出采样MOS元胞区和启动MOS元胞区以及设置在采样MOS与主MOS元胞区之间、采样MOS元胞区与启动MOS元胞区之间和启动MOS元胞区与二极管区之间的隔离区，所述采样MOS元胞区和启动MOS元胞区内与主MOS一同形成采样MOS和启动MOS的元胞结构。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述多晶硅依次进行多晶刻蚀和多晶注入操作还形成有多晶电阻，所述多晶电阻设置在终端区内，且其一端与栅极金属连接，另一端与衬底连接。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述体区和二极管的阳极通过注入硼元素形成，注入的能量为60KEV-120Kev，注入的剂量为4E13-8E13，退火条件为1150℃、150min。
5.一种半导体器件，其特征在于，包括第一导电类型的衬底和设置在所述衬底上侧的外延层，所述外延层通过Ring注入操作和Ring推阱操作划分出终端区、主MOS元胞区、二极管区以及设置在主MOS元胞区与二极管区之间的隔离区，所述终端区和隔离区的上侧制作有场氧层，所述主MOS元胞区和二极管区内形成有JFET区，在所述元胞区和二极管区的上侧生长有栅氧化层，所述栅氧化层和场氧层的上侧沉积有多晶硅，并对所述多晶硅依次进行多晶硅光刻、刻蚀和注入操作，所述主MOS元胞区内制作形成第二导电类型的体区，所述二极管区内制作形成有二极管的阳极，所述二极管的阳极与其下侧的外延层和衬底配合形成二极管结构，所述主MOS元胞区的体区内制作形成第一导电类型的源区，所述栅氧化层、多晶硅、场氧层、沉积介质层主MOS元胞区和二极管区的上侧沉积有介质层，所述介质层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内溅射形成金属层，所述金属层经刻蚀形成主MOS源极金属、主MOS栅极金属和二极管阳极金属。
6.根据权利要求5所述的半导体器件，其特征在于，所述外延层划分出采样MOS元胞区和启动MOS元胞区以及设置在采样MOS与主MOS元胞区之间、采样MOS元胞区与启动MOS元胞区之间和启动MOS元胞区与二极管区之间的隔离区，所述采样MOS元胞区和启动MOS元胞区内与主MOS一同形成采样MOS和启动MOS的元胞结构。
7.根据权利要求6所述的半导体器件，其特征在于，所述终端区内的场氧层上侧还形成有多晶电阻，所述多晶电阻的一端与栅极金属连接，其另一端与衬底连接。
8.根据权利要求5所述的半导体器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，所述体区和二极管的阳极通过注入硼元素形成，注入的能量为60KEV-120Kev，注入的剂量为4E13-8E13，退火条件为1150℃、150min。
9.一种高精度过温保护电路，其特征在于，包括权利要求5至8任一所述的半导体器件。
CN202210419414.2A 2022-04-21 2022-04-21 一种半导体器件及其制作方法、高精度过温保护电路 Active CN114520144B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210419414.2A CN114520144B (zh) 2022-04-21 2022-04-21 一种半导体器件及其制作方法、高精度过温保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210419414.2A CN114520144B (zh) 2022-04-21 2022-04-21 一种半导体器件及其制作方法、高精度过温保护电路

Publications (2)

Publication Number Publication Date
CN114520144A CN114520144A (zh) 2022-05-20
CN114520144B true CN114520144B (zh) 2022-06-28

Family

ID=81600197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210419414.2A Active CN114520144B (zh) 2022-04-21 2022-04-21 一种半导体器件及其制作方法、高精度过温保护电路

Country Status (1)

Country Link
CN (1) CN114520144B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114783951B (zh) * 2022-06-15 2022-09-02 南京华瑞微集成电路有限公司 一种提高栅极驱动能力的器件及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888018A (zh) * 2019-04-03 2019-06-14 南京华瑞微集成电路有限公司 一种集成启动管、采样管和电阻的dmos及其制造方法
CN113314592B (zh) * 2021-05-28 2023-04-11 滁州华瑞微电子科技有限公司 一种集成sbr的低损耗高压超结器件及其制备方法
CN113555354B (zh) * 2021-06-24 2023-08-11 滁州华瑞微电子科技有限公司 一种集成sbd的沟槽终端结构及其制备方法
CN114023702B (zh) * 2022-01-06 2022-03-25 南京华瑞微集成电路有限公司 一种解决电阻非线性的智能功率mos管的制造方法

Also Published As

Publication number Publication date
CN114520144A (zh) 2022-05-20

Similar Documents

Publication Publication Date Title
WO2021196605A1 (zh) 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法
CN111463283B (zh) 集成启动管、采样管和二极管的dmos结构及其制备方法
CN114520144B (zh) 一种半导体器件及其制作方法、高精度过温保护电路
US8957494B2 (en) High-voltage Schottky diode and manufacturing method thereof
CN114023702B (zh) 一种解决电阻非线性的智能功率mos管的制造方法
EP0625797B1 (en) Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices
KR20240078639A (ko) SiC 기반 보호 디바이스를 위한 구조 및 방법
US5248623A (en) Method for making a polycrystalline diode having high breakdown
CN116613072B (zh) 集成电压采样功能的沟槽型mosfet及其制造方法
CN109341880B (zh) 一种环形温度传感器
US9831327B2 (en) Electrostatic discharge protection devices and methods of forming the same
CN113451138B (zh) 一种具有自偏置终端的平面mosfet及其制备方法
SE515836C2 (sv) Förfarande för tillverkning av en bipolär högfrekvent kiseltransistor samt effekttransistoranordning
CN111244087B (zh) 集成多晶硅电阻及二极管的场效应充电式半导体启动器件
CN212303680U (zh) 一种改善高温高湿反偏可靠性的高压超结mosfet
CN114141859A (zh) 一种通过多晶硅条提高可靠性的mos器件及其制造方法
US5168337A (en) Polycrystalline diode and a method for making the same
CN117832285B (zh) 一种具有过压保护功能的低压沟槽mosfet及其制作方法
CN112701158A (zh) 一种功率器件及电子设备
KR101667669B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법
CN112002692B (zh) 用于静电防护的晶体管及其制造方法
RU2783629C1 (ru) Стабилитрон на структуре "кремний на изоляторе"
US20230115609A1 (en) Semiconductor device with a clamping diode
CN115274434A (zh) 一种通过优化表面介质结构制备高性能稳压二极管及方法
CN116013780A (zh) 一种低漏电低压稳压二极管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant