CN117832285B - 一种具有过压保护功能的低压沟槽mosfet及其制作方法 - Google Patents
一种具有过压保护功能的低压沟槽mosfet及其制作方法 Download PDFInfo
- Publication number
- CN117832285B CN117832285B CN202410239634.6A CN202410239634A CN117832285B CN 117832285 B CN117832285 B CN 117832285B CN 202410239634 A CN202410239634 A CN 202410239634A CN 117832285 B CN117832285 B CN 117832285B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- conductivity type
- diode
- region
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 84
- 229920005591 polysilicon Polymers 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 238000002513 implantation Methods 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 230000005856 abnormality Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 208000032750 Device leakage Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有过压保护功能的低压沟槽MOSFET及其制作方法。该方法包括提供衬底，并在衬底上制作外延层；在外延层上刻蚀形成沟槽；在沟槽及外延层的上侧生长栅氧化层，并在栅氧化层的上侧沉积第一导电类型的多晶硅，多晶硅经刻蚀形成设置在外延层上侧的二极管多晶硅，二极管多晶硅的外端与截止区多晶硅连接；对二极管多晶硅的内端注入第二导电类型的元素；对有源区和最外侧的沟槽外侧的外延层内注入第二导电类型的元素，并通过推阱操作形成第一掺杂区，同时使所述二极管多晶硅形成二极管结构。本发明可实现MOSFET对工作电压的异常的检测及保护功能，提高整个电路系统的可靠性和稳定性，与现有工艺相兼容，成本更低。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种具有过压保护功能的低压沟槽MOSFET及其制作方法。
背景技术
常规低压沟槽MOSFET作为功率开关管，只有Drain、Source、Gate三端，通过IC在栅极施加驱动信号，实现功率传输和转换，只能实现开关功能，相对功能单一，而电路工作时，需要检测到输入电压或者工作电压波形是否异常，以便IC调整占空比或者关断输入，从而保护整个电路系统不被损毁。以此，需要在外围电路中增加额外的元器件配合IC实现电路的监控工作电压是否异常。
现有方案无法直接检测到MOS上的异常电压峰值，实现快速保护电路的功能，增加的独立元器件本身会存在寄生电感或电容等，与整个电路系统的匹配性差，同时整个电路系统的面积较大、制造成本高。
发明内容
本发明的目的是针对现有技术存在的不足，提供一种具有过压保护功能的低压沟槽MOSFET及其制作方法。
为实现上述目的，在第一方面，本发明提供了一种具有过压保护功能的低压沟槽MOSFET的制作方法，包括：
提供第一导电类型的衬底，并在所述衬底上制作外延层；
在所述外延层上刻蚀形成沟槽；
在所述沟槽及外延层的上侧生长栅氧化层，并在所述栅氧化层的上侧沉积第一导电类型的多晶硅，所述多晶硅经刻蚀形成设置在有源区内的沟槽内的栅区多晶硅、设置在外延层上侧的Gate Bus及二极管多晶硅、设置在最外侧的沟槽内的截止区多晶硅，所述二极管多晶硅的外端与截止区多晶硅连接；
对所述二极管多晶硅的内端注入第二导电类型的元素；
对有源区和最外侧的沟槽外侧的外延层内注入第二导电类型的元素，并通过推阱操作形成第一掺杂区，同时使所述二极管多晶硅形成二极管结构，在所述第一掺杂区内注入第一导电类型的元素，并通过推阱操作形成第二掺杂区；
沉积介质层，并在所述介质层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属、栅极金属、电压检测端金属和截止环金属，所述电压检测端金属与二极管结构的内端连接，所述截止环金属与截止区多晶硅连接。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的，所述多晶硅的厚度为0.8-1.2μm，且其采用磷元素掺杂，掺杂浓度为1E19-6E19atom/cm3。
进一步的，所述二极管多晶硅的内端注入的元素为硼元素，注入的能量为30-60KeV，注入的剂量为2E15-3E14 atom/cm3。
进一步的，所述栅氧化层的厚度为500-1000埃，生长温度950-1050℃。
在第二方面，本发明提供了一种具有过压保护功能的低压沟槽MOSFET，包括第一导电类型的衬底和设置在所述衬底上的外延层，所述外延层上刻蚀形成有沟槽，所述沟槽及外延层的上侧生长有栅氧化层，所述栅氧化层的上侧沉积有第一导电类型的多晶硅，所述多晶硅经刻蚀形成设置在有源区内的沟槽内的栅区多晶硅、设置在外延层上侧的GateBus及二极管多晶硅、设置在最外侧的沟槽内的截止区多晶硅，所述二极管多晶硅的外端与截止区多晶硅连接，所述二极管多晶硅的内端通过注入第二导电类型的元素和推阱操作形成二极管结构，所述有源区和最外侧的沟槽外侧的外延层内设有第二导电类型的第一掺杂区，所述第一掺杂区内设有第一导电类型的第二掺杂区，还包括沉积介质层，所述介质层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属、栅极金属、电压检测端金属和截止环金属，所述电压检测端金属与二极管结构的内端连接，所述截止环金属与截止区多晶硅连接。
进一步的，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的，所述多晶硅的厚度为0.8-1.2μm，且其采用磷元素掺杂，掺杂浓度为1E19-6E19atom/cm3。
进一步的，所述二极管多晶硅的内端注入的元素为硼元素，注入的能量为30-60KeV，注入的剂量为2E15-3E14 atom/cm3。
进一步的，所述栅氧化层的厚度为500-1000埃，生长温度950-1050℃。
有益效果：1）本发明在常规沟槽MOSFET基础上，在终端区制作形成二极管结构，二极管结构的N端与截止环金属连接，二极管结构的P端通过电压检测端金属引出，可以IC连接，从而实现MOS对工作电压的异常的检测及保护功能，提高整个电路系统的可靠性和稳定性；
2）本发明将二极管结构集成在终端区内，不会额外占用芯片面积，且仅需增加一次多晶光罩层即可，与现有工艺相兼容，成本更低。
附图说明
图1是在衬底上制作出外延层后的结构示意图；
图2是在外延层上刻蚀出沟槽后的结构示意图；
图3是在沟槽及外延层上生长栅氧化层后的结构示意图；
图4是对多晶硅刻蚀后的结构示意图；
图5是在外延层内制作出第一掺杂区和第二掺杂区后的结构示意图；
图6是在介质层上刻蚀出连接孔后的结构示意图；
图7是一种具有过压保护功能的低压沟槽MOSFET的结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，本实施例在以本发明技术方案为前提下进行实施，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围。
本发明实施例提供了一种具有过压保护功能的低压沟槽MOSFET的制作方法，包括：
参见图1，提供第一导电类型的衬底1，并在衬底1上制作外延层2。以下以第一导电类型为N型、第二导电类型为P型为例具体描述。衬底1可采用砷元素或磷元素掺杂，外延层2的厚度优选为3-15μm，其电阻率优选为0.1-1Ω.cm。
参见图2，在外延层2上刻蚀形成沟槽3。具体的，可先在外延层2的表面淀积一层SiO2，厚度为4000埃，SiO2的膜厚可根据沟槽3刻蚀形貌做微调。然后依次通过光刻、刻蚀形成沟槽3。沟槽3的深度优选为0.6-2μm，沟槽3的宽度优选为0.2-1.2μm，沟槽3的侧壁呈上宽下窄，倾斜角度为89度，便于后续填充。
参见图3和图4，在沟槽3及外延层2的上侧生长栅氧化层4，并在栅氧化层4的上侧沉积N型的多晶硅，多晶硅经刻蚀形成设置在有源区内的沟槽3内的栅区多晶硅5、设置在外延层2上侧的Gate Bus6及二极管多晶硅7、设置在最外侧的沟槽3内的截止区多晶硅8，二极管多晶硅7的外端与截止区多晶硅8连接。另外需要说明的是，上述Gate Bus6是与所有的栅区多晶硅5连接的，且其与二极管多晶硅7是呈间隔设置的。生长栅氧化层4的厚度优选为500-1000埃，生长温度950-1050℃，栅氧化层4的厚度越厚，需要更高的温度生长。在生长栅氧化层4前，还可在沟槽3的侧壁通过干法氧化形成一层厚度500-2000埃的氧化层，氧化温度1000-1100℃，湿法漂洗去除所有氧化层，修复Trench刻蚀损伤，并使Trench底部圆滑。沉积的多晶硅的厚度优选为0.8-1.2μm，多晶硅的掺杂浓度1E19-6E19atom/cm3，掺杂元素优选为磷。
对二极管多晶硅7的内端注入P型的元素。注入的元素优选为硼元素，注入的能量为30-60KeV，注入的剂量为2E15-3E14 atom/cm3。
参见图5，对有源区和最外侧的沟槽3外侧的外延层2内注入P型的元素，并通过推阱操作形成P型的第一掺杂区9，通过该步骤的推阱操作，同时使二极管多晶硅7形成二极管结构，在第一掺杂区9内注入N型的元素，并通过推阱操作形成第二掺杂区10。具体的，制作第一掺杂区9时优选注入硼元素，注入的能量优选为60-120Kev，注入的剂量可根据VTH参数的需求调整，通常在5E12-1.8E13atom/cm3左右，然后高温推阱形成第一掺杂区9，推阱条件为1100℃/60min，也可以采用双注入提高第一掺杂区9的掺杂浓度的均匀性。制作第二掺杂区10时优选注入砷元素，注入的能量优选为60KeV，然后通过高温推阱形成第二掺杂区10，推阱条件为950℃/60min。
参见图6，沉积介质层11，并在介质层11上刻蚀形成连接孔12。介质层11的厚度优选为8000-12000埃，可掺入一定比例的B元素和P元素，吸收可动Na、K离子，提高器件可靠性。连接孔12的刻蚀深度一般为0.3-0.45μm，在刻蚀出连接孔12后，可向连接孔12的底部注入BF2/B，剂量为2E14-5E14atom/cm3，注入的能量为30-40KeV，然后快速推阱，推阱条件为950℃、30s；然后再进行Ti/TiN层淀积和钨金属填充，形成欧姆接触孔。
参见图7，在介质层11的上侧及连接孔12内沉积金属层，金属层经刻蚀形成源极金属13、栅极金属（图中未示出）、电压检测端金属14和截止环金属15，电压检测端金属14与二极管结构的内端连接，截止环金属15与截止区多晶硅8连接。另外，上述栅极金属是与GateBus6连接的。
此外，还可在金属层的上侧沉积钝化层，钝化层优选7000-12000埃厚的氮化硅，然后刻蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。
还可从衬底1的下侧减薄至剩余厚度为150μm左右，然后在衬底1的下侧蒸发形成背金层，背金层优选为Ti-Ni-Ag（钛-镍-银）层。
结合图1至图7，基于以上实施例，本领域技术人员可以轻易理解，本发明还提供了一种具有过压保护功能的低压沟槽MOSFET，包括第一导电类型的衬底1和设置在衬底1上的外延层2。以下以第一导电类型为N型、第二导电类型为P型为例具体描述。衬底1可采用砷元素或磷元素掺杂，外延层2的厚度优选为3-15μm，其电阻率优选为0.1-1Ω.cm。
在外延层2上刻蚀形成有沟槽3。具体的，可先在外延层2的表面淀积一层SiO2，厚度为4000埃，SiO2的膜厚可根据沟槽3刻蚀形貌做微调。然后依次通过光刻、刻蚀形成沟槽3。沟槽3的深度优选为0.6-2μm，沟槽3的宽度优选为0.2-1.2μm，沟槽3的侧壁呈上宽下窄，倾斜角度为89度，便于后续填充。
在沟槽3及外延层2的上侧生长有栅氧化层4，栅氧化层4的上侧沉积有N型的多晶硅，多晶硅经刻蚀形成设置在有源区内的沟槽3内的栅区多晶硅5、设置在外延层2上侧的Gate Bus6及二极管多晶硅7、设置在最外侧的沟槽3内的截止区多晶硅8，二极管多晶硅7的外端与截止区多晶硅8连接。另外需要说明的是，上述Gate Bus6是与所有的栅区多晶硅5连接的，且其与二极管多晶硅7是呈间隔设置的。生长栅氧化层4的厚度优选为500-1000埃，生长温度950-1050℃，栅氧化层4的厚度越厚，需要更高的温度生长。在生长栅氧化层4前，还可在沟槽3的侧壁通过干法氧化形成一层厚度500-2000埃的氧化层，氧化温度1000-1100℃，湿法漂洗去除所有氧化层，修复Trench刻蚀损伤，并使Trench底部圆滑。沉积的多晶硅的厚度优选为0.8-1.2μm，多晶硅的掺杂浓度1E19-6E19atom/cm3，掺杂元素优选为磷。
在二极管多晶硅7的内端通过注入P型的元素和推阱操作形成二极管结构，具体的，注入的元素优选为硼元素，注入的能量为30-60KeV，注入的剂量为2E15-3E14 atom/cm3。在有源区和最外侧的沟槽3外侧的外延层2内设有P型的第一掺杂区9，在第一掺杂区9内设有N型的第二掺杂区10。具体的，制作第一掺杂区9时优选注入硼元素，注入的能量优选为60-120Kev，注入的剂量可根据VTH参数的需求调整，通常在5E12-1.8E13atom/cm3左右，然后高温推阱形成第一掺杂区9，推阱条件为1100℃/60min，也可以采用双注入提高第一掺杂区9的掺杂浓度的均匀性。制作第二掺杂区10时优选注入砷元素，注入的能量优选为60KeV，然后通过高温推阱形成第二掺杂区10，推阱条件为950℃/60min。另外，上述形成PN结的推阱操作可以是形成第一掺杂区9的推阱操作，无需对形成二极管结构单独进行一次推阱。
还包括沉积介质层11，介质层11上刻蚀形成有连接孔12，介质层11的厚度优选为8000-12000埃，可掺入一定比例的B元素和P元素，吸收可动Na、K离子，提高器件可靠性。连接孔12的刻蚀深度一般为0.3-0.45μm，在刻蚀出连接孔12后，可向连接孔12的底部注入BF2/B，剂量为2E14-5E14atom/cm3，注入的能量为30-40KeV，然后快速推阱，推阱条件为950℃、30s；然后再进行Ti/TiN层淀积和钨金属填充，形成欧姆接触孔。
在介质层11的上侧及连接孔12内沉积金属层，金属层经刻蚀形成源极金属13、栅极金属（图中未示出）、电压检测端金属14和截止环金属15，电压检测端金属14与二极管结构的内端连接，截止环金属15与截止区多晶硅8连接。另外，上述栅极金属是与Gate Bus6连接的。
此外，还可在金属层的上侧沉积钝化层，钝化层优选7000-12000埃厚的氮化硅，然后刻蚀形成Gate和Source的开口区，可降低芯片表面可动离子引起的器件漏电。
还可从衬底1的下侧减薄至剩余厚度为150μm左右，然后在衬底1的下侧蒸发形成背金层，背金层优选为Ti-Ni-Ag（钛-镍-银）层。
工作原理：当MOS管在正常工作过程中，工作电压波形稳定，由于二极管结构的反向钳制作用，IC无法通过电压检测端金属14检测到电压波形。只有在输入电压超过额定电压时，二极管结构被击穿，从而将电压信号通过电压检测端金属14传输到IC，IC检测到电压信号后，关断电路输入或者调整PWM脉宽占空比，从而实现对整个电路的保护功能。另外，二极管结构的钳位电压值可根据MOS管的保护电压来调整，仅需调整二极管多晶硅7及其注入区大小及浓度即可。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种具有过压保护功能的低压沟槽MOSFET的制作方法，其特征在于，包括：
提供第一导电类型的衬底，并在所述衬底上制作外延层；
在所述外延层上刻蚀形成沟槽；
在所述沟槽及外延层的上侧生长栅氧化层，并在所述栅氧化层的上侧沉积第一导电类型的多晶硅，所述多晶硅经刻蚀形成设置在有源区内的沟槽内的栅区多晶硅、设置在外延层上侧的Gate Bus及二极管多晶硅、设置在最外侧的沟槽内的截止区多晶硅，所述二极管多晶硅的外端与截止区多晶硅连接；
对所述二极管多晶硅的内端注入第二导电类型的元素；
对有源区和最外侧的沟槽外侧的外延层内注入第二导电类型的元素，并通过推阱操作形成第一掺杂区，同时使所述二极管多晶硅形成二极管结构，在所述第一掺杂区内注入第一导电类型的元素，并通过推阱操作形成第二掺杂区；
沉积介质层，并在所述介质层上刻蚀形成连接孔；
在所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属、栅极金属、电压检测端金属和截止环金属，所述电压检测端金属与二极管结构的内端连接，所述截止环金属与截止区多晶硅连接。
2.根据权利要求1所述的一种具有过压保护功能的低压沟槽MOSFET的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
3.根据权利要求2所述的一种具有过压保护功能的低压沟槽MOSFET的制作方法，其特征在于，所述多晶硅的厚度为0.8-1.2μm，且其采用磷元素掺杂，掺杂浓度为1E19-6E19atom/cm3。
4.根据权利要求1所述的一种具有过压保护功能的低压沟槽MOSFET的制作方法，其特征在于，所述二极管多晶硅的内端注入的元素为硼元素，注入的能量为30-60KeV，注入的剂量为2E15-3E14 atom/cm3。
5.根据权利要求1所述的一种具有过压保护功能的低压沟槽MOSFET的制作方法，其特征在于，所述栅氧化层的厚度为500-1000埃，生长温度950-1050℃。
6.一种具有过压保护功能的低压沟槽MOSFET，其特征在于，包括第一导电类型的衬底和设置在所述衬底上的外延层，所述外延层上刻蚀形成有沟槽，所述沟槽及外延层的上侧生长有栅氧化层，所述栅氧化层的上侧沉积有第一导电类型的多晶硅，所述多晶硅经刻蚀形成设置在有源区内的沟槽内的栅区多晶硅、设置在外延层上侧的Gate Bus及二极管多晶硅、设置在最外侧的沟槽内的截止区多晶硅，所述二极管多晶硅的外端与截止区多晶硅连接，所述二极管多晶硅的内端通过注入第二导电类型的元素和推阱操作形成二极管结构，所述有源区和最外侧的沟槽外侧的外延层内设有第二导电类型的第一掺杂区，所述第一掺杂区内设有第一导电类型的第二掺杂区，还包括沉积介质层，所述介质层上刻蚀形成有连接孔，所述介质层的上侧及连接孔内沉积金属层，所述金属层经刻蚀形成源极金属、栅极金属、电压检测端金属和截止环金属，所述电压检测端金属与二极管结构的内端连接，所述截止环金属与截止区多晶硅连接。
7.根据权利要求6所述的一种具有过压保护功能的低压沟槽MOSFET，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
8.根据权利要求7所述的一种具有过压保护功能的低压沟槽MOSFET，其特征在于，所述多晶硅的厚度为0.8-1.2μm，且其采用磷元素掺杂，掺杂浓度为1E19-6E19atom/cm3。
9.根据权利要求6所述的一种具有过压保护功能的低压沟槽MOSFET，其特征在于，所述二极管多晶硅的内端注入的元素为硼元素，注入的能量为30-60KeV，注入的剂量为2E15-3E14 atom/cm3。
10.根据权利要求6所述的一种具有过压保护功能的低压沟槽MOSFET，其特征在于，所述栅氧化层的厚度为500-1000埃，生长温度950-1050℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410239634.6A CN117832285B (zh) | 2024-03-04 | 2024-03-04 | 一种具有过压保护功能的低压沟槽mosfet及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410239634.6A CN117832285B (zh) | 2024-03-04 | 2024-03-04 | 一种具有过压保护功能的低压沟槽mosfet及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117832285A CN117832285A (zh) | 2024-04-05 |
| CN117832285B true CN117832285B (zh) | 2024-04-30 |
Family
ID=90522986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410239634.6A Active CN117832285B (zh) | 2024-03-04 | 2024-03-04 | 一种具有过压保护功能的低压沟槽mosfet及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117832285B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544725A (zh) * | 2019-08-29 | 2019-12-06 | 无锡新洁能股份有限公司 | 具有截止环结构的功率半导体器件及其制作方法 |
| CN113555354A (zh) * | 2021-06-24 | 2021-10-26 | 滁州华瑞微电子科技有限公司 | 一种集成sbd的沟槽终端结构及其制备方法 |
| CN114068331A (zh) * | 2022-01-12 | 2022-02-18 | 南京华瑞微集成电路有限公司 | 一种提高bv稳定性的sgt终端结构及其制备方法 |
| CN116613072A (zh) * | 2023-07-10 | 2023-08-18 | 南京华瑞微集成电路有限公司 | 集成电压采样功能的沟槽型mosfet及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107078161A (zh) * | 2014-08-19 | 2017-08-18 | 维西埃-硅化物公司 | 电子电路 |
-
2024
- 2024-03-04 CN CN202410239634.6A patent/CN117832285B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110544725A (zh) * | 2019-08-29 | 2019-12-06 | 无锡新洁能股份有限公司 | 具有截止环结构的功率半导体器件及其制作方法 |
| CN113555354A (zh) * | 2021-06-24 | 2021-10-26 | 滁州华瑞微电子科技有限公司 | 一种集成sbd的沟槽终端结构及其制备方法 |
| CN114068331A (zh) * | 2022-01-12 | 2022-02-18 | 南京华瑞微集成电路有限公司 | 一种提高bv稳定性的sgt终端结构及其制备方法 |
| CN116613072A (zh) * | 2023-07-10 | 2023-08-18 | 南京华瑞微集成电路有限公司 | 集成电压采样功能的沟槽型mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117832285A (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4024503B2 (ja) | 半導体装置及びその製造方法 | |
| US20100155836A1 (en) | Co-packaging approach for power converters based on planar devices, structure and method | |
| CN111463283B (zh) | 集成启动管、采样管和二极管的dmos结构及其制备方法 | |
| WO2016164587A1 (en) | Device isolator with reduced parasitic capacitance | |
| WO2006078573A2 (en) | Integrated circuit including power diode | |
| CN114023702B (zh) | 一种解决电阻非线性的智能功率mos管的制造方法 | |
| CN114937692A (zh) | 一种具有沟道二极管的阶梯沟槽栅SiC MOSFET结构及其制备方法 | |
| KR102020142B1 (ko) | 전력 반도체 소자 및 이의 제조방법 | |
| CN116613072B (zh) | 集成电压采样功能的沟槽型mosfet及其制造方法 | |
| EP2209138A2 (en) | Co-packaging approach for power converters based on planar devices, structure and method | |
| CN114141859A (zh) | 一种通过多晶硅条提高可靠性的mos器件及其制造方法 | |
| CN109950299A (zh) | 一种功率集成二极管芯片结构及其制作方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN117832285B (zh) | 一种具有过压保护功能的低压沟槽mosfet及其制作方法 | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| KR100853802B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN114520144B (zh) | 一种半导体器件及其制作方法、高精度过温保护电路 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| CN111244087B (zh) | 集成多晶硅电阻及二极管的场效应充电式半导体启动器件 | |
| CN216250737U (zh) | 一种低漏电流单向tvs结构 | |
| CN221447177U (zh) | 一种rc-igbt器件及终端结构 | |
| CN112018162A (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |