CN116417501A - 一种横纵向功率mosfet器件及制造方法 - Google Patents
一种横纵向功率mosfet器件及制造方法 Download PDFInfo
- Publication number
- CN116417501A CN116417501A CN202310459362.6A CN202310459362A CN116417501A CN 116417501 A CN116417501 A CN 116417501A CN 202310459362 A CN202310459362 A CN 202310459362A CN 116417501 A CN116417501 A CN 116417501A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- heavily doped
- etching
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 209
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 210000000746 body region Anatomy 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 46
- 238000005468 ion implantation Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- -1 oxygen ion Chemical class 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims 2
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000002411 adverse Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及功率半导体技术，具体涉及一种横纵向功率MOSFET器件，包括漏极金属，重掺杂第一导电类型半导体衬底，轻掺杂第二导电类型半导体外延层，绝缘介质埋层，重掺杂第一导电类型半导体垂直沉片，栅极介质层，栅多晶硅电极，第二导电类型半导体体区，第一导电类型半导体漂移区，重掺杂第一导电类型半导体源区，重掺杂第二导电类型半导体欧姆接触区，介质层，源极金属。本发明通过在器件内部漂移区下方，垂直沉片的两侧引入绝缘介质埋层结构，有效地抑制重掺杂垂直沉片对器件内部漂移区的不良影响，使得器件的耐压和导通特性更加稳定。
Description
技术领域
本发明涉及功率半导体技术，具体涉及一种横纵向功率MOSFET器件及其制造方法。
背景技术
功率半导体器件是指能够处理大电流、高电压的器件，又名电力电子器件，是现代电子系统中不可缺少的元器件。功率MOSFET器件具备输入阻抗高、导通损耗低、开关损耗低、可靠性高等优点，常被用作电源管理应用中的电子开关。
功率MOSFET器件根据导通时电流路径的方向划分为横向功率MOSFET器件与纵向功率MOSFET器件。横向功率MOSFET器件与纵向功率MOSFET器件各有优缺点。其中，横向功率MOSFET器件栅漏电容较小，但导通电阻较大，因此元胞宽度较大、电流密度较小且过电流能力较差；纵向功率MOSFET器件导通电阻较小，过电流能力较好，但栅极寄生效应显著(特别是栅漏电容较大)，因此开关速度低且驱动功耗大。TI公司针对上述问题提出一种横纵向功率MOSFET器件NexFET，采用重掺杂的垂直沉片将横向功率MOSFET器件的载流子运动路径变为纵向，这有利于缩小元胞的尺寸，提高了器件的过电流能力，同时器件又具有较小的栅漏电容。
重掺杂垂直沉片的结构较好地解决了横向功率MOSFET器件在电流密度和电流能力上的局限以及纵向功率MOSFET器件在栅极寄生效应上的问题。但重掺杂垂直沉片，尤其是垂直沉片的上半部分会直接影响到器件内部承担电压和参与导电的漂移区，从而影响器件的耐压和阈值等电特性。
发明内容
针对上述问题，本发明提出了一种横纵向功率MOSFET器件及其制造方法。
本发明的技术方案如下：
一种横纵向功率MOSFET器件，包括漏极金属1，重掺杂第一导电类型半导体衬底2，轻掺杂第二导电类型半导体外延层3，绝缘介质埋层4，重掺杂第一导电类型半导体垂直沉片5，栅极介质层6，栅多晶硅电极7，第二导电类型半导体体区8，第一导电类型半导体漂移区9，重掺杂第一导电类型半导体源区10，重掺杂第二导电类型半导体欧姆接触区12，介质层11，源极金属13；
所述重掺杂第一导电类型半导体衬底2位于漏极金属1上方，所述轻掺杂第二导电类型半导体外延层3位于重掺杂第一导电类型半导体衬底2上方，所述重掺杂第一导电类型半导体垂直沉片5从轻掺杂第二导电类型半导体外延层3的上表面伸入轻掺杂第二导电类型半导体外延层3内至重掺杂第一导电类型半导体衬底2，连通第一导电类型半导体漂移区9与重掺杂第一导电类型半导体衬底2；所述第二导电类型半导体体区8位于轻掺杂第二导电类型半导体外延层3上部，其内部具有重掺杂第一导电类型半导体源区10和重掺杂第二导电类型半导体欧姆接触区12；所述重掺杂第一导电类型半导体源区10侧面与源极金属13相接触，所述重掺杂第二导电类型半导体欧姆接触区12上方与源极金属13相接触；所述第一导电类型半导体漂移区9位于轻掺杂第二导电类型半导体外延层3内的上部，其两侧分别与重掺杂第一导电类型半导体垂直沉片5和轻掺杂第二导电类型半导体体区8直接接触；第二导电类型半导体外延层3上表面覆盖绝缘介质层11，所述绝缘介质层11包围栅多晶硅电极7；所述栅多晶硅电极7与半导体体区8通过栅介质层6隔离；所述源极金属13位于第一绝缘介质层11上表面且完全覆盖第一导电类型半导体漂移区9所在区域；所述源极金属13通过接触孔伸入半导体材料中，且其深度深于重掺杂第一导电类型半导体源区10；
其特征在于，轻掺杂第二导电类型半导体外延层3中具有绝缘介质埋层4，所述绝缘介质埋层4位于第一导电类型半导体漂移区9下方且与重掺杂第一导电类型半导体垂直沉片5直接接触，其宽度小于第一导电类型半导体漂移区9。
作为优选方式，重掺杂区域的掺杂浓度大于1e19 cm-3，轻掺杂区域的掺杂浓度小于1e17cm-3，第一导电类型半导体漂移区9的掺杂浓度范围是1e17 cm-3-3e17 cm-3。
作为优选方式，所述绝缘介质埋层4的形状为矩形或阶梯形。
作为优选方式，所述半导体材料为硅或碳化硅。
作为优选方式，所述绝缘介质材料为二氧化硅或氮化硅。
作为优选方式，所述第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体；或第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
为实现上述发明目的，本发明还提供一种所述的横纵向功率MOSFET器件的制造方法，包括如下步骤：
步骤1，单晶硅准备及外延生长；在重掺杂第一导电类型半导体衬底2上采用气相外延方式生长轻掺杂第二导电类型半导体外延层3；
步骤2，离子注入；进行氧离子或氮离子注入，退火形成绝缘介质埋层4；
步骤3，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层3上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，刻蚀工艺使用反应离子刻蚀或等离子刻蚀，沟槽位于绝缘介质埋层4之间，且不与绝缘介质埋层4直接接触；
步骤4，沟槽填充；外延生长形成重掺杂第一导电类型半导体的单晶垂直沉片5；
步骤5，氧化层生长，多晶硅淀积与刻蚀；热氧化生长栅极介质层6，淀积栅多晶硅电极7并刻蚀；
步骤6，离子注入；通过第二导电类型离子注入形成第二导电类型半导体体区8；
步骤7，离子注入；通过第一导电类型离子注入形成第一导电类型半导体漂移区9；
步骤8，离子注入；通过第一导电类型离子注入形成重掺杂第一导电类型半导体源区10；
步骤9，介质层淀积及接触孔刻蚀；淀积介质层11，刻蚀接触孔，刻蚀工艺采用反应离子刻蚀或等离子刻蚀；
步骤10，离子注入；离子注入重掺杂第二导电类型半导体欧姆接触区12；
步骤11，金属化；淀积源极金属13，减薄衬底，背金形成漏极金属1。
作为优选方式，步骤2进一步为：
步骤2，离子注入；进行一次或多次不同注入能量和不同掩膜版的氧离子或氮离子注入，退火形成两个矩形或阶梯形的绝缘介质埋层4；
作为优选方式，步骤2和步骤3进一步为：
步骤2，离子注入；进行一次或两次不同注入能量和不同掩膜版的氧离子或氮离子注入，退火形成一个矩形或阶梯形绝缘介质埋层4；
步骤3，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层3上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，进行先后顺序为半导体、绝缘介质和半导体的刻蚀，刻蚀工艺使用反应离子刻蚀或等离子刻蚀。
作为优选方式，步骤2进一步为：
步骤2.1，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层3内进行深度与第一导电类型半导体漂移区9深度相同的浅槽刻蚀；
步骤2.2，离子注入；在沟槽内进行一次或两次不同注入能量和不同掩膜版的氧离子或氮离子注入，退火形成一个矩形或阶梯形绝缘介质埋层4；
步骤2.3，沟槽填充；在沟槽内填充与轻掺杂第二导电类型半导体外延层3相同的半导体。
本发明的有益效果为：本发明在传统的具有重掺杂垂直沉片的横纵向功率器件基础上，提出一种具有绝缘介质埋层的横纵向功率MOSFET器件及其制造方法。通过在器件内部漂移区下方，垂直沉片的两侧引入绝缘介质埋层结构，有效地抑制重掺杂垂直沉片对器件内部漂移区的不良影响，使得器件的耐压和导通特性更加稳定。
附图说明
图1是本发明实施例1的一种横纵向功率MOSFET器件的结构示意图；
图2(a)-图2(k)是本发明实施例1的一种横纵向功率MOSFET器件的工艺制造流程示意图；
图3(a)-图3(b)是本发明实施例1例的一种横纵向功率MOSFET器件的改进工艺示意图；
图4(a)-图4(c)是本发明实施例1例的一种横纵向功率MOSFET器件的改进工艺示意图；
图5是本发明实施例2的一种横纵向功率MOSFET器件的结构示意图。
附图中，各标号所代表的部件列表如下：
1为漏极金属，2为重掺杂第一导电类型半导体衬底，3为轻掺杂第二导电类型半导体外延层，4为绝缘介质埋层，5为重掺杂第一导电类型半导体垂直沉片，6为栅极介质层，7为栅多晶硅电极，8为第二导电类型半导体体区，9为第一导电类型半导体漂移区，10为重掺杂第一导电类型半导体源区，11为介质层，12为重掺杂第二导电类型半导体欧姆接触区，13为源极金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
一种横纵向功率MOSFET器件，如图1所示，包括漏极金属1，重掺杂第一导电类型半导体衬底2，轻掺杂第二导电类型半导体外延层3，绝缘介质埋层4，重掺杂第一导电类型半导体垂直沉片5，栅极介质层6，栅多晶硅电极7，第二导电类型半导体体区8，第一导电类型半导体漂移区9，重掺杂第一导电类型半导体源区10，重掺杂第二导电类型半导体欧姆接触区12，介质层11，源极金属13；
所述重掺杂第一导电类型半导体衬底2位于漏极金属1上方，所述轻掺杂第二导电类型半导体外延层3位于重掺杂第一导电类型半导体衬底2上方，所述重掺杂第一导电类型半导体垂直沉片5从轻掺杂第二导电类型半导体外延层3的上表面伸入轻掺杂第二导电类型半导体外延层3内至重掺杂第一导电类型半导体衬底2，连通第一导电类型半导体漂移区9与重掺杂第一导电类型半导体衬底2；所述第二导电类型半导体体区8位于轻掺杂第二导电类型半导体外延层3上部，其内部具有重掺杂第一导电类型半导体源区10和重掺杂第二导电类型半导体欧姆接触区12；所述重掺杂第一导电类型半导体源区10侧面与源极金属13相接触，所述重掺杂第二导电类型半导体欧姆接触区12上方与源极金属13相接触；所述第一导电类型半导体漂移区9位于轻掺杂第二导电类型半导体外延层3内的上部，其两侧分别与重掺杂第一导电类型半导体垂直沉片5和轻掺杂第二导电类型半导体体区8直接接触；第二导电类型半导体外延层3上表面覆盖绝缘介质层11，所述绝缘介质层11包围栅多晶硅电极7；所述栅多晶硅电极7与半导体体区8通过栅介质层6隔离；所述源极金属13位于第一绝缘介质层11上表面且完全覆盖第一导电类型半导体漂移区9所在区域；所述源极金属13通过接触孔伸入半导体材料中，且其深度深于重掺杂第一导电类型半导体源区10；
其特征在于，轻掺杂第二导电类型半导体外延层3中具有绝缘介质埋层4，所述绝缘介质埋层4位于第一导电类型半导体漂移区9下方且与重掺杂第一导电类型半导体垂直沉片5直接接触，其宽度小于第一导电类型半导体漂移区9。
重掺杂区域的掺杂浓度大于1e19 cm-3，轻掺杂区域的掺杂浓度小于1e17 cm-3，第一导电类型半导体漂移区9的掺杂浓度范围是1e17 cm-3-3e17 cm-3。
作为优选方式，所述半导体材料为硅或碳化硅。
作为优选方式，所述绝缘介质材料为二氧化硅或氮化硅。
作为优选方式，所述第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体；或第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
为实现上述发明目的，本发明还提供一种所述的具有绝缘介质埋层的横纵向功率MOSFET器件的制造方法，包括如下步骤：
步骤1，单晶硅准备及外延生长；在重掺杂第一导电类型半导体衬底2上采用气相外延方式生长轻掺杂第二导电类型半导体外延层3；如图2(a)所示；
步骤2，离子注入；进行氧离子或氮离子注入，退火形成绝缘介质埋层4；如图2(b)所示；
步骤3，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层3上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，刻蚀工艺使用反应离子刻蚀或等离子刻蚀，沟槽位于绝缘介质埋层4之间，且不与绝缘介质埋层4直接接触；如图2(c)所示；
步骤4，沟槽填充；外延生长形成重掺杂第一导电类型半导体的单晶垂直沉片5；由于外延有一定的横扩，因此形成的第一导电类型半导体垂直沉片5位于绝缘介质埋层4以下的部位横向宽度会增加；如图2(d)所示；
步骤5，氧化层生长，多晶硅淀积与刻蚀；热氧化生长栅极介质层6，淀积栅多晶硅电极7并刻蚀；如图2(e)所示；
步骤6，离子注入；通过第二导电类型离子注入形成第二导电类型半导体体区8；如图2(f)所示；
步骤7，离子注入；通过第一导电类型离子注入形成第一导电类型半导体漂移区9；如图2(g)所示；
步骤8，离子注入；通过第一导电类型离子注入形成重掺杂第一导电类型半导体源区10；如图2(h)所示；
步骤9，介质层淀积及接触孔刻蚀；淀积介质层11，刻蚀接触孔，刻蚀工艺采用反应离子刻蚀或等离子刻蚀；如图2(i)所示；
步骤10，离子注入；离子注入重掺杂第二导电类型半导体欧姆接触区12；如图2(j)所示；
步骤11，金属化；淀积源极金属13，减薄衬底，背金形成漏极金属1。如图2(k)所示；
下面以第一实施例为例说明本发明的工作原理：
横纵向功率MOSFET器件引入了特殊的重掺杂垂直沉片结构参与导电，由于垂直沉片与漂移区的掺杂浓度差距有两个数量级，且垂直沉片上部分与漂移区直接接触，因此垂直沉片会影响漂移区内载流子的运动以及漂移区表面电场分布，从而影响器件的耐压与导通特性。本发明通过在器件内部漂移区下方，垂直沉片的两侧引入绝缘介质埋层结构，有效地削弱垂直沉片对漂移区的不良影响，使得器件的耐压和导通特性更加稳定，提高器件的可靠性。
实施例2
本发明实施例与第一实施例的区别在于：
将工艺流程的步骤2和步骤3更改为：
步骤2，离子注入；如图3(a)所示，进行一次氧离子或氮离子注入，退火形成一个矩形绝缘介质埋层4；
步骤3，沟槽刻蚀；如图3(b)所示，在轻掺杂第二导电类型半导体外延层3上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，进行先后顺序为半导体、绝缘介质和半导体的刻蚀，刻蚀工艺使用反应离子刻蚀或等离子刻蚀。
其有益效果为：实施例1中两个绝缘介质埋层4中间进行沟槽刻蚀存在套刻误差的问题，且直接对外延层进行离子注入对绝缘介质埋层4的深度和位置无法做到精确控制，可能会导致该绝缘介质层位置上移，减小漂移区与垂直沉片的接触面积，使得电流路径变窄，严重影响器件的导通特性。本实施例将重掺杂垂直沉片两侧的绝缘介质埋层一起注入形成，而后再进行沟槽刻蚀，解决了需要准确地在绝缘介质埋层中间进行沟槽刻蚀而存在套刻误差的问题。
实施例3
本发明实施例与第一实施例的区别在于：
将工艺流程的步骤2和步骤3更改为：
步骤2.1，沟槽刻蚀；如图4(a)所示，在轻掺杂第二导电类型半导体外延层3内进行深度与第一导电类型半导体漂移区9深度相同的浅槽刻蚀；
步骤2.2，离子注入；如图4(b)所示，在沟槽内进行一次氧离子或氮离子注入，退火形成一个矩形绝缘介质埋层4；
步骤2.3，沟槽填充；如图4(c)所示，在沟槽内填充与轻掺杂第二导电类型半导体外延层3相同的半导体。
步骤3，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层3上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，进行先后顺序为半导体、绝缘介质和半导体的刻蚀，刻蚀工艺使用反应离子刻蚀或等离子刻蚀。
其有益效果为：将直接的离子注入改进为挖槽后进行离子注入，然后再进行沟槽填充，解决了对绝缘介质埋层4的深度和位置无法做到精确控制的问题。
实施例4
如图5所示，本发明实施例与第一实施例的区别在于：在进行绝缘介质埋层4的离子注入步骤时，采用不同注入能量和不同掩膜版进行两次不同深度的氧离子或氮离子注入，形成具有阶梯形状的绝缘介质埋层4。由于垂直沉片上部分越靠近漂移区的区域影响越大，因此将该阶梯埋层设计为上层长下层短，进一步抑制垂直沉片5对器件漂移区的不良影响。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种横纵向功率MOSFET器件，包括漏极金属(1)，重掺杂第一导电类型半导体衬底(2)，轻掺杂第二导电类型半导体外延层(3)，绝缘介质埋层(4)，重掺杂第一导电类型半导体垂直沉片(5)，栅极介质层(6)，栅多晶硅电极(7)，第二导电类型半导体体区(8)，第一导电类型半导体漂移区(9)，重掺杂第一导电类型半导体源区(10)，介质层(11)，重掺杂第二导电类型半导体欧姆接触区(12)，源极金属(13)；
所述重掺杂第一导电类型半导体衬底(2)位于漏极金属(1)上方，所述轻掺杂第二导电类型半导体外延层(3)位于重掺杂第一导电类型半导体衬底(2)上方，所述重掺杂第一导电类型半导体垂直沉片(5)从轻掺杂第二导电类型半导体外延层(3)的上表面伸入轻掺杂第二导电类型半导体外延层(3)内至重掺杂第一导电类型半导体衬底(2)，连通第一导电类型半导体漂移区(9)与重掺杂第一导电类型半导体衬底(2)；所述第二导电类型半导体体区(8)位于轻掺杂第二导电类型半导体外延层(3)上部，其内部具有重掺杂第一导电类型半导体源区(10)和重掺杂第二导电类型半导体欧姆接触区(12)；所述重掺杂第一导电类型半导体源区(10)侧面与源极金属(13)相接触，所述重掺杂第二导电类型半导体欧姆接触区(12)上方与源极金属(13)相接触；所述第一导电类型半导体漂移区(9)位于轻掺杂第二导电类型半导体外延层(3)内的上部，其两侧分别与重掺杂第一导电类型半导体垂直沉片(5)和轻掺杂第二导电类型半导体体区(8)直接接触；第二导电类型半导体外延层(3)上表面覆盖绝缘介质层(11)，所述绝缘介质层(11)包围栅多晶硅电极(7)；所述栅多晶硅电极(7)与半导体体区(8)通过栅介质层(6)隔离；所述源极金属(13)位于第一绝缘介质层(11)上表面且完全覆盖第一导电类型半导体漂移区(9)所在区域；所述源极金属(13)通过接触孔伸入半导体材料中，且其深度深于重掺杂第一导电类型半导体源区(10)；
其特征在于，轻掺杂第二导电类型半导体外延层(3)中具有绝缘介质埋层(4)，所述绝缘介质埋层(4)位于第一导电类型半导体漂移区(9)下方且与重掺杂第一导电类型半导体垂直沉片(5)直接接触，其宽度小于第一导电类型半导体漂移区(9)。
2.根据权利要求1所述的一种横纵向功率MOSFET器件，其特征在于：重掺杂区域的掺杂浓度大于1e19 cm-3，轻掺杂区域的掺杂浓度小于1e17 cm-3，第一导电类型半导体漂移区(9)的掺杂浓度范围是1e17 cm-3-3e17 cm-3。
3.根据权利要求1所述的一种横纵向功率MOSFET器件，其特征在于：所述绝缘介质埋层(4)的形状为矩形或者阶梯形。
4.根据权利要求1所述的一种横纵向功率MOSFET器件，其特征在于：半导体材料为硅或碳化硅。
5.根据权利要求1所述的一种横纵向功率MOSFET器件，其特征在于：绝缘介质材料为二氧化硅或氮化硅。
6.根据权利要求1所述的一种横纵向功率器件，其特征在于：第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体；或第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。
7.根据权利要求1至6任意一项所述的一种横纵向功率MOSFET器件的制造方法，其特征在于包括如下步骤：
步骤1，单晶硅准备及外延生长；在重掺杂第一导电类型半导体衬底(2)上采用气相外延方式生长轻掺杂第二导电类型半导体外延层(3)；
步骤2，离子注入；进行氧离子或氮离子注入，退火形成绝缘介质埋层(4)；
步骤3，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层(3)上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，刻蚀工艺使用反应离子刻蚀或等离子刻蚀，沟槽位于绝缘介质埋层(4)之间，且不与绝缘介质埋层(4)直接接触；
步骤4，沟槽填充；外延生长形成重掺杂第一导电类型半导体的单晶垂直沉片(5)；
步骤5，氧化层生长，多晶硅淀积与刻蚀；热氧化生长栅极介质层(6)，淀积栅多晶硅电极(7)并刻蚀；
步骤6，离子注入；通过第二导电类型离子注入形成第二导电类型半导体体区(8)；
步骤7，离子注入；通过第一导电类型离子注入形成第一导电类型半导体漂移区(9)；
步骤8，离子注入；通过第一导电类型离子注入形成重掺杂第一导电类型半导体源区(10)；
步骤9，介质层淀积及接触孔刻蚀；淀积介质层(11)，刻蚀接触孔，刻蚀工艺采用反应离子刻蚀或等离子刻蚀；
步骤10，离子注入；离子注入重掺杂第二导电类型半导体欧姆接触区(12)；
步骤11，金属化；淀积源极金属(13)，减薄衬底，背金形成漏极金属(1)。
8.根据权利要求7所述的一种具有绝缘介质埋层的横纵向功率MOSFET器件的制造方法，其特征在于步骤2进一步为：
步骤2，离子注入；进行一次或多次不同注入能量和不同掩膜版的氧离子或氮离子注入，退火形成两个矩形或阶梯形的绝缘介质埋层(4)。
9.根据权利要求7所述的一种具有绝缘介质埋层的横纵向功率MOSFET器件的制造方法，其特征在于步骤2和步骤3进一步为：
步骤2，离子注入；进行一次或两次不同注入能量和不同掩膜版的氧离子或氮离子注入，退火形成一个矩形或阶梯形绝缘介质埋层(4)；
步骤3，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层(3)上淀积硬掩膜，利用光刻选择性刻蚀硬掩膜，进行先后顺序为半导体、绝缘介质和半导体的刻蚀，刻蚀工艺使用反应离子刻蚀或等离子刻蚀。
10.根据权利要求9所述的一种横纵向功率MOSFET器件的制造方法，其特征在于步骤2进一步为：
步骤2.1，沟槽刻蚀；在轻掺杂第二导电类型半导体外延层(3)内进行深度与第一导电类型半导体漂移区(9)深度相同的浅槽刻蚀；
步骤2.2，离子注入；在沟槽内进行一次或两次不同注入能量和不同掩膜版的氧离子或氮离子注入，退火形成一个矩形或阶梯形绝缘介质埋层(4)；
步骤2.3，沟槽填充；在沟槽内填充与轻掺杂第二导电类型半导体外延层(3)相同的半导体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310459362.6A CN116417501A (zh) | 2023-04-25 | 2023-04-25 | 一种横纵向功率mosfet器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310459362.6A CN116417501A (zh) | 2023-04-25 | 2023-04-25 | 一种横纵向功率mosfet器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116417501A true CN116417501A (zh) | 2023-07-11 |
Family
ID=87049424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310459362.6A Pending CN116417501A (zh) | 2023-04-25 | 2023-04-25 | 一种横纵向功率mosfet器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116417501A (zh) |
-
2023
- 2023-04-25 CN CN202310459362.6A patent/CN116417501A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11121242B2 (en) | Method of operating a semiconductor device having a desaturation channel structure | |
| US6331467B1 (en) | Method of manufacturing a trench gate field effect semiconductor device | |
| CN102770960A (zh) | 半导体器件及其制造方法 | |
| CN110291620B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN103594377A (zh) | 一种集成肖特基分裂栅型功率mos器件的制造方法 | |
| CN114464670A (zh) | 一种超低比导的超结mosfet及其制备方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN103247538A (zh) | 一种集成肖特基分裂栅型沟槽功率mos器件 | |
| CN115136319A (zh) | 垂直鳍式场效应晶体管、垂直鳍式场效应晶体管布置和用于形成垂直鳍式场效应晶体管的方法 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN104966732A (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN116417501A (zh) | 一种横纵向功率mosfet器件及制造方法 | |
| JP2011109021A (ja) | 半導体装置 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN118099221B (zh) | 一种碳化硅功率器件及其制作方法 | |
| CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 | |
| EP4297100A1 (en) | Method for producing a semiconductor device and semiconductor device | |
| CN113990933B (zh) | 一种半导体纵向器件及制备方法 | |
| CN118538773A (zh) | 低密勒电容的mosfet器件及制备方法 | |
| CN117832273A (zh) | 一种低隧穿泄漏电流的功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |