CN105047724A - 一种横向恒流二极管及其制造方法 - Google Patents
一种横向恒流二极管及其制造方法 Download PDFInfo
- Publication number
- CN105047724A CN105047724A CN201510572141.5A CN201510572141A CN105047724A CN 105047724 A CN105047724 A CN 105047724A CN 201510572141 A CN201510572141 A CN 201510572141A CN 105047724 A CN105047724 A CN 105047724A
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- type heavily
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 238000009825 accumulation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003412 degenerative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体的说涉及一种横向恒流二极管及其制造方法。本发明所述的横向恒流二极管，其特征在于通过在普通恒流二极管的源极引入负反馈电阻，从而使恒流二极管的特性更加优良。本发明的有益效果为，引入的电阻在器件工作时具有一定压降，使沟道更易夹断，能快速进入恒流区，有效提高横向恒流二极管的击穿电压，使得横向恒流二极管具有较低夹断电压，并有效提高了横向恒流二极管的恒定电流以及有效工作电压范围。本发明尤其适用于横向恒流二极管。
Description
技术领域
本发明属于半导体功率器件技术领域，具体的说涉及一种横向恒流二极管及其制造方法。
背景技术
恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流稳定。近年来市场上问世一种恒流二极管CRD(CurrentRegulatorDiodes)，即用二极管作为恒流源来代替普通恒流源的晶体管、稳压管、电阻等多个元件，恒流二极管输出电流大，已经做到从几毫安到几十毫安的恒定电流，可以直接驱动负载，简化电路结构，缩小了体积，提高器件的可靠性。另外恒流二极管的外围电路非常简单，使用方便，广泛应用于自动控制，仪表仪器、保护电路等领域恒流源是一种常用的电子设备和装置，在电子线路中使用相当广泛。恒流源保护整个电路，即使出现电压不稳定或负载电阻变化很大的情况，都能确保供电电流稳定。近年来市场上问世一种恒流二极管CRD(CurrentRegulatorDiodes)，即用二极管作为恒流源来代替普通恒流源的晶体管、稳压管、电阻等多个元件，恒流二极管输出电流大，已经做到从几毫安到几十毫安的恒定电流，可以直接驱动负载，简化电路结构，缩小了体积，提高器件的可靠性。另外恒流二极管的外围电路非常简单，使用方便，广泛应用于自动控制，仪表仪器、保护电路等领域。
公开号为CN103400863A的中国专利公开了了“一种横向恒流二极管,如图1所示，其主要技术方法为横向恒流二极管的P型阱分别由重掺杂的P型区5和轻掺杂的P型区6构成；其工作原理主要为在正向工作状态下，重掺杂的P型区5和轻掺杂的P型区6分别和N型阱区8形成两个耗尽区，当阳极电压加到一定值时，两个耗尽区相碰，沟道夹断，起到恒流作用；轻掺杂的P型区6用来耐压，通过调整其浓度和面积，可改变恒流二极管的击穿电压。一方面，N型阱区8内引入轻掺杂的P型区6，调制表面电场，使得击穿电压提高；另一方面，轻掺杂的P型区6辅助耗尽N型阱区8，使沟道更易夹断，快速进入恒流区，具有较低的夹断电压；再一方面，重掺杂的P区5缩短了沟道长度，同时两个P阱提供了大量的空穴，由于电荷平衡，N型阱区8浓度相应增大，即提高了恒流二极管的恒定电流。然而该专利的二极管结构，电流随电压升高增大较明显，即饱和度不高，另外，器件达到饱和电流需要的电压很大。
发明内容
本发明所要解决的，就是针对上述问题，提出能够减小饱和压降，同时提高电流饱和度，提高器件的耐压的一种横向恒流二极管及其制造方法。
为实现上述目的，本发明采用如下技术方案：
一种横向恒流二极管，包括P型衬底9和位于P型衬底9上层的第一N型阱区8；所述第一N型阱区8的上层具有第一N型重掺杂区4、P型重掺杂区5和P型轻掺杂区6、第二N型重掺杂区7，所述P型重掺杂区5和P型轻掺杂区6相连接并位于第一N型重掺杂区4和第二N型重掺杂区7之间，其中P型重掺杂区5位于靠近第一N型重掺杂区4的一侧；其特征在于，所述P型衬底9中还具有第二N型阱区14，所述第二N型阱区14位于P型衬底上层靠近第一N型重掺杂区4的一侧；所述第二N型阱区14上层两侧分别具有第三N型重掺杂区13和第四N型重掺杂区3，所述第四N型重掺杂区3位于靠近第一N型重掺杂区4的一侧；所述P型衬底9的下表面、P型重掺杂区5的上表面和第三N型重掺杂区13的上表面具有金属阴极1；所述第二N型重掺杂区7的上表面具有金属阳极11；所述第一N型重掺杂区4的上表面和第四N型重掺杂区3的上表面通过金属电极12电气连接；所述金属阴极1与金属电极12之间的P型衬底9上表面和金属阴极1与金属阳极11之间的P型衬底9上表面具有氧化层2；所述金属电极12与P型衬底9上表面之间具有氧化层2。
本发明的技术方案，主要为在传统的器件中增加了第二N型阱区14，相当于在传统的结构中添加了负反馈电阻结构，从而得更加优化的恒流特性。
一种横向恒流二极管的制造方法，其特征在于，包括以下步骤：
第一步：采用离子注入工艺，在P型衬底9上层注入N型半导体杂质，在P型衬底9上层两侧分别形成第一N型阱区8和第二N型阱区14；
第二步：采用离子注入工艺，在第一N型阱区8上层注入P型半导体杂质，形成P型重掺杂区5；
第三步：采用离子注入工艺，在第一N型阱区8上层注入P型半导体杂质，形成P型重轻杂区6；所述P型重掺杂区5和P型重轻杂区6相互连接，其中P型重掺杂区5位于靠近第二N型阱区14的一侧；
第四步：采用离子注入工艺，在第一N型阱区8上层和第二N型阱区14上层注入N型半导体杂质，分别在第一N型阱区8上层两侧形成第一N型重掺杂区4和第二N型重掺杂区7，在第二N型阱区14上层两侧形成第三N型重掺杂区13和第四N型重掺杂区3；所述第四N型重掺杂区3与第一N型重掺杂区4相邻；
第五步：在P型衬底9上表面淀积氧化层2；
第六步：光刻欧姆孔后淀积金属层，在P型衬底9的下表面、P型重掺杂区5的上表面和第三N型重掺杂区13的上表面形成金属阴极1；在第二N型重掺杂区7的上表面形成金属阳极11；在第一N型重掺杂区4的上表面和第四N型重掺杂区3的上表面形成金属电极12；其中第一N型重掺杂区4的上表面和第四N型重掺杂区3的上表面的金属电极12在氧化层2上表面电气相连。
本发明的有益效果为，一方面，引入的阱电阻使得恒流二极管更容易夹断，使恒流二极管的夹断电压更低；另一方面，当恒流二极管的电流增加时，阱电阻上的电压增加，P型区5上的负电压增加使得其与N型阱区8构成的PN结附近形成耗的尽区宽度增加，使得恒流二极管的电流降低。这一负反馈的过程使恒流二极管的电流更加恒定，有效工作电压范围更宽，得到更高的安全工作电压；再一方面本发明引入了N型阱区电阻，该电阻可以分担器件的部分耐压，使得整体器件击穿电压大大挺高。
附图说明
图1是传统的横向恒流二极管结构示意图；
图2是本发明的一种横向恒流二极管的结构示意图；
图3是本发明的制造方法流程中P型衬底示意图；
图4是本发明的制造方法流程中在P型衬底上层形成第一N型阱区8和第二N型阱区14后的结构示意图；
图5是本发明的制造方法流程中在第一N型阱区8上层形成P型重掺杂区5后的结构示意图；
图6是本发明的制造方法流程中在第一N型阱区8上层形成P型重轻杂区6后的结构示意图；
图7是本发明的制造方法流程中分别在第一N型阱区8上层两侧形成第一N型重掺杂区4和第二N型重掺杂区7，在第二N型阱区14上层两侧形成第三N型重掺杂区13和第四N型重掺杂区3后的结构示意图；
图8是本发明的制造方法流程中淀积金属及氧化层后的结构示意图；
图9是实施例1的结构示意图；
图10是实施例2的结构示意图；
图11是实施例3的结构示意图；
图12是本发明的结构与传染结构的正向导通曲线仿真图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
本发明与传统的横向恒流二极管结构相比，增加了源极反馈阱电阻。使用同样的工艺条件下，使用本发明的结构的二极管有更加恒定的电流值，更低的夹断电压，更高的安全工作电压。
如图2所示，本发明的一种横向恒流二极管，包括P型衬底9和位于P型衬底9上层的第一N型阱区8；所述第一N型阱区8的上层具有第一N型重掺杂区4、P型重掺杂区5和P型轻掺杂区6、第二N型重掺杂区7，所述P型重掺杂区5和P型轻掺杂区6相连接并位于第一N型重掺杂区4和第二N型重掺杂区7之间，其中P型重掺杂区5位于靠近第一N型重掺杂区4的一侧；其特征在于，所述P型衬底9中还具有第二N型阱区14，所述第二N型阱区14位于P型衬底上层靠近第一N型重掺杂区4的一侧；所述第二N型阱区14上层两侧分别具有第三N型重掺杂区13和第四N型重掺杂区3，所述第四N型重掺杂区3位于靠近第一N型重掺杂区4的一侧；所述P型衬底9的下表面、P型重掺杂区5的上表面和第三N型重掺杂区13的上表面具有金属阴极1；所述第二N型重掺杂区7的上表面具有金属阳极11；所述第一N型重掺杂区4的上表面和第四N型重掺杂区3的上表面通过金属电极12电气连接；所述金属阴极1与金属电极12之间的P型衬底9上表面和金属阴极1与金属阳极11之间的P型衬底9上表面具有氧化层2；所述金属电极12与P型衬底9上表面之间具有氧化层2。
本发明的技术方案，主要为在传统的器件中增加了第二N型阱区14，相当于在传统的结构中添加了负反馈电阻结构，从而得更加优化的恒流特性。相对于传统的结构，本专利添加了阱电阻结构，从而得到更加优化的恒流特性，类似于一种栅源之间具有反馈电阻的场效应晶体管，栅作为恒流二极管的阴极；同时源极接阱电阻，阱电阻的另一端也作为阴极，漏极作为阳极。
本发明的工作原理为：
本发明的整个器件类似一个栅源之间具有反馈电阻的场效应晶体管，栅作为恒流二极管的阴极；同时源极接阱电阻，阱电阻的另一端也作为阴极，漏极作为阳极。当金属阳极11加上正电压后，P型重掺杂区5与第一N型阱区8构成的PN结附近形成耗尽区。外加电压越大，耗尽层越宽。电流从金属阳极11通过第一N型阱区8流入连接金属电极12，第一N型阱区8电流通道即为沟道。
当金属阳极11电压增加到一定值，金属阳极11端附近耗尽层变得更厚，以致两个耗尽区相连，沟道夹断，这一电压称为恒流二极管的夹断电压。沟道夹断后，电流不再随电压增大而变化，恒流二极管进入恒流区，所达到的电流称为恒流二极管的恒定电流。
在上诉夹断过程中。流入连接金属电极12的电流再经过第二N型阱区14流入金属阴极1。由于V＝IR，使得金属阴极1上的电压小于连接金属12上的电压。该电压使重掺杂的P型区5与N型阱区8构成的PN结附近形成耗的尽区宽度增加，沟道变薄。电流随电压而增加的变化更加缓慢。本专利添加的阱电阻使得沟道更易夹断，快速进入恒流区，而且进入恒流区后电流的变化更加缓慢，进而有效工作电压范围更宽，得到更高的安全工作电压。
当金属阳极11电压达到一定值时，恒流二极管发生击穿，电流急剧上升。这一电压称为恒流二极管的击穿电压，由于本发明在引入了阱电阻，该电阻可以分担器件的部分耐压。使得整体器件击穿电压大大挺高。
实施例1：
如图9所示，本例的结构主要是，在如图2所示的本发明的结构的基础上，在第二N型阱区14中增加了P型轻掺杂区15；P型轻掺杂区15位于第三N型重掺杂区13和第四N型重掺杂区3之间，其上表面具有与第三N型重掺杂区13上表面阴极相连的金属阴极。该结构增加的电阻结构，在器件工作过程中，电阻两端具有压降，使得器件夹断更加容易，即可以使器件叨叨饱和的电压降低。随着器件两端电压增加，本专利中引入的电阻两端的电压增加，可以使得电流的恒流度增加，同时器件的耐压可以明显提高。
实施例2：
如图10所示，本例的结构主要是，与图2所示的结构不同的是，在氧化层2上表面增加一层钝化层13，同时在钝化层13中设置多晶电阻15替代第二N型阱区14；多晶电阻15远离第一N型阱区8上表面的一侧具有金属阴极，另一侧具有与第一N型重掺杂区4上表面相连的金属电极；本实例是增加电阻的另一种形式，其中实例1采用阱电阻，本实例采用多晶电阻采用本实例，出了具有实例1的优点外，还具有多晶电阻的温度特性更好。
实施例3：
如图11所示，本例的结构为在实施例2的基础上，采用单层金属的结构。其中多晶电阻积淀在预氧化层16上，在此基础上积淀钝化成2，之后形成通孔积淀金属。采用本实例出了具有实例2的有点外，采用单层金属可以减小工艺步骤，减少掩膜版次，节约成本。
本发明提供一种横向恒流二极管的制造方法，其特征在于，包括以下步骤：
第一步：采用离子注入工艺，在P型衬底9上层注入N型半导体杂质，在P型衬底9上层两侧分别形成第一N型阱区8和第二N型阱区14；
第二步：采用离子注入工艺，在第一N型阱区8上层注入P型半导体杂质，形成P型重掺杂区5；
第三步：采用离子注入工艺，在第一N型阱区8上层注入P型半导体杂质，形成P型重轻杂区6；所述P型重掺杂区5和P型重轻杂区6相互连接，其中P型重掺杂区5位于靠近第二N型阱区14的一侧；
第四步：采用离子注入工艺，在第一N型阱区8上层和第二N型阱区14上层注入N型半导体杂质，分别在第一N型阱区8上层两侧形成第一N型重掺杂区4和第二N型重掺杂区7，在第二N型阱区14上层两侧形成第三N型重掺杂区13和第四N型重掺杂区3；所述第四N型重掺杂区3与第一N型重掺杂区4相邻；
第五步：在P型衬底9上表面淀积氧化层2；
第六步：光刻欧姆孔后淀积金属层，在P型衬底9的下表面、P型重掺杂区5的上表面和第三N型重掺杂区13的上表面形成金属阴极1；在第二N型重掺杂区7的上表面形成金属阳极11；在第一N型重掺杂区4的上表面和第四N型重掺杂区3的上表面形成金属电极12；其中第一N型重掺杂区4的上表面和第四N型重掺杂区3的上表面的金属电极12在氧化层2上表面电气相连。
借助TSUPREM4和MEDICI仿真软件对所提供的如图2所示的横向恒流二极管进行仿真，仿真器件参数为，元胞横向尺寸为25μm，纵向尺寸为40μm。如图7所示是本发明提供的一种横向恒流二极管与传统横向恒流二极管正向导通曲线的比较。从图中可以看出，使用本专利发明的专利带有阱电阻后。器件的夹断电压变小，并且更加恒流。同时，器件的击穿电压也大大增加。
Claims (2)
1.一种横向恒流二极管，包括P型衬底(9)和位于P型衬底(9)上层的第一N型阱区(8)；所述第一N型阱区(8)的上层具有第一N型重掺杂区(4)、P型重掺杂区(5)和P型轻掺杂区(6)、第二N型重掺杂区(7)，所述P型重掺杂区(5)和P型轻掺杂区(6)相连接并位于第一N型重掺杂区(4)和第二N型重掺杂区(7)之间，其中P型重掺杂区(5)位于靠近第一N型重掺杂区(4)的一侧；其特征在于，所述P型衬底(9)中还具有第二N型阱区(14)，所述第二N型阱区(14)位于P型衬底上层靠近第一N型重掺杂区(4)的一侧；所述第二N型阱区(14)上层两侧分别具有第三N型重掺杂区(13)和第四N型重掺杂区(3)，所述第四N型重掺杂区(3)位于靠近第一N型重掺杂区(4)的一侧；所述P型衬底(9)的下表面、P型重掺杂区(5)的上表面和第三N型重掺杂区(13)的上表面具有金属阴极(1)；所述第二N型重掺杂区(7)的上表面具有金属阳极(11)；所述第一N型重掺杂区(4)的上表面和第四N型重掺杂区(3)的上表面通过金属电极(12)电气连接；所述金属阴极(1)与金属电极(12)之间的P型衬底(9)上表面和金属阴极(1)与金属阳极(11)之间的P型衬底(9)上表面具有氧化层(2)；所述金属电极(12)与P型衬底(9)上表面之间具有氧化层(2)。
2.一种横向恒流二极管的制造方法，其特征在于，包括以下步骤：
第一步：采用离子注入工艺，在P型衬底(9)上层注入N型半导体杂质，在P型衬底(9)上层两侧分别形成第一N型阱区(8)和第二N型阱区(14)；
第二步：采用离子注入工艺，在第一N型阱区(8)上层注入P型半导体杂质，形成P型重掺杂区(5)；
第三步：采用离子注入工艺，在第一N型阱区(8)上层注入P型半导体杂质，形成P型重轻杂区(6)；所述P型重掺杂区(5)和P型重轻杂区(6)相互连接，其中P型重掺杂区(5)位于靠近第二N型阱区(14)的一侧；
第四步：采用离子注入工艺，在第一N型阱区(8)上层和第二N型阱区(14)上层注入N型半导体杂质，分别在第一N型阱区(8)上层两侧形成第一N型重掺杂区(4)和第二N型重掺杂区(7)，在第二N型阱区(14)上层两侧形成第三N型重掺杂区(13)和第四N型重掺杂区(3)；所述第四N型重掺杂区(3)与第一N型重掺杂区(4)相邻；
第五步：在P型衬底(9)上表面淀积氧化层(2)；
第六步：光刻欧姆孔后淀积金属层，在P型衬底(9)的下表面、P型重掺杂区(5)的上表面和第三N型重掺杂区(13)的上表面形成金属阴极(1)；在第二N型重掺杂区(7)的上表面形成金属阳极(11)；在第一N型重掺杂区(4)的上表面和第四N型重掺杂区(3)的上表面形成金属电极(12)；其中第一N型重掺杂区(4)的上表面和第四N型重掺杂区(3)的上表面的金属电极(12)在氧化层(2)上表面电气相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510572141.5A CN105047724A (zh) | 2015-09-09 | 2015-09-09 | 一种横向恒流二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510572141.5A CN105047724A (zh) | 2015-09-09 | 2015-09-09 | 一种横向恒流二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105047724A true CN105047724A (zh) | 2015-11-11 |
Family
ID=54454112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510572141.5A Pending CN105047724A (zh) | 2015-09-09 | 2015-09-09 | 一种横向恒流二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105047724A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129125A (zh) * | 2016-07-27 | 2016-11-16 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
| CN107403727A (zh) * | 2016-05-18 | 2017-11-28 | 北大方正集团有限公司 | 一种快恢复二极管的制造方法及快恢复二极管 |
| CN109148551A (zh) * | 2017-06-15 | 2019-01-04 | 乐山尚鼎科技有限责任公司 | 一种横向恒流二极管 |
| CN110473871A (zh) * | 2019-09-05 | 2019-11-19 | 成都矽能科技有限公司 | 一种恒流器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201066691Y (zh) * | 2007-01-15 | 2008-05-28 | 贵州大学 | N沟道大功率半导体恒电流二极管 |
| CN102421224A (zh) * | 2011-09-05 | 2012-04-18 | 电子科技大学 | 一种led驱动用自反馈线性恒流器 |
| CN103400863A (zh) * | 2013-07-03 | 2013-11-20 | 电子科技大学 | 一种横向恒流二极管 |
| CN103730465A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种线性恒流器件及其制作方法 |
-
2015
- 2015-09-09 CN CN201510572141.5A patent/CN105047724A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201066691Y (zh) * | 2007-01-15 | 2008-05-28 | 贵州大学 | N沟道大功率半导体恒电流二极管 |
| CN102421224A (zh) * | 2011-09-05 | 2012-04-18 | 电子科技大学 | 一种led驱动用自反馈线性恒流器 |
| CN103400863A (zh) * | 2013-07-03 | 2013-11-20 | 电子科技大学 | 一种横向恒流二极管 |
| CN103730465A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种线性恒流器件及其制作方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107403727A (zh) * | 2016-05-18 | 2017-11-28 | 北大方正集团有限公司 | 一种快恢复二极管的制造方法及快恢复二极管 |
| CN107403727B (zh) * | 2016-05-18 | 2019-12-24 | 北大方正集团有限公司 | 一种快恢复二极管的制造方法及快恢复二极管 |
| CN106129125A (zh) * | 2016-07-27 | 2016-11-16 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
| CN106129125B (zh) * | 2016-07-27 | 2019-04-12 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
| CN109148551A (zh) * | 2017-06-15 | 2019-01-04 | 乐山尚鼎科技有限责任公司 | 一种横向恒流二极管 |
| CN110473871A (zh) * | 2019-09-05 | 2019-11-19 | 成都矽能科技有限公司 | 一种恒流器件及其制造方法 |
| CN110473871B (zh) * | 2019-09-05 | 2024-03-26 | 成都矽能科技有限公司 | 一种恒流器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN110459599A (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| CN103400863B (zh) | 一种横向恒流二极管 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN104393034B (zh) | 一种mos栅控晶闸管的制造方法 | |
| CN110190113A (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| US11211485B2 (en) | Trench power transistor | |
| CN105047724A (zh) | 一种横向恒流二极管及其制造方法 | |
| CN105185826A (zh) | 一种横向rc-igbt器件 | |
| CN103426936A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN109755241B (zh) | 一种功率mosfet器件 | |
| CN105023943A (zh) | 一种纵向rc-igbt器件 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN105405873A (zh) | 一种半导体器件及其制造方法 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN107431090A (zh) | 电力用半导体装置 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN103646965A (zh) | 一种jfet器件及其制造方法 | |
| CN210092081U (zh) | 一种恒流器件 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
| CN104638020A (zh) | 一种基于外延的垂直型恒流二极管及其制造方法 | |
| CN105206682A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| CN106784017A (zh) | 一种耐高击穿电压的垂直型恒流二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151111 |