CN104795439A - 一种应用于混合式直流断路器的门极换流晶闸管芯片 - Google Patents

Abstract

本发明涉及一种应用于混合式直流断路器的门极换流晶闸管芯片，属于半导体集成电路技术领域，该芯片包括阴极金属电极、门极金属电极和阳极金属电极，所述阴极、门极和阳极，均通过金属电极同外在的驱动电路相连接；该芯片的阴极面由多个同心的阴极环、一个同心的门极接触环和多个阴极梳条构成；同一阴极环上梳条的元胞的p型基区具有相同深度，不同阴极环上梳条的元胞的p基区深度根据该阴极环到门极接触环的距离进行调整：与门极接触环距离越远的阴极环上梳条的元胞的p基区深度越深。不同阴极环上梳条的元胞的p基区深度与n基区深度之和相同。该芯片可克服已有的由于电感分布不均衡导致的换流时间不均衡的问题，提高大直径IGCT的电流关断能力。

Description

一种应用于混合式直流断路器的门极换流晶闸管芯片

技术领域

本发明属于半导体集成电路技术领域，特别涉及一种半导体器件结构，尤其涉及一种应用于自然换流型混合式直流断路器中的集成门极换流晶闸管的门极结构。

背景技术

在直流输配电领域，随着电力电子器件的发展，GTO、IGBT、IGCT、ETO等大功率器件的诞生，基于电力电子技术开断的混合式直流断路器成为快速开断直流电流的重要技术方案。自然换流型混合式直流断路器结构如图1所示，包括主电流支路，主断路器支路，过电压限制和能量吸收支路三条支路。正常导通状态下电流流过主电流支路。当发生故障时，FCB(快速机械开关)分断，在电弧电压作用下，电流转移至主断路器支路上的电力电子开关。由于主电流支路与主断路器支路间存在杂散电感(约为1uH左右)，电弧电压约为20～40V，因此电流的转移速度<100A/us。因此应用于自然换流型混合式直流断路器中的电力电子器件，可以具有较小的开通速度,即di/dt<100A/us；但是要求具有尽可能大的关断电流的能力。

集成门极换流晶闸管(IGCT：Integrated Gate Commutated Thyristor)是一种用于大容量电力电子装置中的新型电力半导体器件，它最先是由瑞士ABB公司开发并成功投入市。IGCT是将GCT(Gate Commutated Thyristor门极换流晶闸管)芯片与反并联的二极管和门极驱动MOSFET集成在一起，再与门极驱动在外围以低电感方式连接，结合了晶体管的关断能力和晶闸管低导通损耗等优点，适用于自然换流型混合式直流断路器。

GCT芯片集成了多个门极换流晶闸管元胞单元,元胞的基本结构同GTO类似，为PNPN结构，GCT(Gate Commutated Thyristor)元胞单元如图2所示,按照掺杂的浓度细化区分，则阴极极至阳极分别是：n+发射极、p基区、n基区、n+缓冲层、p+发射极，共有J1、J2、J3三个PN结(即半导体中p型掺杂区和N型掺杂区的边界线)。其导通和关断过程如图3所示，正常导通时，门阴极正偏，电流自阳极流入，阴极流出，如图3(a)所示。关断时,门阴极反偏，电流自阴极流入，阳极流出，如图3(b)；

已有的典型的直径4英寸GCT芯片的阴极面和纵向剖面结构如图4所示：由多个同心的阴极环41、一个同心的门极接触环42和多个阴极梳条43构成；一个个梳条43沿径向 排列在每个阴极环42的部分区域中，形成一个扇形区域。阴极环41的数量和深度根据实际芯片尺寸确定，数值上不是严格的。图4以10个阴极环为例进行说明，图4中在第5阴极环与第6阴极环之间有一个门极接触环42；所述GCT芯片的剖面如图4下方所示(图中只显示了阴极面的左半径的剖面)。GCT的纵向元胞结构同与图2的说明一致，即每个元胞纵向结构从阴极至阳极分别是：n+发射极、p基区、n基区、n+缓冲层、p+发射极，共有J1、J2、J3三个PN结；阴极面的每个梳条43上表面为阴极发射极电极44，阴极面除了梳条外的其他区域由的上表面为门极电极45覆盖。

门极电极45是经过溅射得到的金属电极，门极电极45覆盖了除梳条以外所有的阴极面表面区域，因此是各阴极环彼此相通的，并与阴极面梳条43表面的阴极发射极电极44绝缘。门极电极45直接同门极接触环42表面46相连。且已有的GCT芯片的阴极面各阴极环和门极接触环纵向的元胞结构的p基区深度相同(深度具体取值可根据器件的电压、电流等级优化得到)。导通时电流IA.ON由阳极流入，阴极流出；进行关断操作时，电流从阴极梳条处转移至门极接触环。由于门极接触环位于第5到第6阴极环之间，因此所有阴极梳条的电流都要通过金属层汇聚到门极接触环。

GCT关断操作时的工作原理主要分为三个阶段：

a)基区存储电荷抽取

在导通时，位于J1结合J3结之间的n基区和p基区处于大注入状态，处于电导调制。所谓大注入状态即为由阳极和阴极高掺杂浓度区的空穴、电子注入到p基区和n基区，注入浓度远远大于p基区和n基区的掺杂浓度。p基区的掺杂浓度一般在10¹⁶/cm3左右，注入后电子浓度超过10¹⁷。存储电荷如图5所示。关断时，阴极电流为纯电子电流，当p基区少子(即电子)全部抽取的时间定义为存储时间t_S.RAMP，该存储时间同p基区深度Wp的关系为：

$t_{S.\mathrm{RAMP}}=\sqrt{2\left(\frac{W_p}{W_P+W_n}\right)\frac{I}{a}{\mathrm{\&tau;}}_{\mathrm{HL}}}---\left(1\right)$

其中Wp和Wn分别为p基区和n基区的深度(该一维模型没有考虑阴极梳条下的电流集中效应，当作是载流子均匀分布的)，I为换流电流密度，τ_HL为大注入情况下的少子复合寿命，基区掺杂浓度越大，τ_HL越小。a为电流增加的斜率，这里假设换流时电流是线性增加的。

b)电压上升

p基区电子被抽取干净后，J2结建立起耗尽层，即从J2结开始，n基区的少子(空穴)被消耗，J2结建立起的耗尽层逐渐变宽至耗尽层电压等于外界电压，耗尽层中是强电场分布。

c)电流降低过程 

在电压建立起来后，门极电流中断，相当于PNP晶体管突然失去了驱动电流，电流会突然跌落，跌落的幅度约为阳极电流的80％。由于n基区的少子还没有被驱逐结束，需要通过复合和扩散出J1结减少，即剩下的20％电流为一个长长的拖尾电流。

GCT的开断第一阶段，电流从阴极转换到门极，最主要的问题是需要在耗尽层形成前完成电流的转换，否存储电荷抽取最慢的地方将成为电流密集集中地，由于热效应和电阻的负温度特性，会导致局部电流越来越集中最后导致击穿而关断失败。

图4所示的GCT芯片结构在直径4英寸以上时，由于几何尺寸较大(一般阴极环的数量大于10个)，因此造成了不均衡的感抗分布。即换流时，距离门极接触较远的元胞换流回路有较大的感抗。第n环上的单个元胞换流过程如图5所示：由于每一阴极环上的元胞p基区深度是一样的，在正常导通状态下，电流流过第n环上的阴极梳条44，电流大小为Ik。当发出关断指令后，阴极和门极电位被反偏，如图中的V_GK所示，电源V_GK作用下，电流从阴极44经过图中所示的门极电极(gate)45向门极接触(gate contact)46转移。即从阳极流入的电流I_A.ON保持不变，但阴极侧的电流通路从阴极梳条转向了门极接触。其中门极电极等效为一个数值为几nH的电感。

设第n环p基区换流通路经过的门极电极等效电感为Ln，由于Ln产生的换流时的感抗为Zn，每一环上的元胞相当于并联运行，换流时经过Zn感抗，电流从阴极换流到门极。换流整体等效电路如图6所示：当阴极环越远离位于5～6环之间的门极接触环时，其流经的门极电极最长，即Zn越大，从而换流速度越慢。

在开断大电流时，由于电流密度大，因此存储电荷数量多，外侧环(n>8)的存储电荷没有抽取干净时，在内环处的GCT元胞即容易产生耗尽层开始关断，于是电流都集中到了外侧环，导致外侧环的元胞电流密度过大。因此实际应用中，GCT芯片的损坏位置基本都是发生在外侧环。

由于不均衡电感分布导致的换流不均衡，在GCT芯片直径达到4英寸及以上时，尤为明显，严重影响直径在4英寸以上IGCT器件的可关断最大电流。

发明内容

本发明的目的是为克服已有技术的不足之处,提出一种应用于混合式直流断路器的门极换流晶闸管芯片，该芯片结构可克服已有的由于电感分布不均衡导致的换流时间不均衡的问题，提高大直径IGCT的电流关断能力。

本发明提出的一种应用于混合式直流断路器的门极换流晶闸管芯片(GCT芯片)，包括阴极金属电极、门极金属电极和阳极金属电极，所述阴极、门极和阳极，均通过金属电极同外在的驱动电路相连接；每个元胞结构从阴极到阳极包括:n+发射极、p基区、n基区、n+缓冲层、p+发射极；所述阴极金属电极设置在所述n+发射区外表面，所述门极金属电极设置在n+发射区以外的p基区表面，所述阳极金属电极设置在p+发射极表面；该芯片的阴极面由多个同心的阴极环、一个同心的门极接触环和多个阴极梳条构成；一个个梳条沿径向排列在每个阴极环的部分区域中，形成一个扇形区域；其特征在于，同一阴极环上梳条的元胞的p型基区具有相同深度，不同阴极环上梳条的元胞的p基区深度根据该阴极环到门极接触环的距离进行调整：与门极接触环距离越远的阴极环上梳条的元胞的p基区深度越深。不同阴极环上梳条的元胞的p基区深度与n基区深度之和相同。

所述GCT芯片的第n环上梳条的元胞的p基区深度W_p(n)与该环到门极接触的杂散电感L(n)满足以下关系式：

W_p(n)L_n＝w×l(2)

式(2)中的w为最外环的p基区深度，l为最外环到门极接触金属层的杂散电感。w的取值根据器件的电压、电流等级优化得到，l根据GCT阴极表面的门极电极经过公知的数值计算或者电磁计算程序得到，不同段门极电极的杂散电感可通过已有的ANSYS等有限元计算程序，将阴极表面门极电极建模计算得到。

本发明提出的另一种应用于混合式直流断路器的门极换流晶闸管芯片，与上述芯片结构基本相同，不同之处是改变第n环对应的所有p基区深度，即同时改变第n环梳条的元胞的p基区深度和梳条以外门极电极覆盖区域的p基区深度，即各阴极环上的元胞的p基区深度与该环上的梳条的元胞的p基区深度相同(同一阴极环的元胞的p型基区具有相同深度，不同阴极环的元胞的p基区深度根据该阴极环到门极接触环的距离进行调整)。

本发明的原理:P基区的深度改变后，同一门极驱动电流下，不同阴极环上的元胞开通速度会不同，p基区越深，开通速度越慢，在开通di/dt较大时，容易引起电流分配不均衡而损坏。

现有商业化的IGCT开通速度为>4kA/us，而应用于自然换流型混合式直流断路器中的IGCT，其开通速度可以控制在100A/us以内，开通速度很小，因此适合使用变基区深度的 GCT。

本发明提出的应用于混合直流断路器的集成门极换流晶闸管芯片具有以下特点及有益效果：

1、本发明的门极换流晶闸管芯片，根据阴极环上的元胞单元换流到门极接触环的回路电感值，调整其p基区深度，进而调整其存储时间，使得不同环上的元胞单元换流时间尽可能接近，避免出现传统IGCT径向远端单元换流时间慢、容易击穿的现象，提高大直径IGCT的电流关断能力；

2、本发明的门极换流晶闸管芯片，p基区深度的调整易于实现，可以采用不同能量的离子注入以达到不同的p基区深度。

附图说明

图1为自然换流型混合式直流断路器结构示意图

图2为GCT元胞示意图。

图3为单个GCT元胞导通、关断示意图。

图4为IGCT芯片阴极面以及纵向剖面结构示意图。

图5为传统IGCT芯片换流过程示意图。

图6为传统IGCT芯片换流时等效电路图。

图7为本发明提出的IGCT芯片p基区深度调整后换流示意图。

图8为本发明提出的IGCT芯片纵向剖面实施例结构示意图。

具体实施方式

本发明提出的一种应用于混合式直流断路器的门极换流晶闸管芯片结合附图及实施例详细说明如下：

本发明提出的一种应用于混合式直流断路器的门极换流晶闸管芯片(GCT芯片)，包括阴极金属电极、门极金属电极和阳极金属电极，所述阴极、门极和阳极，均通过金属电极同外在的驱动电路相连接；每个元胞结构从阴极到阳极包括:n+发射极、p基区、n基区、n+缓冲层、p+发射极；所述阴极金属电极设置在所述n+发射区外表面，所述门极金属电极设置在n+发射区以外的p基区表面，所述阳极金属电极设置在p+发射极表面；该芯片的阴极面由多个同心的阴极环、一个同心的门极接触环和多个阴极梳条构成；一个个梳条沿径向排列在每个阴极环的部分区域中，形成一个扇形区域；其特征在于，同一阴极环上梳条的元胞的p型基区具有相同深度，不同阴极环上梳条的元胞的p基区深度根据该阴极环到门极接触环的距离进行调整：与门极接触环距离越远的阴极环上梳条的元胞的p基区深 度越深。不同阴极环上梳条的元胞的p基区深度与n基区深度之和相同。

所述GCT芯片的第n环上梳条的元胞的p基区深度W_p(n)与该环到门极接触的杂散电感L(n)满足以下关系式：

W_p(n)L_n＝w×l   (2)

式(2)中的w为最外环的p基区深度，l为最外环到门极接触金属层的杂散电感。w的取值根据器件的电压、电流等级优化得到，l根据GCT阴极表面的门极电极经过数值计算或者电磁计算软件得到，可通过ANSYS等有限元计算软件，将阴极表面门极电极建模计算，得到不同段门极电极的杂散电感。本发明提出的另一种应用于混合式直流断路器的门极换流晶闸管芯片，与上述芯片结构基本相同，不同之处是改变第n环对应的所有p基区深度，即同时改变第n环梳条的元胞的p基区深度和梳条以外门极电极覆盖区域的p基区深度，即同一阴极环的元胞的p型基区具有相同深度，不同阴极环的元胞的p基区深度根据该阴极环到门极接触环的距离进行调整。p基区通常采用铝或者硼注入，采用等离子注入的方法，调整注入的能量，以便达到不同的注入深度；或采用多次扩散的方法，但需要增加掩膜版的设计和扩散次数，较为繁琐。

所述变p基区深度的集成门极换流晶闸管芯片，不同的p基区深度会使得元胞NPN型晶体管结构的共发射极放大倍数发生改变，不同的放大倍数导致开通时电流分配不均匀。因此该种结构不适用于开通速度过快、即di/dt较大的情况。自然换流型混合式直流断路器，IGCT的开通速度在100A/us以内，并要求IGCT具有较大的关断电流能力，因此适合使用变p基区深度的集成门极换流晶闸管芯片。

本发明的工作过程说明如下：

当GCT芯片实施关断操作时，纵向结构的换流过程图如图7所示：J3结反偏，电流从阴极换流至门极，电流将从阴极梳条换流至门极，再沿门极金属电极流向距离最近的门极接触。如图7所示的箭头表示电流流向。图7所示的示意图只画出了第n环(n>6)的电流流向示意图和第n环的阴极发射极区域，第n+1环和第n-1环均未画出阴极发射极区域，只画出门极电极。其中门极电极等效为一个数值为几nH的电感，设第n环p基区换流通路经过的门极电极等效电感为Ln，第n环的p基区深度为Wp(n)。这里给出换流时的极限情况下的计算方法以作说明，即电流完全转移到门极时，存储电荷恰好被抽取。即换流时间(t_tran)等于存储时间(t_s.RAMP)。即：

t_tran＝t_s.RAMP   (3) 

则换流回路满足以下方程：

$L_n\frac{{\mathrm{di}}_G}{\mathrm{dt}}=V_{\mathrm{GK}}-i_{G}R---\left(4\right)$

与感抗相比，由于阻抗引起的压降可以忽略，即：

$L_n\frac{{\mathrm{di}}_G}{\mathrm{dt}}=V_{\mathrm{GK}}---\left(5\right)$

(1)式给出了已有文献和教材中二维存储时间的计算表达式：

$t_{S.\mathrm{RAMP}}=\sqrt{2\left(\frac{W_p}{W_P+W_n}\right)\frac{I}{a}{\mathrm{\&tau;}}_{\mathrm{HL}}}---\left(1\right)$

其中W_p和Wn分别为p基区和n基区的深度，该一维模型没有考虑阴极梳条下的电流集中效应，当作是载流子均匀分布的。I_G为门极电流，τ_HL为大注入情况下的少子复合寿命，基区掺杂浓度越大，τ_HL越小。a为电流增加的斜率，这里假设换流时电流是线性增加的。从(5)式可以计算出了门极电流的增加斜率为：

$a=\frac{{\mathrm{di}}_G}{\mathrm{dt}}=\frac{V_{\mathrm{GK}}}{L_n}---\left(6\right)$

考虑关断的极限情况，即换流结束时存储电荷恰好被抽取完毕，将(6)式代入(1)式得到：

$t_{\mathrm{tran}}=t_{S.\mathrm{RAMP}}=\sqrt{2\frac{W_{p\left(n\right)}{L}_n}{(W_{P\left(n\right)}+W_n)V_{\mathrm{GK}}}{\mathrm{\&tau;}}_{\mathrm{HL}}}---\left(7\right)$

p基区和n基区的深度和是不随环数改变的，因此为了保证不同环上的元胞换流时间相等，W_p(n)L_n应为常数。这里只对于极限情况作出说明，实际换流时间要大于存储电荷时间，所以方程会有所变化。

实施例

本实施例为经典的4英寸、4kV/5kA的GCT芯片，具体实施方式说明如下：

本实施例芯片基本机构同已有的GCT芯片，即每个元胞从阴极到阳极包括:n+发射极、p基区、n基区、n+缓冲层、p+发射极，如图8所示。所述阴极、门极和阳极，均通过金属电极同外在的驱动电路相连接。所述阴极金属44电极设置在所述n+发射区外表面，所述门极金属电极45设置在n+发射区以外的p基区表面。正常导通时，电流由阳极流向阴极。

如图8所示，本实施例的阴极面的第5环和第6环距离门极接触环最近，所以5、6 环的元胞p基区深度最宽，随着第5环以内环数的减小或者6环以上环数的增加，p基区深度应该越来越窄。为了防止p基区深度(Wp(n))的调整影响到击穿电压等参数，本实施例中的4英寸GCT芯片最外环的(第10阴极环p基区深度选取为为150um即在传统4英寸、4kV/5kA的GCT芯片p基区深度100um左右基础上增加50um，经过电磁计算软件，第10环与门极接触环的电感为5nH，则其它各阴极环上的(n≠10时，n为阴极环编号，p基区深度满足：

W_p(n)L_n＝5(nH)×150(μm)

根据以上的公式说明，所述变p基区深度的集成门极换流晶闸管芯片，每一个元胞所在环的p基区深度应该根据其所在换流回路的等效电感数值Ln来选取。所述换流电感Ln可以使用数值分析软件计算得到。

Claims (3)

1.一种应用于混合式直流断路器的门极换流晶闸管芯片，包括阴极金属电极、门极金属电极和阳极金属电极，所述阴极、门极和阳极，均通过金属电极同外在的驱动电路相连接；每个元胞结构从阴极到阳极包括:n+发射极、p基区、n基区、n+缓冲层、p+发射极；所述阴极金属电极设置在所述n+发射区外表面，所述门极金属电极设置在n+发射区以外的p基区表面，所述阳极金属电极设置在p+发射极表面；该芯片的阴极面由多个同心的阴极环、一个同心的门极接触环和多个阴极梳条构成；一个个梳条沿径向排列在每个阴极环的部分区域中，形成一个扇形区域；其特征在于，同一阴极环上梳条的元胞的p型基区具有相同深度，不同阴极环上梳条的元胞的p基区深度根据该阴极环到门极接触环的距离进行调整：与门极接触环距离越远的阴极环上梳条的元胞的p基区深度越深。不同阴极环上梳条的元胞的p基区深度与n基区深度之和相同。

2.如权利要求1所述芯片，其特征在于所述芯片的第n环上梳条的元胞的p基区深度W_p(n)与该环到门极接触的杂散电感L(n)满足以下关系式：

W_p(n)L_n＝w×l

式中的w为最外环的p基区深度，l为最外环到门极接触金属层的杂散电感。w的取值根据器件的电压、电流等级优化得到，l根据GCT阴极表面的门极电极经过公知数值计算或者电磁计算程序得到，不同段门极电极的杂散电感通过已有ANSYS有限元计算程序对阴极表面门极电极建模计算得到。

3.如权利要求1或2所述芯片，其特征在于，所述各阴极环上的元胞的p基区深度与该环上的梳条的元胞的p基区深度相同。