DE2238450B2 - Verfahren zur herstellung einer integrierten halbleiteranordnung - Google Patents

Verfahren zur herstellung einer integrierten halbleiteranordnung

Info

Publication number
DE2238450B2
DE2238450B2 DE19722238450 DE2238450A DE2238450B2 DE 2238450 B2 DE2238450 B2 DE 2238450B2 DE 19722238450 DE19722238450 DE 19722238450 DE 2238450 A DE2238450 A DE 2238450A DE 2238450 B2 DE2238450 B2 DE 2238450B2
Authority
DE
Germany
Prior art keywords
semiconductor
insulating layer
side walls
trenches
isolation trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722238450
Other languages
English (en)
Other versions
DE2238450A1 (de
DE2238450C3 (de
Inventor
David F Los Altos Calif. Allison (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scientific Micro Systems Inc
Original Assignee
Scientific Micro Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scientific Micro Systems Inc filed Critical Scientific Micro Systems Inc
Publication of DE2238450A1 publication Critical patent/DE2238450A1/de
Publication of DE2238450B2 publication Critical patent/DE2238450B2/de
Application granted granted Critical
Publication of DE2238450C3 publication Critical patent/DE2238450C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/764Air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821Collector regions of bipolar transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/981Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß Oberbegriff des Patentanspruchs 1.
Die Packungsdichte von Halbleiterbauelementen in integrierten Schaltungen ist begrenzt durch den zur Erzielung einer ausreichenden gegenseitigen Isolation zwischen den Halbleiterbauelementen benötigten Raum. So besteht beispielsweise in herkömmlichen integrierten npn-Bipolartransistorschaltungen die Isolation zwischen einander benachbarten p-leitenden Inseln im allgemeinen aus einer p + -Diffusion in der die p-Inseln trennenden epitaktischen vom η-Typ, wobei die P +-Diffusion nach unten in eine p-Unterlage reicht. Die n-Epitaxialschicht hat im allgemeinen eine Dicke in der Größenordnung von 3 bis 4 μίτι. Die p + -Diffusion muß daher so ausgeführt werden, daß sie über 3 oder 4 μηι nach unten reicht, womit die Breite der Isolationsdiffusion in der Größenordnung von 6 oder 8 μίτι liegt. Da die Isolationsdiffusion außerdem ganz durch die epitaktische Schicht vom η-Typ nach unten reicht, kann sie nicht gleichzeitig mit den p-Insel-Diffusionen ausgeführt werden, die selbstverständlich nicht ganz durch die n-EDitaxialschicht hindurchreichen. Da diese Diffusionen somit getrennt voneinander ausgeführt werden müssen, treten Richlprobleme im Hinblick auf die beiden voneinander getrennten Diffusionsvorgänge auf, was der Grund dafür ist, daß zwischen einander benachbarten p-lnsein zusätzlicher Platz für kleine Richtfehler belassen werden muß. Wenn außerdem die Isolationsdiffusion zu nahe an den p-lnsel-Basisdiffusionen liegt, besieht eine hohe Wahrscheinlichkeit dafür, daß Raumladungsprobleme auftreten. In der Praxis hat lü sich daher gezeigt, daß bei der Herstellung von npn-Bipolartransistoren ein Abstand von angenähert 23μηι zwischen benachbarten p-lnseln erforderlich ist. Aus diesem Grunde besteht ein Bedarf für eine neuartige Halbleiteranordnung und ein Verfahren /ur Herstellung derselben, mit welchen die vorstehend beschriebenen Beschränkungen überwunden werden.
Es ist bereits eine Halbleiterbaugruppe aus mehreren, in einem Halbleiterkörper ausgebildeten Halbleiterelementen bekannt, bei der einander benachbarte HaIblehrelemente, wie z. B. zwei Transistoren, durch jeweils einen Isolationsgraben voneinander getrennt sind (L1S-PS 32 36 701). An der Bodenfläche des Isolatiop.sgrabens ist eine niederohmige Zone vorgesehen, die als Widerstand für die Halbleiterbaugruppe dient und neben dem Isolationsgraben selbst euch zur Isolierung de- b-jiiachbarten Halbleiterelemente beiträgt. Aufgrund der Ausgestaltung ist die Spannungsfestigkeit dieser Baugruppe relativ gering.
Grundsätzlich ist es auch sonst bekannt, einen Isolationsgraben und eine Isolationsdiffusion an dessen Bodenfläche als kombinierte Isolationsmaßnahmen anzuwenden (IBM Technical Disclosure Bulletin, Band 8, Nr. 4, September 1965, S. 659/660).
Ferner ist auch eine Halbleiterbaugruppe aus mehreren durch Isolationsgräben voneinander getrennten Halbleiterbauelementen bekannt, bei der eine der gröberen Oberflächen senkrecht zur (lOO)-Kristallachse verläuft bzw. in der (lOO)-Kristallebene liegt, so daß sie sich von dieser Oberfläche in den Halbleiterkörper hinein erstreckenden Isolationsgrä'uen durch Seitenwände begrenzt sind, die in einer von der (Hl)-Ebene verschiedenen Erstreckungsebene liegen (US-PS 34 23 651). Dabei ist das Innere der Isolationsgräben einschließlich deren Seitenwänden von einer Isolierschicht bedeckt, die jedoch nicht zur Ausfüllung der Isolationsgräben ausreicht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren nach dem Oberbegriff des Patentanspruchs 1 mit dem Ziel weiter zu verbessern, daß die Halbleiterbauelemente in dem Halbleiterkörper ganz besonders eng nebeneinander angeordnet, aber dennoch ausreichend gegeneinander isoliert werden können, und eine Isolationsdiffusion gleichzeitig mit einer Basisdiffusion für die Halbleiterbauelemente durchführbar zu machen, so daß Richtprobleme völlig vermieden werden.
Zur Lösung dieser Aufgabe ist das Verfahren gemäß der Erfindung durch die in dem Patentanspruch 1 gekennzeichneten Merkmale verbessert.
Das neue Verfahren kann noch durch die in dem Patentanspruch 2 genannten Merkmale weiter ausgestaltet werden.
Insbesondere wird durch die gleichzeitige Ausführung der Diffusionsvorgänge durch die Böden der Isolationsgräben zur Erzielung der Isolationsdiffusion und auf den Oberflächeninseln zur Erzielung der Basiszonen eine Einsparung von Verfahrensschritten ermöglicht. Andererseits werden Schwierigkeiten bei der Ausrichtung der Halbleiterbauelemente und Isolationsdiffusionszo-
■J
neu vermieden, Eine wichtige Voraussetzung hierfür ,st das vorausgehende Freilegen der Böden und der für die Basisdiffusion vorgesehenen Gebiete auf den Oberflächeninseln durch die verlangsamte Wegätzung der Isolierschicht auf den Böden.
Die nachträglich über der IsolalionsdilTusionszone ausgebildete, in die auT den Seitenwänden befindliche Isolierschicht übergehende Isolationsschicht dient dazu, die Isolation zwischen den Bauelementen weiter zu verbessern und ein zuverlässiges Arbeiten des hergestellten Halbleiterbausteines zu gewährle;stcn.
Im folgenden wird die Erfindung anhand der Zeichnungen beispielsweise näher erläutert.
Die Zeichnungsfiguren 1 - 9 sind Querschnitte und zeigen die verschiedenen Verfahrensschritte bei der Herstellung der integrierten Halbleiteranordnung.
Zur Herstellung einer Halbleiteranordnung nach dem erfindungsgemäßen Verfahren wird ein geeigneter Halbleiterkörper 11 z. B. aus Silizium verwendet, dessen Oberfläche in der (100)-K.ristallebene liegt. Der Halbleiterkörper (11) ist durchgehend mit einem Fremdstoff eines Leitungstyps, z. B. vom p-Typ, dotiert. Dann wird eine epitaktische Schicht hergestellt, indem zunächst eine (nicht dargestellte) Oxidschicht als ätzresistente Abdeckmaske ausgebildet, in der Maske (nicht dargestellte) Fenster ausgeschnitten werden und ein n + -Fremdstoff durch die Fenster hindurchdiffundiert wird, um n + -Zonen 12 zu erhalten, die in der dem Fachmann geläufigen Weise als »begrabene« Schichten dienen. Dann wird auf dem dotierten Halbleiterkörper H eine epitaktische Schicht 13 vermittels dem Fachmann bekannter Epilaxialverfahren ausgebildet. Die begrabenen Schichten 12 wachsen beim Aufbringen der epitaktischen Schicht 13 in an sich bekannter Weise teilweise durch Diffusion und teilweise durch Entgasen in die Schicht i3 hinein. Bei ihrer Ausbildung kann die epitaktische Schicht 13 gleichzeitig mit einem Fremdstoff dotiert werden, so beispielsweise in der dargestellten Weise mit einem Fremdstoff vom entgegengesetzten Leitungstyp, d. h. einem n-Fremdstoff, wie in F i g. 1 dargestellt. Die begrabene n +-Schicht 12 ist für die Halbleiteranordnung und das erfindungsgemäße Verfahren nicht unbedingt erforderlich, jedoch in sämtlichen Zeichnungsfiguren dargestellt, da in der Praxis Bipolarelemente im allgemeinen aus bekannten Gründen eine begrabene η + -Schicht enthalten.
Wie in Fig.2 dargestellt, wird dann eine Isolationsoder Oxidschicht 14 auf die Oberfläche der epitaktischen Schicht 13 aufgebracht, und vermittels bekannter photolithographischer Verfahren werden Fenster 16 in dieser ausgebildet. Die Fenster 16 können jede beliebige wie z. B. eine quadratische oder kreisförmige Formgebung aufweisen und werden in ihrer Lage so angelegt, daß zwischen den Fenstern ausreichend viel Platz zur Herstellung der Halbleiterbauelemente verbleibt, aus denen die integrierte Schaltung bestehen soll.
Nach Ausbildung der Fenster 16 in der Oxidschicht 14 werden Isolationsgräben 17 mit unter einem Winkel abfallenden Seitenwänden 17a und ebenen Bodenflächen 17ö ausgebildet. Die Isolationsgräben 17 werden in den Halbleiterkörper 11 vorzugsweise bis zu einer Tiefe gerade unterhalb der epitaktischen Schicht 13 eingeätzt, wobei jedoch die genaue Tiefe der Löcher oder Gräben in der nachstehend beschriebenen Weise von der geometrischen Ausbildung der Halbleiteranordnung abhängt. Die Gräben 17 werden vermittels eines anisotropen Ätzmittels eingeätzt, welches das Siliziumnlättchen in bekannter Weise selektiv in verschiedenen Kristallebenen mit unterschiedlich hohen Geschwindigkeiten angreift und bei quadratischer oder rechteckiger Formgebung der Fenster pyramidenförmige und bei kreisförmiger Formgebung sich konisch verjüngende Grabenquerschnitte ergibt. D'.e Größe der Fenster 16 sollte dabei groß genug bemessen sein, damit die Gräben 17 ohne Ausbildung eines Scheitels auf die gewünschte Tiefe eingeätzt werden. Entsprechend einer Ausführungsmöglichkeit der Erfindung ist es bei Verwendung einer epitaktischen Schicht 13 von angenähert 3 μιη Dicke zweckmäßig, die Fenster 16 angenähert 7 μπι breit zu machen. Damit erhalten die vermittels des anisotropen Ätzmittels ausgebildeten Gräben 17 unter einem Winkel abfallende und in der (H 1)-Krislallebene liegende Seitenwände 17;i und eine ebene Bodenfläche 17£>, die in der (lOO)-Kristallebene ausgerichtet ist.
Dann wird entsprechend der Darstellung von I- i g. 4 ein Teil des die epitaktische Schicht zwischen den Gräben 17 überlagernden (solationsmaterials entfernt, so daß nur der mit dem Bezugszeichen 18 bezeichnete Teil oder Abschnitt zurückbleibt, welcher in der nachstehend beschriebenen Weise später als Kollektormaskierung dient.
Entsprechend der Darstellung in F i g. 5 wird dann das in Fig.4 dargestellte Gebilde in eine oxydierende Atmosphäre eingebracht, in welcher eine Isolationsschicht auf sämtlichen frei liegenden Oberflächen einschließlich der Seitenwände 17a und der Bodenflächen 17öder Isolationsgräben 17 und auf dem Abschnitt der epitaktischen Schicht ausgebildet wird, von dem das Isolationsmaterial zuvor entfernt worden ist. Entsprechend der Erfindung erfolgt die Oxydation bei einer verhältnismäßig niedrigen Temperatur, so daß unterschiedliche Wachstumsgeschwindigkeiten für das Oxid zwischen der (100)-Ebene und der (111)-Ebene erhalten werden. Daher ist die sich auf den in der (lll)-Ebene befindlichen Seitenwänden 17a der Isolationsgräben 17 ausbildende Isolierschicht 19 wesentlich dicker als die auf den Bodenflächen 176 der Gräben 17 ausgebildete Isolierschicht 21 und die auf der oberen Oberfläche der epitaktischen Schicht 13, an der das Isolationsmaterial zuvor entfernt worden ist, ausgebildete Isolierschicht 22. Bei den verhältnismäßig niedrigen Temperaturen handelt es sich um Temperaturen in der Größenordnung von 9000C bis 92O0C. Bei höheren Temperaturen in der Größenordnung von 12000C ist kein nennenswerter Unterschied in den Wachstumsgeschwindigkeiten zu beobachten, jedoch bei Temperaturen in der Größenordnung von 920°C läßt sich verhältnismäßig leicht ein Dickenunterschied in der Größenordnung vor; 1000 Angströmeinheiten zwischen den Isolierschichten 19 und 21 erzielen.
Das in F i g. 5 dargestellte Gebildet wird dann einem Ätzvorgang unterworfen, bei dem das Isolationsmaterial (wie z. B. Siliziumdioxid) angegriffen wird. Vorzugsweise wird ein verdünntes Ätzmittel verwendet, so daß der Ä'zvorgang ziemlich langsam erfolgt. Die Zeitspanne, während der das in F i g. 5 dargestellte Gebilde dem Ätzmittel ausgesetzt wird, ist gerade ausreichend bemessen, um die Isolierschichten 21 und 22 völlig zu entfernen, jedoch noch Teile der an den Seitenwänden 17a der Isolationsgräben oder -löcher 17 anhaftenden Isolierschichten 19 zu belassen. Auf diese Weise wird das in F i g. 6 dargestellte Gebilde erhallen, das Isolationsgräben 17 aufweist, deren Ssitenwände 17a mit Isolationsmaterial bedeckt sind, bei denen jedoch sämtliches Isolationsmaterial von den Bodenflächen 176
und von der Oberfläche der epitaktischen Schicht 13, auf der sich zuvor die Isolierschicht 22 befand, entfernt ist.
Der nächste Schritt ist ein Diffusionsvorgang, bei dem in die nicht maskierten Abschnitte des in Fig.6 dargestellten Gebildes Fremdstoffe eindiffundiert werden, die für den Leitungstyp der Abschnitte des hier beschriebenen Halbleiteraufbaus aus p + -Diffusionen bestehen. Somit werden p + -lsolationsdiffusionen 23 gebildet, die von den Bodenflächen der Isolationsgräben 17 ausgehen, und an der oberen Oberfläche der epitaktischen Schicht 13 wird eine p + -Diffusion 24 ausgebildet, die beispielsweise als die Transistorbasis für die fertiggestellten Halbleitertransistoren dient, wie in F i g. 7 dargestellt ist.
Es werden daher die ρ+ -Zonen 23 durch Diffusion gleichzeitig mit der Basisdiffusion 24 ausgebildet. Da die Zonen 23 an den Böden der Isolationsgräben 17 ausgebildet werden, können sie die gleiche Tiefe wie die Basisdiffusion 24 aufweisen, so daß sich beide Diffusionen gleichzeitig ausführen lassen. Damit werden Schwierigkeiten bei der Ausrichtung und Richtfehler zwischen Isolations- und Basisdiffusion vermieden. Da außerdem die Seitenwände 17a der Isolationsgräben 17 gegen diese Diffusion maskiert sind, tritt nur eine geringe seitliche Ausbreitung der Diffusion an den Seitenwänden der Isolationsgräben auf. Der kritische Faktor ist dabei der Abstand zwischen den ρ+ -Zonen 23 und der p+-Basisdiffusion 24. Der zulässige Abstand zwischen diesen hängt in erster Linie von Raumladungseffekten ab, welche die Diffusionen umgeben. Der erforderliche Abstand bestimmt die Mindesttiefe, bis zu welcher die Isolationsgräben reichen müssen. Wenn, wie oben beschrieben, eine epitaktische Schicht 13 von 3 μιη Dicke verwendet wird, hat sich gezeigt, daß die lsolalionsgräben 17 nach unten angenähert völlig durch die epitaktische Schicht 13 hindurchreichen oder sich etwas über diese hinaus erstrecken sollten.
Durch anschließende Verfahrensschritte werden an dem in F i g. 7 dargestellten Gebilde Emitterzonen und Kollektorzonen 26 und 27 vermittels bekannter Verfahrenstechniken ausgebildet. Eine Isolierschicht 28
ίο wird anschließend entsprechend F i g. 8 ausgebildet, wobei Zwischenräume belassen werden, an denen ein Kontakt zur Basiszone 24, zur Emitterzone 27 bzw. zur Kollektorzone 26 hergestellt werden kann.
Ein Teil einer fertiggestellten Halbleiteranordnung ist in Fig.9 dargestellt und weist zusätzliche eine allgemein mit dem Bezugszeichen 29 bezeichnete Metallisierung auf, welche dazu dient, die in ein und derselben Unterlage ausgebildeten verschiedenen Halbleiterelemente miteinander und mit einer äußeren Schaltung zu verbinden.
Durch die Erfindung ist somit ein Verfahren zur Herstellung einer verbesserten Halbleiteranordnung geschaffen worden, mit dem einander benachbarte Halbleiterelemente in sehr kleinen gegenseitigen Abständen (beispielsweise in der Größenordnung von 7 μιη) unter Aufrechterhaltung einer ausreichenden gegenseitigen Isolation hergestellt werden können. Außerdem lassen sich die Isolierzonen nach dem erfindungsgemäßen Verfahren gleichzeitig mit den Zonen auf dem Halbleiterkörper herstellen, wodurch Richtprobleme entfallen.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit mehreren in ι ι Halbleiterkörper ausgebildeien Halbleiterba vmenten, bei dem eine ätzresislente Abdeckmaske auf der in der (lOO)-Kristallebene liegenden Hauptflüche des Halbleiterkörpers ausgebildet und durch anisotrope Ätzung eine Vielzahl von Isolationsgräben gebildet wird, die sich von der genannten Hauptfläche in den Halbleiterkörper bis zu einer vorbestimmten Tiefe hinein erstrecken und die durch in der(100)-Kristallebene liegende Böden sowie von in der (111)-Knstallebene verlaufenden Seitenwänden begrenzt sind, und bei dem auf die Seitenwände und auf die Boden der Isolationsgräben durch Oxydation eine Isolierschicht aufgebracht wird, dadurch, gekennzeichnet, daß die Oxydation bei verhältnismäßig niedriger Temperatur erfolgt, so daß die Isolierschicht (19) auf den Seitenwänden {17a) wesentlich dicker als die Isolierschicht (21) auf den Böden (176,1 ausgebildet wird, daß die Isolationsgräben (17) so lange einem verdünnten Ätzmittel ausgesetzt werden, bis die Isolierschicht (21) auf den Böden (\7b) entfernt ist, wogegen ein Teil der Isolierschicht (19) auf den Seitenwänden (\7a) verbleibt, daß gleichzeitig mit einer Basisdiffusion für die Halbleiterbauelemente in die von den Isolationsgräben (17) umgebenen Oberflächeninseln Zonen (23) desselben Leitungstyps wie dem des Halbleiterkörpers (U), jedoch mit höherer Störstellenkonzentration in die Böden (YIb) der Isolationsgiäben (17) eindiffundiert werden, und daß schließlich eine neue Isolierschicht (28) ausgebildet wird, die die Böden (17ö^der Isolationsgräben (17) bedeckt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper (11) vor dem Aufbringen der Abdeckmaske (14) mit einer epitaktischen Schicht (13) des zum Halbleiterkörper entgegengesetzten Leitungstyps versehen wird, deren Dicke kleiner ist als die Tiefe der sie durchdringenden Isolationsgräben (17).
DE2238450A 1971-08-05 1972-08-04 Verfahren zur Herstellung einer integrierten Halbleiteranordnung Expired DE2238450C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US16929471A 1971-08-05 1971-08-05

Publications (3)

Publication Number Publication Date
DE2238450A1 DE2238450A1 (de) 1973-02-15
DE2238450B2 true DE2238450B2 (de) 1977-11-17
DE2238450C3 DE2238450C3 (de) 1980-04-30

Family

ID=22615061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2238450A Expired DE2238450C3 (de) 1971-08-05 1972-08-04 Verfahren zur Herstellung einer integrierten Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3796612A (de)
JP (1) JPS4826380A (de)
DE (1) DE2238450C3 (de)
GB (1) GB1338358A (de)
NL (1) NL7210714A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7113561A (de) * 1971-10-02 1973-04-04
JPS4917189A (de) * 1972-06-02 1974-02-15
US3930300A (en) * 1973-04-04 1976-01-06 Harris Corporation Junction field effect transistor
US3992232A (en) * 1973-08-06 1976-11-16 Hitachi, Ltd. Method of manufacturing semiconductor device having oxide isolation structure and guard ring
JPS5918867B2 (ja) * 1973-08-15 1984-05-01 日本電気株式会社 半導体装置
DE2359511A1 (de) * 1973-11-29 1975-06-05 Siemens Ag Verfahren zum lokalisierten aetzen von siliciumkristallen
US3956033A (en) * 1974-01-03 1976-05-11 Motorola, Inc. Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
US3901737A (en) * 1974-02-15 1975-08-26 Signetics Corp Method for forming a semiconductor structure having islands isolated by moats
US3920482A (en) * 1974-03-13 1975-11-18 Signetics Corp Method for forming a semiconductor structure having islands isolated by adjacent moats
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
JPS5140887A (de) * 1974-10-04 1976-04-06 Hitachi Ltd
JPS51123576A (en) * 1975-04-21 1976-10-28 Fujitsu Ltd Semiconductor device production system
JPS51139284A (en) * 1975-05-28 1976-12-01 Hitachi Ltd Semi-conductor device
US4032373A (en) * 1975-10-01 1977-06-28 Ncr Corporation Method of manufacturing dielectrically isolated semiconductive device
CA1090006A (en) * 1976-12-27 1980-11-18 Wolfgang M. Feist Semiconductor structures and methods for manufacturing such structures
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
JPS54121081A (en) * 1978-03-13 1979-09-19 Nec Corp Integrated circuit device
JPS55153342A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Semiconductor device and its manufacture
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
JPS6030634Y2 (ja) * 1981-07-08 1985-09-13 旭化成株式会社 爆発圧着用プラグ
US6740555B1 (en) 1999-09-29 2004-05-25 Infineon Technologies Ag Semiconductor structures and manufacturing methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen

Also Published As

Publication number Publication date
NL7210714A (de) 1973-02-07
DE2238450A1 (de) 1973-02-15
DE2238450C3 (de) 1980-04-30
GB1338358A (en) 1973-11-21
US3796612A (en) 1974-03-12
JPS4826380A (de) 1973-04-06

Similar Documents

Publication Publication Date Title
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2615754C2 (de)
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2541275C3 (de) Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE68925092T2 (de) MOS-Feldeffekttransistor
DE2047241B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2142391C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102004030237A1 (de) Herstellungsverfahren für ein Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee