DE4016346A1 - Leistungsunabhaengige halbleiterspeichervorrichtung und verfahren zu ihrer herstellung - Google Patents
Leistungsunabhaengige halbleiterspeichervorrichtung und verfahren zu ihrer herstellungInfo
- Publication number
- DE4016346A1 DE4016346A1 DE4016346A DE4016346A DE4016346A1 DE 4016346 A1 DE4016346 A1 DE 4016346A1 DE 4016346 A DE4016346 A DE 4016346A DE 4016346 A DE4016346 A DE 4016346A DE 4016346 A1 DE4016346 A1 DE 4016346A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- layer
- conductor layer
- substrate
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000003860 storage Methods 0.000 title description 9
- 239000004020 conductor Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 35
- 238000007667 floating Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 230000015654 memory Effects 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000029305 taxis Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 54
- 210000004027 cell Anatomy 0.000 description 37
- 239000003990 capacitor Substances 0.000 description 9
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft eine leistungsunabhängige
Halbleiterspeichervorrichtung und ein Verfahren zu ihrer
Herstellung und befaßt sich insbesondere mit einem EEPROM
Speicher, d.h. mit einem elektrisch löschbaren und pro
grammierbaren Festspeicher, der ein Randabstandsgate
aufweist, sowie mit einem Verfahren zu seiner Herstellung.
Für Datenverarbeitungsanlagen sind die Speichervorrichtungen
zur Informationsspeicherung von großer Bedeutung. Es gibt
zwei Arten von Halbleiterspeichervorrichtungen. Eine Art ist
löschbar, d.h., daß die löschbaren Speichervorrichtungen
ihren Speicherinhalt verlieren, wenn die Energieversorgung
unterbrochen wird. Die andere Art ist nicht löschbar, d.h.,
daß die nicht löschbaren oder leistungsunabhängigen Speicher
vorrichtungen ihren Speicherinhalt trotz Ausfall der
Energieversorgung beibehalten. Die Anwendung von leistungs
unabhängigen Speichervorrichtungen ist aufgrund von verschie
denen Schwierigkeiten in der Praxis, wie beispielsweise
Schwierigkeiten bezüglich der Fähigkeit, den Inhalt der
gespeicherten Daten zu ändern, und bezüglich der beschränkten
Handhabungsmöglichkeiten während der Benutzung begrenzt.
Es werden andererseits leistungsunabhängige Speichervor
richtungen mit einem MOS Aufbau mit schwebendem Gate in
weitem Umfang verwandt. Diese Speichervorrichtungen verwenden
ein schwebendes Gate, das aus einem leitenden Material
besteht und elektrisch gegenüber dem Substrat isoliert ist,
wobei das Gate kapazitiv mit dem Substrat gekoppelt ist. Es
kann daher ein MOS Transistor gebildet werden, der den
geladenen Zustand des schwebenden Gates erfassen kann.
Entsprechend dem Vorliegen einer Ladung im schwebenden Gate
kann der MOS Transistor im durchgeschalteten Zustand (AN)
oder im nichtdurchgeschalteten Zustand (AUS) sein, so daß er
Daten "1" oder "0" halten kann. Eine Möglichkeit, eine Ladung
in das schwebende Gate einzugeben oder vom schwebenden Gate
zu entfernen, besteht darin, energiereiche Elektronen, die
durch einen Lawinendurchbruch oder durch den Tunneleffekt
erzeugt werden, jeweils zu verwenden.
Unter diesen leistungsunabhängigen Halbleiterspeicher
vorrichtungen hat der Bedarf an EEPROM Speichern zugenommen,
in denen Daten elektrisch gelöscht und programmiert werden
können.
Ein Schnell- oder Kurzzeit-EEPROM-Halbleiterspeicher
mit 128 K, bei dem die polykristalline Doppelsiliziumtechnik
verwandt wird, wurde auf der IEEE International Solid-State
Circuits Conference 1987 vorgestellt und ist auf den Seiten
76 bis 77 des Konferenzberichtes beschrieben.
Wie es in Fig. 1 und in Fig. 2 der Zeichnung dargestellt
ist, weist der Zellenaufbau eines herkömmlichen Kurzzeit-
EEPROM-Speichers eine elektrisch isolierte erste polykris
talline Siliziumschicht 4 auf dem Substrat 1 in der Nähe des
Drainbereiches zwischen dem Drainbereich 3 und dem Source
bereich 2 als schwebendes Gate auf. Der Zellenaufbau weist
gleichfalls eine zweite polykristalline Siliziumschicht 5
auf, die in der Nähe des Drainbereiches die erste polykris
talline Siliziumschicht 4 überdeckt und in der Nähe des
Sourcebereiches das Substrat 1 überdeckt. Der Überdeckungs
teil der zweiten polykristallinen Siliziumschicht 5 auf der
ersten polykristallinen Siliziumschicht 4 ist als Steuergate
ausgebildet, und der Teil des Substrates 1 in der Nähe des
Sourcebereiches ist als Auswahlgate ausgebildet. Dieser
einteilige Aufbau des Steuergates und des Auswahlgates hat
gewisse Vorteile insofern, als der Wirkungsgrad oder die
Leistungsfähigkeit beim Programmieren oder Lesen höher ist.
Dieser Aufbau ist unempfindlich gegenüber Schwankungen in der
Löschspannung während des Lesevorganges und wird durch das
Auswahlgate gesteuert, selbst wenn überschüssige Elektronen
während des Löschens vom schwebenden Gate abgezogen werden.
Dadurch werden die Probleme beseitigt, die durch Unterschiede
zwischen Zellen im gleichen Schaltungsplättchen hervorgerufen
werden.
Da bei diesem Aufbau die zweite polykristalline
Siliziumschicht einen Überlagerungsbereich bezüglich der
ersten polykristallinen Siliziumschicht hat, muß jedoch die
zweite polykristalline Siliziumschicht eine ausreichend große
Breite haben, wenn eine Fehlausrichtung während des Herstel
lungsvorganges berücksichtigt wird. Es besteht daher der
Nachteil, daß der Flächenbereich der Zelle relativ zunimmt.
Dieser Nachteil stellt ein Hindernis gegenüber der Erzielung
eines Schnell- oder Kurzzeit-EEPROM-Speichers mit großer
Kapazität dar.
Im Drainbereich dieses Aufbaus darf weiterhin die zweite
polykristalline Siliziumschicht die Außenseite der ersten
polykristallinen Siliziumschicht nicht überdecken. Unter
Berücksichtigung dieses Erfordernisses erfolgt eine selbst
justierende Ätzung während der Herstellung. Das führt jedoch
zu Nachteilen beim Ätzen des Substrates im Sourcebereich.
Wenn der Drainbereich und der Sourcebereich getrennt geätzt
werden, um diesen Nachteil zu vermeiden, dann wird der
Zellenflächenbereich eine größere Breite bekommen.
Durch die Erfindung soll daher eine leistungsunabhängige
Halbleiterspeichervorrichtung mit einem Auswahlgate geschaf
fen werden, das ein Randabstandsteil hat, um diese Schwierig
keiten zu beseitigen.
Durch die Erfindung soll insbesondere eine leistungsun
abhängige Halbleiterspeichervorrichtung geschaffen werden,
bei der der Flächenbereich der Speicherzelle verringert
werden kann.
Gegenstand der Erfindung ist weiterhin ein Herstellungs
verfahren, insbesondere zur Herstellung der erfindungsgemäßen
Halbleiterspeichervorrichtung.
Die erfindungsgemäße Speichervorrichtung umfaßt ein
einkristallines Halbleitersubstrat, das mit N- oder P-
Störstellen dotiert ist, und eine Gruppe von elektrisch
isolierten Gateleitern auf diesem Substrat. Die Gruppe der
Gateleiter umfaßt einen ersten Leiter, der als schwebendes
Gate vorgesehen ist, einen zweiten Leiter, der den ersten
Leiter überdeckt und als Steuergate vorgesehen ist, und einen
dritten Leiter, der an einer Seitenwand oder einem Rand des
Doppelaufbaus aus dem ersten und dem zweiten Leiter in Form
eines Rand- oder Seitenwandabstandsteils ausgebildet ist und
als Auswahlgate vorgesehen ist.
Der zweite Leiter, der als Steuergate vorgesehen ist und
der dritte Leiter, der als Auswahlgate vorgesehen ist, sind
auf der Feldoxidschicht, d.h. auf dem Trennbereich zwischen
den Zellen, miteinander verbunden. Dadurch, daß der dritte
Leiter in Form des Randabstandsteils vorgesehen ist, kann
der Zellenflächenbereich stark vermindert werden.
Im folgenden werden anhand der zugehörigen Zeichnung
besonders bevorzugte Ausführungsbeispiele der Erfindung näher
beschrieben. Es zeigen
Fig. 1 eine Draufsicht auf eine Zellenanordnung einer
herkömmlichen Schnell- oder Kurzzeit-EEPROM-Halbleiterspei
chervorrichtung,
Fig. 2 eine Querschnittsansicht längs der Linie A-A in
Fig. 1,
Fig. 3 eine Draufsicht der Zellenanordnung eines
Ausführungsbeispiels der erfindungsgemäßen Schnell- oder
Kurzzeit-EEPROM-Halbleiterspeichervorrichtung,
Fig. 4 eine Querschnittsansicht längs der Linie B-B in
Fig. 3,
Fig. 5 das Transistoräquivalentschaltbild für die in
Fig. 4 dargestellte Speichervorrichtung,
Fig. 6 das Kondensatoräquivalentschaltbild für die in
Fig. 4 dargestellte Speichervorrichtung, und
Fig. 7A, 7B bis Fig. 16A, 16B in Querschnittsansichten
längs der Linien B-B und C-C in Fig. 3 ein Beispiel einer
geeigneten Arbeitsabfolge zum Ausbilden des erfindungsgemäßen
Aufbaus.
Fig. 3 zeigt eine Draufsicht auf die Zellenanordnung
eines Ausführungsbeispiels einer erfindungsgemäßen Schnell-
oder Kurzzeit-EEPROM-Halbleiterspeichervorrichtung. Bei der
in Fig. 3 dargestellten Zellenanordnung sind vier Zellen
kreuzweise als gleiche Wortleitung W/L verbunden. Die
Wortleitung W/L schließt eine erste Leitung 20, die als
Steuergate im Zellenbereich vorgesehen ist, und eine zweite
Leitung 30 ein, die als Auswahlgate im Zellenbereich
vorgesehen ist. Die erste Leitung 20 und die zweite Leitung
30 sind am Feldbereich 70 miteinander verbunden, wo die
Metalldrahtleitung 60 mit der gemeinsamen Sourceleitung CS
durch das Metallkontaktloch 50a in der Mitte über das
Gatekontaktloch 40 verbunden ist. In jeder Gruppe aus einer
bestimmten Anzahl von Zellen, beispielsweise aus 4, 8, 15
usw. Zellen, kann ein Gatekontaktloch angeordnet sein. In
Längsrichtung sind die Zellen paarweise mit der Bitleitung
B/L über Metallkontaktlöcher 50b und 50a jeweils verbunden.
Der schraffierte Teil unter der ersten Leitung 20 im Zellen
bereich gibt die leitende Schicht 10 wieder, die als
schwebendes Gate vorgesehen ist.
Fig. 4 zeigt eine Querschnittsansicht längs der Linie
B-B in Fig. 3. Wie es in Fig. 4 dargestellt ist, weist der
Zellenaufbau des Ausführungsbeispiels der Erfindung eine
erste Leiterschicht 10, eine zweite Leiterschicht 20 und eine
dritte Leiterschicht 30 auf. Die erste Leiterschicht 10
befindet sich auf einem Substrat 100, das mit N- oder P-
Störstellen dotiert und durch eine dünne Isolierschicht
isoliert ist. Die zweite Leiterschicht 20 überdeckt die erste
Leiterschicht 10. Die dritte Leiterschicht 30 ist längs des
linken Seitenrandes oder der linken Seitenwand des Doppelauf
baus aus der ersten und der zweiten Leiterschicht 10 und 20
angeordnet und hat die Form eines Randabstandsteils. Diese
Leitergruppen sind gegeneinander im Zellenbereich isoliert
und bestehen aus polykristallinem Silizium. Der Sourcebereich
80 und der Drainbereich 90 sind auf den gegenüberliegenden
Seiten desjenigen Substratbereiches ausgebildet, über dem
diese Leitergruppen angeordnet sind. Der Drainbereich 90 ist
mit der Bitleitung B/L über das Kontaktloch 50d verbunden.
In Fig. 5 ist ein Transistoräquivalentschaltbild für die
Speichervorrichtungen von Fig. 4 dargestellt. Der Transistor
T1 ist der Auswahltransistor und der Transistor T2 ist der
Zellentransistor. Die Sourceelektrode des Transistors T1 ist
mit der gemeinsamen Sourceleitung CS verbunden und die
Drainelektrode des Transistors T2 liegt an der Bitleitung
B/L. Die Drainelektrode des Transistors T1 ist gemeinsam mit
der Sourceelektrode des Transistors T2 vorgesehen. Die
Gatelektroden der Transistoren T1 und T2 sind mit der
Wortleitung W/L verbunden. Der Transistor T2 weist eine
schwebende Gateelektrode auf. Während des Lesevorganges
können durch Eingeben oder Löschen der Ladung in die
schwebende Gateelektrode oder von der schwebenden Gateelek
trode zur Änderung der Schwellenspannung die Daten "0" oder
"1" nach Maßgabe des durchgeschalteten Zustandes (eingeschal
teter Zustand) oder des sperrenden Zustandes (ausgeschalteter
Zustand) des Transistors T2 gespeichert werden.
In Fig. 6 ist das Kondensatoräquivalentschaltbild des
Speichers von Fig. 4 dargestellt. Der Kondensator C1 gibt die
kapazitive Kopplung zwischen der Steuergateelektrode 20 und
der schwebenden Gateelektrode 10 wieder, der Kondensator C2
gibt die kapazitive Kopplung zwischen der schwebenden
Gateelektrode 10 und der Drainelektrode 90 wieder, der
Kondensator C3 gibt die kapazitive Kopplung zwischen der
schwebenden Gateelektrode 10 und dem Substrat 100 wieder, der
Kondensator C4 gibt die kapazitive Kopplung zwischen der
schwebenden Gateelektrode 10 und der Auswahlgateelektrode 30
wieder, der Kondensator C5 gibt die kapazitive Kopplung
zwischen der Auswahlgateelektrode 30 und dem Substrat 100
wieder, der Kondensator C6 gibt die kapazitive Kopplung
zwischen der Auswahlgateelektrode 30 und der Sourceelektrode
80 wieder. Die Steuergateelektrode 20 und die Auswahlgate
elektrode 30 sind über das Gatekontaktloch 40 von Fig. 3
miteinander verbunden und mit der Wortleitung W/L gekoppelt.
Das Substrat 100 liegt an Masse, wie es bei G dargestellt
ist.
Wenn Daten in den Zellenaufbau mit den kapazitiven
Kopplungen programmiert werden, und angenommen wird, daß eine
Spannung VBL von 7 bis 12 V an der Bitleitung B/L liegt, und
eine Spannung VPG von 8-15 V an der Wortleitung W/L liegt,
dann wird ein Teil der Spannungen, die an der Wortleitung W/L
und der Bitleitung B/L liegen, nach Maßgabe des Kapazitäts
verhältnisses der Kondensatoren an der schwebenden Gateelek
trode 10 liegen. Das heißt, daß die Spannung V10 des schwe
benden Gates durch die folgende Gleichung bestimmt ist:
Unter diesen Umständen wird der Auswahltransistor T1
durch die Programmgatespannung VPG durchgeschaltet und wird
der Zellentransistor T2 im Sättigungsbereich bei geeigneten
Spannungen VPG und VBL arbeiten. Energiereiche Ladungsträger
werden im Drainbereich 90 des Zellentransistors T2 durch das
elektrische Feld erzeugt, und diese energiereichen Ladungs
träger, d.h. energiereiche Elektronen werden in das schweben
de Gate 10 eingegeben. Die Schwellenspannung des Zellentran
sistors T2 wird daher ansteigen, und der Zellentransistor
wird während des Lesevorganges der Zelle gesperrt. In dieser
Weise werden die Daten "1" gespeichert. Beim Löschen der
programmierten Daten liegen andererseits Spannungen von
10-18 V an der Bitleitung B/L, um Elektronen vom schwebenden
Gate 10 durch Tunneln der Elektroden durch die dünne
Gateoxidschicht zwischen dem Drainbereich 90 und dem
schwebenden Gate 10 abzuziehen, so daß die Schwellenspannung
des Zellentransistors T2 absinkt. Der Zellentransistor T2
wird durchgeschaltet und die Daten "0" werden ausgelesen.
Während der Programmierung ist sogar der Auswahltransis
tor T1 der Zellen einer nichtgewählten Wortleitung W/L, die
mit einer gewählten Bitleitung B/L verbunden ist, durch die
an der gewählten Bitleitung liegende Spannung durchgeschal
tet. Diese Auswahltransistoren T1 unterbrechen den Stromfluß.
In dieser Weise wird nicht nur die Programmierung nicht
gewählter Zellen verhindert, sondern wird die Programmierung
der gewählten Zellen noch leistungsfähiger.
Wenn weiterhin die Schwellenspannung des Zellentransis
tors T2 unter die jungfräuliche Schwellenspannung durch ein
übermäßiges Tunneln der Elektronen vom schwebenden Gate 10
infolge einer Überlöschung abnimmt, dann hat der Auswahltran
sistor T1 immer die jungfräuliche Schwellenspannung, so daß
folglich ein Lesen von falschen Daten vermieden wird, das
dadurch verursacht werden könnte, daß die Zelle auf einer
niedrigen Wortleitungsspannung während des Lesevorganges
angeschaltet ist.
Die Fig. 7A und 7B bis 16A und 16B zeigen in Quer
schnittsansichten längs der Linien B-B und C-C in Fig. 3 die
Arbeitsabfolge zum Ausbilden des Aufbaus der erfindungsge
mäßen EEPROM Speichervorrichtung.
Wie es in den Fig. 7A und 7B dargestellt ist, ist ein
aktiver Bereich auf einem Substrat 100 durch Dotierung mit P-
Störstellen gebildet. Eine Siliziumoxidschicht 101 und eine
Nitridschicht 102 werden nacheinander ausgebildet, wobei die
Nitridschicht 102 die Oxidschicht 101 überdeckt. Anschließend
werden die Siliziumoxidschicht und die Nitridschicht im
Feldbereich unter Verwendung einer aktiven Maske entfernt.
Danach werden P-Störstellen injiziert, um eine Kanalstopp-
oder -begrenzungsschicht im Substrat 100 zu bilden, die als
Feldbereich definiert ist.
Die Fig. 8A und 8B zeigen Querschnittsansichten. Nach
Abschluß der Arbeitsvorgänge von Fig. 7A und 7B wird eine
dicke Feldoxidschicht 70 aufwachsen gelassen, woraufhin die
Siliziumoxidschicht 101 und die Nitridschicht 102 im aktiven
Bereich entfernt werden.
Die Fig. 9A und 9B zeigen Arbeitsvorgänge, bei denen
nach Abschluß der Arbeitsschritte gemäß Fig. 8A und 8B eine
erste dünne Gateoxidschicht 103 mit einer Stärke von 200 A
oder weniger aufwachsen gelassen wird und P-Störstellen
injiziert werden, um die Schwellenspannung des Transistors
einzustellen.
Die Fig. 10A und 10B zeigen in Querschnittsansichten,
daß nach Abschluß der Arbeitsschritte gemäß Fig. 9A und 9B
eine erste polykristalline Siliziumschicht 10 ausgebildet
wird, die die dünne Gateoxidschicht überdeckt, daß Störstel
len, wie beispielsweise Phosphoratome injiziert werden, um
die Leitfähigkeit der ersten polykristallinen Siliziumschicht
10 zu erhöhen und daß die erste polykristalline Silizium
schicht, die keinem selbsjustierenden Ätzen unterworfen
wurde, geätzt wird.
Die Fig. 11A und 11B zeigen in Querschnittsansichten,
daß nach Abschluß der Arbeitsschritte gemäß Fig. 10A und 10B
eine erste dünne Zwischenisolierschicht 104, beispielsweise
aus SiO2 ausgebildet wird, die die erste polykristalline
Siliziumschicht 10 überdeckt, um diese elektrisch zu
isolieren, daß eine zweite polykristalline Siliziumschicht 20
über der Isolierschicht 104 niedergeschlagen wird, daß
Störstellen, beispielsweise Phosphoratome injiziert werden,
um die Leitfähigkeit der zweiten polykristallinen Silizium
schicht 20 zu erhöhen, und daß eine zweite dünne Zwischen
isolierschicht 105, beispielsweise aus SiO2 ausgebildet wird,
die die zweite polykristalline Siliziumschicht 20 überdeckt.
Die Fig. 12A und 12B zeigen in Querschnittsansichten,
daß nach Abschluß der Arbeitsschritte gemäß Fig. 11A und 11B
die zweite dünne Zwischenisolierschicht 105, die zweite
polykristalline Siliziumschicht 20, die erste dünne Zwischen
isolierschicht 104 und die erste polykristalline Silizium
schicht 10 unter Verwendung einer selbstjustierenden Maske
geätzt werden, um die Wortleitung zu bilden.
Die Fig. 13A und 13B zeigen Arbeitsvorgänge, bei denen
nach Abschluß der Arbeitsschritte gemäß Fig. 12A und 12B eine
zweite dünne Gateoxidschicht 106 ausgebildet wird, und die
zweite dünne Zwischenisolierschicht 105 geätzt wird, indem
eine Gatekontaktmaske zur Bildung eines Gatekontaktloches 40
verwandt wird, das dazu dient, den Steuergateleiter mit dem
Auswahlgateleiter zu verbinden.
Die Fig. 14A und 14B zeigen, daß nach Abschluß der
Arbeitsschritte gemäß Fig. 13A und 13B eine dritte polykris
talline Siliziumschicht niedergeschlagen wird, Phosphoratome
injiziert werden, um die Leitfähigkeit zu erhöhen, und dann
die dritte polykristalline Siliziumschicht geätzt wird, indem
ein Rückätzverfahren verwandt wird, um ein Rand- oder
Seitenwandabstandsteil 30 zu bilden. Das Randabstandsteil 30
wird dabei an beiden Seitenwänden des Doppelaufbaus aus der
ersten und der zweiten polykristallinen Siliziumschicht 10
und 12 in der dargestellten Weise ausgebildet.
Die Fig. 15A und 15B zeigen, daß nach Abschluß der
Arbeitsschritte gemäß Fig. 14A und 14B das Randabstandsteil
30 am Drainbereich 90 entfernt wird, und N-Störstellen in
den aktiven Bereich injiziert werden, um den Source- und den
Drainbereich zu bilden. Das Randabstandsteil 30 verläuft nun
entlang nur einer Seitenwand des Doppelaufbaus aus der ersten
und der zweiten polykristallinen Siliziumschicht 10 und 20,
wie es in der Zeichnung dargestellt ist.
Die Fig. 16A und 16B zeigen in Querschnittsansichten,
daß nach Abschluß der Arbeitsschritte gemäß Fig. 15A und 15B
die dritte Zwischenisolierschicht 107, beispielsweise aus
SiO2 ausgebildet wird, die die darunterliegenden Schichten
überdeckt, daß eine dicke Borophosphosilikatglasschicht
(BPSG) 108 die Bor und Phosphor enthält, bei niedriger
Temperatur als vierte Zwischenisolierschicht aufwachsen
gelassen wird, und daß dann das Kontaktloch 40d gebildet und
Metall niedergeschlagen wird, indem eine Metallkontaktmaske
verwandt wird. Anschließend erfolgt die Metallverdrahtung
durch Anwendung einer metallischen Maske.
Die Borophosphosilikatglasschicht BPSG wird bei
niedriger Temperatur aufwachsen gelassen, um die Überdeckung
der Metallverdrahtung zu verbessern. Die BPSG-Schicht ist ein
Isolator zwischen den Polysiliziumgates und der Metallisie
rung an der obersten Seite. Eine konkave Form im Oxid, das
über das Polysiliziumgate verläuft, kann zu einer Öffnung im
Metallfilm führen, was einen Ausfall der Vorrichtung zur
Folge hat. Die Anwendung von Wärme bei niedriger Temperatur
bis zum Erweichen und Fließen des Oxids kann diese Situation
verbessern. Zu diesem Zweck reicht eine Temperatur unter
600°C aus.
Wie es oben beschrieben wurde, kann durch die erfin
dungsgemäße Ausbildung der Flächenbereich von EEPROM-Zellen,
die einen Auswahltransistor enthalten, so klein wie möglich
gehalten werden. Es können EEPROM Speicher mit großer
Kapazität erzielt werden. Substratätzprobleme während der
selbstjustierenden Ätzung, die durch konstruktive Mängel
verursacht werden, können vermieden werden. Während der
Herstellungsvorgänge kann weiterhin eine Fehlausrichtung des
Auswahltransistors, der das Randabstandsteil aufweist, und
des Zellentransistors mit einem polykristallinen Doppelsili
ziumaufbau ausgeschlossen werden.
Claims (24)
1. Leistungsunabhängige Halbleiterspeichervorrichtung
mit mehreren Speicherzellen, gekennzeichnet durch
ein Siliziumsubstrat (100), das mit Störstellen dotiert ist, und
eine Gruppe von elektrisch isolierten Gateleitern auf dem Substrat (100), die
einen ersten Gateleiter (10), der als schwebendes Gate vorgesehen ist,
einem zweiten Gateleiter (20), der als Steuergate vorgesehen ist und den ersten Gateleiter (10) überdeckt, und
einen dritten Gateleiter (30) einschließt, der als Auswahlgate vorgesehen ist, wobei der dritte Gateleiter (30) entlang einer Seitenwand des ersten und zweiten Gateleiters (10, 20) als Randabstandsteil ausgebildet ist, und
der zweite und der dritte Gateleiter (20, 30) über ein Gatekontaktloch (40) verbunden sind, das auf einer Feldoxid schicht zwischen den Speicherzellen ausgebildet ist.
ein Siliziumsubstrat (100), das mit Störstellen dotiert ist, und
eine Gruppe von elektrisch isolierten Gateleitern auf dem Substrat (100), die
einen ersten Gateleiter (10), der als schwebendes Gate vorgesehen ist,
einem zweiten Gateleiter (20), der als Steuergate vorgesehen ist und den ersten Gateleiter (10) überdeckt, und
einen dritten Gateleiter (30) einschließt, der als Auswahlgate vorgesehen ist, wobei der dritte Gateleiter (30) entlang einer Seitenwand des ersten und zweiten Gateleiters (10, 20) als Randabstandsteil ausgebildet ist, und
der zweite und der dritte Gateleiter (20, 30) über ein Gatekontaktloch (40) verbunden sind, das auf einer Feldoxid schicht zwischen den Speicherzellen ausgebildet ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß ein Gatekontaktloch (40) in jeder der Gruppen aus einer
bestimmten Anzahl von Speicherzellen vorgesehen ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet,
daß der erste, der zweite und dritte Leiter (10, 20, 30) aus
polykristallinem Silizium bestehen.
4. Verfahren zum Herstellen einer leistungsunabhängigen
Halbleiterspeichervorrichtung, gekennzeichnet durch
einen ersten Schritt, in dem eine Feldoxidschicht auf einem Siliziumsubstrat über eine selektive Oxidation unter Verwendung einer aktiven Maske aufwachsen gelassen wird, um einen aktiven Bereich zu bilden,
einen zweiten Schritt, in dem eine erste dünne Gateoxid schicht aufwachsen gelassen wird und anschließend eine erste Gateleiterschicht auf dem aktiven Bereich ausgebildet wird,
einen dritten Schritt, in dem die erste Gateleiter schicht mit einer ersten Zwischenisolierschicht überdeckt wird, anschließend eine zweite Gateleiterschicht über der ersten Gateleiterschicht und der Feldoxidschicht ausgebildet wird, und dann die zweite Leiterschicht mit einer zweiten Zwischenisolierschicht überdeckt wird,
einen vierten Schritt, in dem die zweite Zwischeniso lierschicht, die zweite Gateleiterschicht, die erste Zwischenisolierschicht und die erste Gateleiterschicht unter Verwendung einer selbstjustierenden Maske geätzt werden, um eine Wortleitung zu bilden,
einen fünften Schritt, in dem eine zweite dünne Gateoxidschicht auf dem im vierten Schritt geätzten Teil aufwachsen gelassen wird und die zweite Zwischenisolier schicht unter Verwendung einer Gatekontaktmaske geätzt wird, um ein Gatekontaktloch zu bilden,
einen sechsten Schritt, in dem eine dritte Gateleiter schicht an beiden Seitenwänden der ersten und der zweiten Gateleiterschicht entlang als Randabstandsteil über ein Rückätzverfahren ausgebildet wird,
einen siebten Schritt, in dem ein Teil des Randabstands teils entfernt wird,
einen achten Schritt, in dem selektiv Störstellen mit einer Leitfähigkeit, die von der des Siliziumsubstrates verschieden ist, in den aktiven Bereich dotiert werden, um einen Drain- und einen Sourcebereich zu bilden, wobei der entfernte Teil des Randabstandsteils sonst über dem Drain bereich auf dem Substrat angeordnet wäre,
einen neunten Schritt, in dem wenigstens eine weitere Zwischenisolierschicht nach dem achten Schritt ausgebildet wird und anschließend die wenigstens eine weitere Zwischen isolierschicht unter Verwendung einer Metallkontaktmaske geätzt wird, um ein Metallkontaktloch zu bilden, und
einen zehnten Schritt, in dem eine Metallverdrahtung unter Verwendung einer metallischen Maske ausgebildet wird, um die Bitleitungen und die gemeinsamen Sourceleitungen zu bilden.
einen ersten Schritt, in dem eine Feldoxidschicht auf einem Siliziumsubstrat über eine selektive Oxidation unter Verwendung einer aktiven Maske aufwachsen gelassen wird, um einen aktiven Bereich zu bilden,
einen zweiten Schritt, in dem eine erste dünne Gateoxid schicht aufwachsen gelassen wird und anschließend eine erste Gateleiterschicht auf dem aktiven Bereich ausgebildet wird,
einen dritten Schritt, in dem die erste Gateleiter schicht mit einer ersten Zwischenisolierschicht überdeckt wird, anschließend eine zweite Gateleiterschicht über der ersten Gateleiterschicht und der Feldoxidschicht ausgebildet wird, und dann die zweite Leiterschicht mit einer zweiten Zwischenisolierschicht überdeckt wird,
einen vierten Schritt, in dem die zweite Zwischeniso lierschicht, die zweite Gateleiterschicht, die erste Zwischenisolierschicht und die erste Gateleiterschicht unter Verwendung einer selbstjustierenden Maske geätzt werden, um eine Wortleitung zu bilden,
einen fünften Schritt, in dem eine zweite dünne Gateoxidschicht auf dem im vierten Schritt geätzten Teil aufwachsen gelassen wird und die zweite Zwischenisolier schicht unter Verwendung einer Gatekontaktmaske geätzt wird, um ein Gatekontaktloch zu bilden,
einen sechsten Schritt, in dem eine dritte Gateleiter schicht an beiden Seitenwänden der ersten und der zweiten Gateleiterschicht entlang als Randabstandsteil über ein Rückätzverfahren ausgebildet wird,
einen siebten Schritt, in dem ein Teil des Randabstands teils entfernt wird,
einen achten Schritt, in dem selektiv Störstellen mit einer Leitfähigkeit, die von der des Siliziumsubstrates verschieden ist, in den aktiven Bereich dotiert werden, um einen Drain- und einen Sourcebereich zu bilden, wobei der entfernte Teil des Randabstandsteils sonst über dem Drain bereich auf dem Substrat angeordnet wäre,
einen neunten Schritt, in dem wenigstens eine weitere Zwischenisolierschicht nach dem achten Schritt ausgebildet wird und anschließend die wenigstens eine weitere Zwischen isolierschicht unter Verwendung einer Metallkontaktmaske geätzt wird, um ein Metallkontaktloch zu bilden, und
einen zehnten Schritt, in dem eine Metallverdrahtung unter Verwendung einer metallischen Maske ausgebildet wird, um die Bitleitungen und die gemeinsamen Sourceleitungen zu bilden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß Störstellen mit einer Leitfähigkeit gleich der des
Siliziumsubstrates in das Substrat im ersten Schritt dotiert
werden, um die Feldschwellenspannung zu steuern.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß Störstellen mit einer Leitfähigkeit gleich der des
Siliziumsubstrates in den aktiven Bereich vor oder nach dem
Aufwachsen der ersten dünnen Gateoxidschicht im zweiten
Schritt dotiert werden, um die Gateschwellenspannung zu
steuern.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß die erste dünne Gateoxidschicht auf eine Stärke von
höchstens 200 A aufwachsen gelassen wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet,
daß die wenigstens eine weitere Zwischenisolierschicht im
neunten Schritt eine Schicht aus einem Borophosphosilikat
glas ist, die bei niedriger Temperatur aufwachsen gelassen
wird, um die Überdeckung der Metallverdrahtung zu verbessern.
9. Leistungsunabhängige Halbleiterspeichervorrichtung,
gekennzeichnet durch ein dotiertes Substrat (100), eine erste
Leiterschicht (10), die auf dem Substrat (100) ausgebildet
ist und mehrere Bereiche einschließt, von denen jeder ein
jeweiliges schwebendes Gate für die entsprechende Speicher
zelle bildet, eine zweite Leiterschicht (20), die auf dem
Substrat (100) ausgebildet ist, die erste Leiterschicht (10)
überdeckt und mehrere Bereiche einschließt, von denen jeder
ein jeweiliges Steuergate für die entsprechende Speicherzelle
bildet, wobei jedes Steuergate ein entsprechendes schwebendes
Gate der gleichen Speicherzelle überdeckt, und eine dritte
Leiterschicht (30), die auf dem Substrat (100) ausgebildet
ist, den Aufbau eines Randabstandsteils längs einer Seiten
wand des Doppelaufbaus aus der ersten und der zweiten
Leiterschicht (10, 20) hat und mehrere Bereiche einschließt,
von denen jeder ein Auswahlgate für eine Speicherzelle
bildet, wobei jedes Auswahlgate längs einer Seitenwand des
Doppelaufbaus des schwebenden Gates und des Steuergates der
gleichen Speicherzelle angeordnet ist, der erste, der zweite
und der dritte Leiter (10, 20, 30) gegeneinander in den
Speicherzellenbereichen isoliert sind und der zweite und der
dritte Leiter (20, 30) in einem Bereich zwischen den
Speicherzellen miteinander verbunden sind.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet,
daß die Speicherzellen voneinander durch eine Feldoxidschicht
getrennt sind und daß die Verbindung zwischen der zweiten und
der dritten Leiterschicht (20, 30) eine Verbindung durch ein
Kontaktloch (40) in der Feldoxidschicht einschließt.
11. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet,
daß die Speicherzellen voneinander durch eine Feldoxidschicht
getrennt sind, die Verbindung zwischen der zweiten und der
dritten Leiterschicht (20, 30) mehrere Verbindungen ein
schließt, die jeweils zwischen den Speicherzellen angeordnet
sind und jede der Verbindungen durch ein entsprechendes
Kontaktloch in der Feldoxidschicht hindurchgeht.
12. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet,
daß die erste, die zweite und die dritte Leiterschicht (10,
20, 30) aus polykristallinem Silizium bestehen.
13. Verfahren zum Herstellen einer leistungsunabhängigen
Halbleiterspeichervorrichtung, dadurch gekennzeichnet, daß
ein aktiver Bereich auf einem Substrat durch selektives
Aufwachsen einer Feldoxidschicht gebildet wird,
eine erste dünne Gateoxidschicht auf dem Substrat aufwachsen gelassen wird,
eine erste Gateleiterschicht ausgebildet wird, die die erste dünne Gateoxidschicht überdeckt,
eine erste Isolierschicht ausgebildet wird, die die erste Leiterschicht überdeckt,
eine zweite Gateleiterschicht ausgebildet wird, die die erste Isolierschicht überdeckt,
eine zweite Isolierschicht ausgebildet wird, die die zweite Leiterschicht überdeckt,
die erste Gateleiterschicht, die erste Isolierschicht, die zweite Gateleiterschicht und die zweite Isolierschicht geätzt werden, um eine Wortleitung zu bilden,
die zweite Isolierschicht geätzt wird, um darin in einem Bereich zwischen den Speicherzellen ein Gatekontaktloch zu bilden
eine dritte Gateleiterschicht an einer Seitenwand des Doppelaufbaus aus der zweiten und der ersten Leiterschicht als Randabstandsteil ausgebildet wird, wobei die zweite und die dritte Gateleiterschicht über das Gatekontaktloch miteinander verbunden werden,
ein Drain- und ein Sourcebereich im Substrat auf den gegenüberliegenden Seiten der Wortleitung ausgebildet werden, wobei das Randabstandsteil auf der gleichen Seite der Wortleitung wie der Sourcebereich liegt, und
der Drainbereich mit einer Bitleitung verbunden wird.
eine erste dünne Gateoxidschicht auf dem Substrat aufwachsen gelassen wird,
eine erste Gateleiterschicht ausgebildet wird, die die erste dünne Gateoxidschicht überdeckt,
eine erste Isolierschicht ausgebildet wird, die die erste Leiterschicht überdeckt,
eine zweite Gateleiterschicht ausgebildet wird, die die erste Isolierschicht überdeckt,
eine zweite Isolierschicht ausgebildet wird, die die zweite Leiterschicht überdeckt,
die erste Gateleiterschicht, die erste Isolierschicht, die zweite Gateleiterschicht und die zweite Isolierschicht geätzt werden, um eine Wortleitung zu bilden,
die zweite Isolierschicht geätzt wird, um darin in einem Bereich zwischen den Speicherzellen ein Gatekontaktloch zu bilden
eine dritte Gateleiterschicht an einer Seitenwand des Doppelaufbaus aus der zweiten und der ersten Leiterschicht als Randabstandsteil ausgebildet wird, wobei die zweite und die dritte Gateleiterschicht über das Gatekontaktloch miteinander verbunden werden,
ein Drain- und ein Sourcebereich im Substrat auf den gegenüberliegenden Seiten der Wortleitung ausgebildet werden, wobei das Randabstandsteil auf der gleichen Seite der Wortleitung wie der Sourcebereich liegt, und
der Drainbereich mit einer Bitleitung verbunden wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß der Schritt der Bildung der dritten Gateleiterschicht den
Schritt der Bildung der dritten Gateleiterschicht an beiden
Seitenwänden des Doppelaufbaus der zweiten Leiterschicht über
der ersten Leiterschicht entlang und den Schritt der
Entfernung der dritten Gateleiterschicht längs einer
Seitenwand umfaßt.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
daß der Schritt der Bildung der dritten Leiterschicht an
beiden Seitenwänden entlang ein Rückätzverfahrensschritt ist.
16. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß der Drain- und der Sourcebereich dadurch gebildet wird,
daß Störstellen von einem Leitfähigkeitstyp, der von dem des
Substrates verschieden ist, in den aktiven Bereich dotiert
werden.
17. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß die erste, die zweite und die dritte Gateleiterschicht
aus polykristallinem Silizium gebildet werden.
18. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß nach dem Ätzen zur Bildung der Wortleitung eine zweite
dünne Gateoxidschicht auf dem geätzten Teil der ersten
Gateleiterschicht, der ersten Isolierschicht, der zweiten
Gateleiterschicht und der zweiten Isolierschicht aufwachsen
gelassen wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet,
daß nach der Bildung der Drain- und Sourcebereiche wenigstens
eine weitere Isolierschicht ausgebildet wird, die die zweite
dünne Gateoxidschicht und die zweite Isolierschicht über
deckt.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
daß der Schritt der Verbindung des Drainbereiches mit der
Bitleitung das Ätzen der wenigstens einen weiteren Isolier
schicht, der zweiten dünnen Gateoxidschicht und der ersten
dünnen Gateoxidschicht einschließt, um ein Metallkontaktloch
zu bilden, durch das der Drainbereich mit der Bitleitung
verbunden wird.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet,
daß Störstellen vom gleichen Leitfähigkeitstyp wie dem des
Substrates in das Substrat dotiert werden, um die Feldschwel
lenspannung zu steuern.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet,
daß Störstellen vom gleichen Leitfähigkeitstyp wie dem des
Substrates in den aktiven Bereich dotiert werden, um die
Gateschwellenspannung zu steuern.
23. Verfahren nach Anspruch 19, dadurch gekennzeichnet,
daß die erste dünne Gateoxidschicht eine Stärke von höchstens
200 A hat.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet,
daß die wenigstens eine weitere Isolierschicht eine Schicht
aus einem Borophosphosilikatglas einschließt, die bei einer
bestimmten Heiztemperatur aufwachsen gelassen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890011731A KR940006094B1 (ko) | 1989-08-17 | 1989-08-17 | 불휘발성 반도체 기억장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4016346A1 true DE4016346A1 (de) | 1991-02-21 |
DE4016346C2 DE4016346C2 (de) | 1994-10-27 |
Family
ID=19289021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4016346A Expired - Fee Related DE4016346C2 (de) | 1989-08-17 | 1990-05-21 | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US5041886A (de) |
KR (1) | KR940006094B1 (de) |
DE (1) | DE4016346C2 (de) |
GB (1) | GB2235088B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0517607A1 (de) * | 1991-06-07 | 1992-12-09 | Commissariat A L'energie Atomique | Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle und dadurch hergestellte Speicherzelle |
WO1994010706A1 (en) * | 1992-10-30 | 1994-05-11 | International Business Machines Corporation | Flash eeprom |
EP0865076A2 (de) * | 1997-03-13 | 1998-09-16 | Motorola, Inc. | Elektrodenstruktur für Transistoren, nicht flüchtige Speicheranordnungen und dergleichen, und Verfahren zu deren Herstellung |
Families Citing this family (115)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0639860B1 (de) * | 1988-10-21 | 2000-06-28 | Kabushiki Kaisha Toshiba | Nichtflüchtiger Halbleiterspeicher |
US5343063A (en) * | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5512505A (en) * | 1990-12-18 | 1996-04-30 | Sandisk Corporation | Method of making dense vertical programmable read only memory cell structure |
WO1992016020A1 (en) * | 1991-03-06 | 1992-09-17 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory cell having gate electrode on sidewall of gate electrode part |
US5338952A (en) * | 1991-06-07 | 1994-08-16 | Sharp Kabushiki Kaisha | Non-volatile memory |
US5477068A (en) * | 1992-03-18 | 1995-12-19 | Rohm Co., Ltd. | Nonvolatile semiconductor memory device |
US5587332A (en) * | 1992-09-01 | 1996-12-24 | Vlsi Technology, Inc. | Method of making flash memory cell |
JPH06120515A (ja) * | 1992-10-09 | 1994-04-28 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリのデータ書き込み及びデータ消去方法 |
US5859455A (en) * | 1992-12-31 | 1999-01-12 | Yu; Shih-Chiang | Non-volatile semiconductor memory cell with control gate and floating gate and select gate located above the channel |
US5324960A (en) * | 1993-01-19 | 1994-06-28 | Motorola, Inc. | Dual-transistor structure and method of formation |
US5508955A (en) * | 1993-05-20 | 1996-04-16 | Nexcom Technology, Inc. | Electronically erasable-programmable memory cell having buried bit line |
JP3060272B2 (ja) * | 1993-11-01 | 2000-07-10 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
US5585293A (en) * | 1994-06-03 | 1996-12-17 | Motorola Inc. | Fabrication process for a 1-transistor EEPROM memory device capable of low-voltage operation |
GB2292008A (en) * | 1994-07-28 | 1996-02-07 | Hyundai Electronics Ind | A split gate type flash eeprom cell |
JP2658907B2 (ja) * | 1994-09-29 | 1997-09-30 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
KR0170285B1 (ko) * | 1995-05-12 | 1999-03-30 | 김광호 | 반도체 장치의 소자 분리 방법 |
US5945705A (en) * | 1995-08-01 | 1999-08-31 | Advanced Micro Devices, Inc. | Three-dimensional non-volatile memory |
US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
US5597751A (en) * | 1995-12-20 | 1997-01-28 | Winbond Electronics Corp. | Single-side oxide sealed salicide process for EPROMs |
EP0904588B1 (de) * | 1996-06-14 | 2001-07-25 | Infineon Technologies AG | Anordnung und verfahren zum speichern und lesen von mehrpegelladung |
KR100238199B1 (ko) * | 1996-07-30 | 2000-01-15 | 윤종용 | 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법 |
KR100239459B1 (ko) | 1996-12-26 | 2000-01-15 | 김영환 | 반도체 메모리 소자 및 그 제조방법 |
KR100221619B1 (ko) * | 1996-12-28 | 1999-09-15 | 구본준 | 플래쉬 메모리 셀의 제조방법 |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
US6008087A (en) * | 1998-01-05 | 1999-12-28 | Texas Instruments - Acer Incorporated | Method to form high density NAND structure nonvolatile memories |
US6365455B1 (en) * | 1998-06-05 | 2002-04-02 | Mosel Vitelic, Inc. | Flash memory process using polysilicon spacers |
US6093609A (en) * | 1998-11-18 | 2000-07-25 | United Microelectronics Corp. | Method for forming semiconductor device with common gate, source and well |
US6091104A (en) * | 1999-03-24 | 2000-07-18 | Chen; Chiou-Feng | Flash memory cell with self-aligned gates and fabrication process |
US6525371B2 (en) | 1999-09-22 | 2003-02-25 | International Business Machines Corporation | Self-aligned non-volatile random access memory cell and process to make the same |
KR100554833B1 (ko) * | 1999-10-11 | 2006-02-22 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그의 제조방법 |
US6314049B1 (en) | 2000-03-30 | 2001-11-06 | Micron Technology, Inc. | Elimination of precharge operation in synchronous flash memory |
US6654847B1 (en) | 2000-06-30 | 2003-11-25 | Micron Technology, Inc. | Top/bottom symmetrical protection scheme for flash |
US6785764B1 (en) | 2000-05-11 | 2004-08-31 | Micron Technology, Inc. | Synchronous flash memory with non-volatile mode register |
US7073014B1 (en) * | 2000-07-28 | 2006-07-04 | Micron Technology, Inc. | Synchronous non-volatile memory system |
US6615307B1 (en) * | 2000-05-10 | 2003-09-02 | Micron Technology, Inc. | Flash with consistent latency for read operations |
US6851026B1 (en) * | 2000-07-28 | 2005-02-01 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
US6728161B1 (en) | 2000-06-30 | 2004-04-27 | Micron Technology, Inc. | Zero latency-zero bus turnaround synchronous flash memory |
US6785765B1 (en) | 2000-06-30 | 2004-08-31 | Micron Technology, Inc. | Status register to improve initialization of a synchronous memory |
US20050135180A1 (en) * | 2000-06-30 | 2005-06-23 | Micron Technology, Inc. | Interface command architecture for synchronous flash memory |
US6304497B1 (en) | 2000-06-30 | 2001-10-16 | Micron Technology, Inc. | Synchronous memory status register |
US6278654B1 (en) | 2000-06-30 | 2001-08-21 | Micron Technology, Inc. | Active terminate command in synchronous flash memory |
US6675255B1 (en) | 2000-06-30 | 2004-01-06 | Micron Technology, Inc. | Device initialize command for a synchronous memory |
US6442076B1 (en) | 2000-06-30 | 2002-08-27 | Micron Technology, Inc. | Flash memory with multiple status reading capability |
US6697907B1 (en) | 2000-06-30 | 2004-02-24 | Micron Technology, Inc. | Hardware initialization of a synchronous memory |
TW503528B (en) | 2000-07-12 | 2002-09-21 | Koninkl Philips Electronics Nv | Semiconductor device |
US6883044B1 (en) * | 2000-07-28 | 2005-04-19 | Micron Technology, Inc. | Synchronous flash memory with simultaneous access to one or more banks |
US6396728B1 (en) | 2000-07-28 | 2002-05-28 | Micron Technology, Inc. | Array organization for high-performance memory devices |
US6366524B1 (en) | 2000-07-28 | 2002-04-02 | Micron Technology Inc. | Address decoding in multiple-bank memory architectures |
US6728798B1 (en) * | 2000-07-28 | 2004-04-27 | Micron Technology, Inc. | Synchronous flash memory with status burst output |
US6307779B1 (en) | 2000-07-28 | 2001-10-23 | Micron Technology, Inc. | Method and circuitry for bank tracking in write command sequence |
US6246626B1 (en) | 2000-07-28 | 2001-06-12 | Micron Technology, Inc. | Protection after brown out in a synchronous memory |
US6445603B1 (en) | 2000-08-21 | 2002-09-03 | Micron Technology, Inc. | Architecture, package orientation and assembly of memory devices |
US6496425B1 (en) | 2000-08-21 | 2002-12-17 | Micron Technology, Inc | Multiple bit line column redundancy |
US6275446B1 (en) | 2000-08-25 | 2001-08-14 | Micron Technology, Inc. | Clock generation circuits and methods |
US6507525B1 (en) | 2000-08-25 | 2003-01-14 | Micron Technology, Inc. | Differential sensing in a memory |
US6304488B1 (en) | 2000-08-25 | 2001-10-16 | Micron Technology, Inc. | Current limiting negative switch circuit |
US6359821B1 (en) | 2000-08-25 | 2002-03-19 | Micron Technology, Inc. | Differential sensing in a memory with reference current |
US6327202B1 (en) | 2000-08-25 | 2001-12-04 | Micron Technology, Inc. | Bit line pre-charge in a memory |
US6541849B1 (en) * | 2000-08-25 | 2003-04-01 | Micron Technology, Inc. | Memory device power distribution |
US6711701B1 (en) * | 2000-08-25 | 2004-03-23 | Micron Technology, Inc. | Write and erase protection in a synchronous memory |
US6504768B1 (en) | 2000-08-25 | 2003-01-07 | Micron Technology, Inc. | Redundancy selection in memory devices with concurrent read and write |
US6496434B1 (en) | 2000-08-25 | 2002-12-17 | Micron Technology Inc. | Differential sensing in a memory using two cycle pre-charge |
US6445625B1 (en) | 2000-08-25 | 2002-09-03 | Micron Technology, Inc. | Memory device redundancy selection having test inputs |
US6310809B1 (en) | 2000-08-25 | 2001-10-30 | Micron Technology, Inc. | Adjustable pre-charge in a memory |
US6877100B1 (en) | 2000-08-25 | 2005-04-05 | Micron Technology, Inc. | Adjustable timing circuit of an integrated circuit by selecting and moving clock edges based on a signal propagation time stored in a programmable non-volatile fuse circuit |
US6691204B1 (en) * | 2000-08-25 | 2004-02-10 | Micron Technology, Inc. | Burst write in a non-volatile memory device |
US6580659B1 (en) | 2000-08-25 | 2003-06-17 | Micron Technology, Inc. | Burst read addressing in a non-volatile memory device |
US6307790B1 (en) | 2000-08-30 | 2001-10-23 | Micron Technology, Inc. | Read compression in a memory |
US6304510B1 (en) | 2000-08-31 | 2001-10-16 | Micron Technology, Inc. | Memory device address decoding |
US6868015B2 (en) * | 2000-09-20 | 2005-03-15 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gate spacer portions |
US6727545B2 (en) | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
US6627946B2 (en) | 2000-09-20 | 2003-09-30 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gates protruding portions |
US6774426B2 (en) * | 2000-12-19 | 2004-08-10 | Micron Technology, Inc. | Flash cell with trench source-line connection |
JP2002190534A (ja) * | 2000-12-20 | 2002-07-05 | Nec Corp | 半導体記憶装置およびその製造方法 |
US6563167B2 (en) | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
JP3922341B2 (ja) * | 2001-01-11 | 2007-05-30 | セイコーエプソン株式会社 | 不揮発性メモリトランジスタを有する半導体装置の製造方法 |
KR100437470B1 (ko) * | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
US6627942B2 (en) | 2001-03-29 | 2003-09-30 | Silicon Storage Technology, Inc | Self-aligned floating gate poly for a flash E2PROM cell |
US6967372B2 (en) | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
US6743674B2 (en) * | 2001-09-18 | 2004-06-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells and strap regions, and a memory array and strap regions made thereby |
US6952033B2 (en) | 2002-03-20 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried bit-line and raised source line |
US6917069B2 (en) * | 2001-10-17 | 2005-07-12 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried bit-line and vertical word line transistor |
US6566706B1 (en) * | 2001-10-31 | 2003-05-20 | Silicon Storage Technology, Inc. | Semiconductor array of floating gate memory cells and strap regions |
US6541324B1 (en) | 2001-11-02 | 2003-04-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region |
US20030102504A1 (en) * | 2001-12-05 | 2003-06-05 | Geeng-Chuan Chern | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric |
US6756633B2 (en) * | 2001-12-27 | 2004-06-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges |
US6861698B2 (en) * | 2002-01-24 | 2005-03-01 | Silicon Storage Technology, Inc. | Array of floating gate memory cells having strap regions and a peripheral logic device region |
US6878591B2 (en) * | 2002-02-07 | 2005-04-12 | Silicon Storage Technology, Inc. | Self aligned method of forming non-volatile memory cells with flat word line |
US6657252B2 (en) | 2002-03-19 | 2003-12-02 | International Business Machines Corporation | FinFET CMOS with NVRAM capability |
US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
US6952034B2 (en) * | 2002-04-05 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried source line and floating gate |
US6891220B2 (en) * | 2002-04-05 | 2005-05-10 | Silicon Storage Technology, Inc. | Method of programming electrons onto a floating gate of a non-volatile memory cell |
US6706592B2 (en) * | 2002-05-14 | 2004-03-16 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor array of non-volatile memory cells |
US6958273B2 (en) * | 2003-03-21 | 2005-10-25 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried floating gate, pointed floating gate and pointed channel region, and a memory array made thereby |
US6873006B2 (en) * | 2003-03-21 | 2005-03-29 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region |
JP2005051244A (ja) * | 2003-07-30 | 2005-02-24 | Mosel Vitelic Inc | 集積回路の製造方法 |
US6906379B2 (en) * | 2003-08-28 | 2005-06-14 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried floating gate |
CA2479868A1 (en) * | 2003-09-02 | 2005-03-02 | Ronald E. Brick | Light fixture |
KR100645040B1 (ko) * | 2004-02-09 | 2006-11-10 | 삼성전자주식회사 | 소오스 스트래핑을 갖는 플래시 메모리 소자의 셀 어레이 |
US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
JP2006093707A (ja) * | 2004-09-22 | 2006-04-06 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
KR100621553B1 (ko) * | 2004-09-22 | 2006-09-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US7436708B2 (en) * | 2006-03-01 | 2008-10-14 | Micron Technology, Inc. | NAND memory device column charging |
US7641226B2 (en) * | 2006-11-01 | 2010-01-05 | Autoliv Development Ab | Side airbag module with an internal guide fin |
US8138524B2 (en) | 2006-11-01 | 2012-03-20 | Silicon Storage Technology, Inc. | Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby |
TWI331377B (en) * | 2007-03-09 | 2010-10-01 | Nanya Technology Corp | Method for fabricating flash memory device |
US9461182B2 (en) * | 2007-05-07 | 2016-10-04 | Infineon Technologies Ag | Memory cell |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US8148768B2 (en) * | 2008-11-26 | 2012-04-03 | Silicon Storage Technology, Inc. | Non-volatile memory cell with self aligned floating and erase gates, and method of making same |
JP5169773B2 (ja) * | 2008-11-27 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体メモリの動作方法およびシステム |
US8101492B2 (en) * | 2009-09-23 | 2012-01-24 | Infineon Technologies Ag | Method for making semiconductor device |
US8470670B2 (en) * | 2009-09-23 | 2013-06-25 | Infineon Technologies Ag | Method for making semiconductor device |
US8822329B2 (en) * | 2009-09-28 | 2014-09-02 | Infineon Technologies Ag | Method for making conductive interconnects |
US8101477B1 (en) | 2010-09-28 | 2012-01-24 | Infineon Technologies Ag | Method for making semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0349774A2 (de) * | 1988-06-08 | 1990-01-10 | Eliyahou Harari | Sehr kompakte EPROM und Flash-EEPROM-Bauelemente |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
JPS6046554B2 (ja) * | 1978-12-14 | 1985-10-16 | 株式会社東芝 | 半導体記憶素子及び記憶回路 |
US4331968A (en) * | 1980-03-17 | 1982-05-25 | Mostek Corporation | Three layer floating gate memory transistor with erase gate over field oxide region |
JPS57196580A (en) * | 1981-05-27 | 1982-12-02 | Toshiba Corp | Nonvolatile semiconductor memory storage |
JPS5854668A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 電気的消去型読出し専用メモリおよびその製造方法 |
US4446535A (en) * | 1981-12-31 | 1984-05-01 | International Business Machines Corporation | Non-inverting non-volatile dynamic RAM cell |
US4822750A (en) * | 1983-08-29 | 1989-04-18 | Seeq Technology, Inc. | MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide |
JPH06105786B2 (ja) * | 1985-08-20 | 1994-12-21 | セイコーエプソン株式会社 | 不揮発性メモリ− |
JPS62179769A (ja) * | 1986-02-03 | 1987-08-06 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ及びその製造方法 |
IT1191566B (it) * | 1986-06-27 | 1988-03-23 | Sgs Microelettronica Spa | Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione |
JPS6365674A (ja) * | 1986-09-05 | 1988-03-24 | Agency Of Ind Science & Technol | 半導体不揮発性ram |
US4794565A (en) * | 1986-09-15 | 1988-12-27 | The Regents Of The University Of California | Electrically programmable memory device employing source side injection |
-
1989
- 1989-08-17 KR KR1019890011731A patent/KR940006094B1/ko not_active IP Right Cessation
- 1989-09-25 US US07/412,305 patent/US5041886A/en not_active Expired - Lifetime
-
1990
- 1990-05-21 DE DE4016346A patent/DE4016346C2/de not_active Expired - Fee Related
- 1990-05-21 GB GB9011355A patent/GB2235088B/en not_active Expired - Fee Related
-
1991
- 1991-03-20 US US07/672,575 patent/US5073513A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0349774A2 (de) * | 1988-06-08 | 1990-01-10 | Eliyahou Harari | Sehr kompakte EPROM und Flash-EEPROM-Bauelemente |
Non-Patent Citations (1)
Title |
---|
Elektronik 1, 8.1.88, S. 9 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0517607A1 (de) * | 1991-06-07 | 1992-12-09 | Commissariat A L'energie Atomique | Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle und dadurch hergestellte Speicherzelle |
FR2677481A1 (fr) * | 1991-06-07 | 1992-12-11 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire non volatile et cellule de memoire obtenue. |
US5256584A (en) * | 1991-06-07 | 1993-10-26 | Commissariat A L'energie Atomique | Method for producing a non-volatile memory cell using spacers |
WO1994010706A1 (en) * | 1992-10-30 | 1994-05-11 | International Business Machines Corporation | Flash eeprom |
US5910912A (en) * | 1992-10-30 | 1999-06-08 | International Business Machines Corporation | Flash EEPROM with dual-sidewall gate |
EP0865076A2 (de) * | 1997-03-13 | 1998-09-16 | Motorola, Inc. | Elektrodenstruktur für Transistoren, nicht flüchtige Speicheranordnungen und dergleichen, und Verfahren zu deren Herstellung |
EP0865076A3 (de) * | 1997-03-13 | 1998-10-21 | Motorola, Inc. | Elektrodenstruktur für Transistoren, nicht flüchtige Speicheranordnungen und dergleichen, und Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
KR910005296A (ko) | 1991-03-30 |
GB9011355D0 (en) | 1990-07-11 |
US5041886A (en) | 1991-08-20 |
KR940006094B1 (ko) | 1994-07-06 |
DE4016346C2 (de) | 1994-10-27 |
GB2235088A (en) | 1991-02-20 |
GB2235088B (en) | 1993-07-14 |
US5073513A (en) | 1991-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4016346C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung und ein Verfahren zu ihrer Herstellung | |
DE4114344C2 (de) | Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis | |
DE3850943T2 (de) | Löschbaren programmierbarer Speicher. | |
DE10194689B4 (de) | Nichtflüchtige Halbleiterspeicher mit zwei Speichereinheiten und Verfahren zu deren Herstellung | |
DE3037431C2 (de) | ||
DE3782279T2 (de) | Elektrisch veraenderbare, nichtfluechtige speicheranordnung vom schwebenden gate-typ, mit geringerer tunneleffektflaeche und herstellung derselben. | |
DE69432568T2 (de) | Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat | |
DE68924849T2 (de) | Nichtflüchtiger halbleiterspeicher und verfahren zur herstellung. | |
DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
DE69312676T2 (de) | Prozess zur Herstellung von integrierten Bauelementen einschliesslich nichtvolatiler Speicher und Transistoren mit Tunneloxidschutz | |
EP0783181A1 (de) | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE10129958A1 (de) | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren | |
DE69013094T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung. | |
DE10336876A1 (de) | Speicherzelle mit Nanokristallen oder Nanodots | |
DE102004006505A1 (de) | Charge-Trapping-Speicherzelle und Herstellungsverfahren | |
DE69207386T2 (de) | Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's | |
DE69028245T2 (de) | Dynamische RAM-Zelle mit hoher Dichte | |
DE68905622T2 (de) | Schwebender gate-eeprom-speicher mit einem transistor zu sourceleitungsauswahl. | |
DE69732618T2 (de) | Eine asymmetrische Zelle für eine Halbleiterspeichermatrix und deren Herstellungsmethode | |
DE102008032551B4 (de) | Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente | |
DE19807010B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
DE19748495C2 (de) | EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld | |
DE69121775T2 (de) | Auslöschbare programmierbare Speicheranordnung | |
DE10220922A1 (de) | Flash-Speicherzelle und Herstellungsverfahren | |
DE2937952A1 (de) | Nichtfluechtige speicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |