CN100442538C - 非挥发性记忆体的操作方法 - Google Patents

非挥发性记忆体的操作方法 Download PDF

Info

Publication number
CN100442538C
CN100442538C CNB2005101083869A CN200510108386A CN100442538C CN 100442538 C CN100442538 C CN 100442538C CN B2005101083869 A CNB2005101083869 A CN B2005101083869A CN 200510108386 A CN200510108386 A CN 200510108386A CN 100442538 C CN100442538 C CN 100442538C
Authority
CN
China
Prior art keywords
bias voltage
volatility memory
memory according
grid
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101083869A
Other languages
English (en)
Other versions
CN1949536A (zh
Inventor
郭明昌
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB2005101083869A priority Critical patent/CN100442538C/zh
Publication of CN1949536A publication Critical patent/CN1949536A/zh
Application granted granted Critical
Publication of CN100442538C publication Critical patent/CN100442538C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非挥发性记忆体的操作方法，其中非挥发性记忆体包括基底、栅极、电荷陷入层、源极区、漏极区，电荷陷入层靠近源极区的一侧为辅助电荷区，电荷陷入层靠近漏极区的一侧为资料储存区，且在进行操作之前预先在辅助电荷区中注入电子。当执行程式化操作时，在栅极施加第一偏压，在源极区施加第二偏压，在漏极区施加第三偏压，在基底施加第四偏压，其中第一偏压大于第四偏压，第三偏压大于第二偏压，且第二偏压大于第四偏压，以产生通道启始二次热电子注入效应将电子注入资料储存区。

Description

非挥发性记忆体的操作方法
技术领域
本发明是有关于一种记忆体的操作方法，且特别是有关于一种非挥发性记忆体的操作方法。
背景技术
非挥发性记忆体中的可电抹除可程式唯读记忆体(ElectricallyErasable Programmable Read Only Memory，EEPROM)具有可进行多次资料的存入、读取、抹除等动作，且存入的资料在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。
典型的可电抹除且可程式唯读记忆体是以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。当记忆体进行程式化(Program)时，注入浮置栅极的电子会均匀分布于整个多晶硅浮置栅极层之中。然而，当多晶硅浮置栅极层下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。
因此，为了解决可电抹除可程式唯读记忆体元件漏电流的问题，目前习知的一种方法是采用一电荷陷入层取代多晶硅浮置栅极，此电荷陷入层的材质例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合介电层在内的堆叠式(Stacked)栅极结构，具有此堆叠式栅极结构的EEPROM通称为氮化硅唯读记忆体(NROM)。
氮化硅唯读记忆体通常是利用注入热电子(hot electron)的方式进行程式化，需要高操作电压以及消耗高功率。然而，当非挥发性记忆胞的尺寸被降低时，通道也相对的会变小，而高操作电压会造成贯穿效应(Punch-Through Effect)，且会导致高漏电流(Leakage Current)与低程式化效率。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性记忆体的操作方法，可具有较高的程式化效率。
本发明提出一种非挥发性记忆体的操作方法，其中非挥发性记忆体包括位于基底上的栅极、位于栅极与基底之间的电荷陷入层、位于栅极一侧的基底中的源极区、位于栅极另一侧的基底中的漏极区，电荷陷入层靠近源极区的一侧为辅助电荷区，电荷陷入层靠近漏极区的一侧为资料储存区，辅助电荷区的临界电压约为4～5伏特，资料储存区的临界电压约为2伏特。在辅助电荷区和资料储存区之中会有一突发电场(abrupt electricalfield)，因此有增强程式化效率的功能。且在进行操作之前预先在辅助电荷区中注入电子。当执行程式化操作时，在栅极施加第一偏压，在源极区施加第二偏压，在漏极区施加第三偏压，在基底施加第四偏压，其中第一偏压大于第四偏压，第三偏压大于第二偏压，且第二偏压大于第四偏压，以产生通道启始二次热电子注入(channel initiated secondary hot electroninjection，CHISEL)效应将电子注入资料储存区。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第一偏压为2～7伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第一偏压为4～5伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第二偏压为-2～2伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第二偏压为0伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第三偏压为3～6伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第三偏压为4～5伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第四偏压为0～-4伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第四偏压为-1～-2伏特。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，电荷陷入层的材质包括氮化硅。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，电荷陷入层包括由绝缘层及夹在绝缘层中的纳米结晶层所组成的复合膜层。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，非挥发性记忆体更包括位于基底与电荷陷入层之间的第一介电层。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第一介电层的材质包括氧化硅。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，非挥发性记忆体更包括位于电荷陷入层与栅极之间的第二介电层。
依照本发明的一较佳实施例所述，在上述的非挥发性记忆体的操作方法中，第二介电层的材质包括氧化硅。
由于在本发明所提出的操作方法中，在进行程式化操作时是利用通道启始二次热电子注入的方式，同时在辅助电荷区和资料储存区之中会有一突发电场，因此可降低程式化电压及程式化电流，具有较高的程式化效率。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1所绘示为本发明一实施例的非挥发性记忆体的剖视图。
100：基底        102：栅极
104：电荷陷入层  104a：辅助电荷区
104b：电荷储存区 106：源极区
108：漏极区      110：介电层
112：介电层
具体实施方式
请参阅图1所示，为本发明一实施例的非挥发性记忆体的剖视图。
如图1所示，非挥发性记忆胞包括基底100、栅极102、电荷陷入层104、源极区106及漏极区108。基底100例如是P型硅基底。
栅极102配置于基底100上，栅极102的材质例如是掺杂多晶硅。
电荷陷入层104配置于栅极102与基底100之间，电荷陷入层104的材质例如是氮化硅。此外，电荷陷入层104也可以是由绝缘层及夹在绝缘层中的纳米结晶层所组成的复合膜层。电荷陷入层104靠近源极区106的一侧为辅助电荷区104a，电荷陷入层104靠近漏极区108的一侧为资料储存区104b。
源极区106配置于栅极102一侧的基底100中，而漏极区108配置于栅极102另一侧的基底100中。源极区106与漏极区108例如是N型掺杂区。
另外，更可在基底100与电荷陷入层104之间配置介电层110，以及可在电荷陷入层104与栅极102之间配置介电层112。介电层110及介电层112的材质例如是氧化硅。
本发明的非挥发性记忆体的操作方法于进行操作之前，会预先在辅助电荷区104a中注入电子。在辅助电荷区104a中注入电子的方法例如是利用通道热电子(channel hot electron)注入。如此一来，在进行程式化操作时，在栅极102上施加的电压受到辅助电荷区104a中电子的屏蔽避效应，会在栅极102下方的基底100中，介于辅助电荷区104a和资料储存区104b之中产生突发电场(abrupt electrical field)，有助于电子注入电荷陷入层104的资料储存区104b中。
在对本发明的非挥发性记忆体进行程式化操作时，会在栅极102施加第一偏压，在源极区106施加第二偏压，在漏极区108施加第三偏压，在基底100施加第四偏压，而第一偏压大于第四偏压，第三偏压大于第二偏压，且第二偏压大于第四偏压，以产生通道启始二次热电子注入效应将电子注入电荷陷入层104的资料储存区104b。其中，第一偏压例如是2～7伏特，较佳的是4～5伏特。第二偏压例如是-2～2伏特，较佳的是0伏特。第三偏压例如是3～6伏特，较佳的是4～5伏特。第四偏压例如是0～-4伏特，较佳的是-1～-2伏特。
由上述可知，在进行程式化操作时，由源极区106所产生的通道热电子会在基底100中撞击出电子-电洞堆。因为施加于基底100的第四偏压小于施加于栅极102的第一偏压，所产生的电场会驱使电洞往基底100的电极方向流动，再次撞击出电子-电洞堆，而所撞击出的二次电子受到电场的影响，会注入到电荷陷入层104的电荷储存区104b中。由于本发明是利用通道启始二次热电子注入效应进行程式化操作，再加上元件本身在辅助电荷区和资料储存区之中会有一突发电场(abrupt electrical field)，因此有增强程式化效率的功能，因此可以降低所需的程式化电压及程式化电流而达到高效率的程式化操作方式。
综上所述，本发明至少具有下列优点：
1、利用本发明的非挥发性记忆体的操作方法进行程式化操作时，可降低所需的程式化电压及程式化电流，具有较高的程式化效率。
2、在本发明的非挥发性记忆体的操作方法中，在进行程式化之前，预先在辅助电荷区中注入电子，会在基底中产生突发电场，有助于电子注入电荷储存区，可提升程式化效率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (15)

1、一种非挥发性记忆体的操作方法，其中该非挥发性记忆体包括位于一基底上的一栅极、位于该栅极与该基底的间的一电荷陷入层、位于该栅极一侧的该基底中的一源极区、位于该栅极另一侧的该基底中的一漏极区，该电荷陷入层靠近该源极区的一侧为一辅助电荷区，该电荷陷入层靠近该漏极区的一侧为一资料储存区，且在进行操作之前预先在该辅助电荷区中注入电子，其特征在于该操作方法包括：
当执行一程式化操作时，在该栅极施加一第一偏压，在该源极区施加一第二偏压，在该漏极区施加一第三偏压，在该基底施加一第四偏压，其中该第一偏压大于该第四偏压，该第三偏压大于该第二偏压，且该第二偏压大于该第四偏压，以产生通道启始二次热电子注入效应将电子注入该资料储存区。
2、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的第一偏压为2～7伏特。
3、根据权利要求2所述的非挥发性记忆体的操作方法，其特征在于其中所述的第一偏压为4～5伏特。
4、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的第二偏压为-2～2伏特。
5、根据权利要求4所述的非挥发性记忆体的操作方法，其特征在于其中所述的第二偏压为0伏特。
6、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的第三偏压为3～6伏特。
7、根据权利要求6所述的非挥发性记忆体的操作方法，其特征在于其中所述的第三偏压为4～5伏特。
8、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的第四偏压为0～-4伏特。
9、根据权利要求8所述的非挥发性记忆体的操作方法，其特征在于其中所述的第四偏压为-1～-2伏特。
10、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的电荷陷入层的材质包括氮化硅。
11、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的电荷陷入层包括由一绝缘层及夹在该绝缘层中的一纳米结晶层所组成的一复合膜层。
12、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的非挥发性记忆体更包括位于该基底与该电荷陷入层之间的一第一介电层。
13、根据权利要求12所述的非挥发性记忆体的操作方法，其特征在于其中所述的第一介电层的材质包括氧化硅。
14、根据权利要求1所述的非挥发性记忆体的操作方法，其特征在于其中所述的非挥发性记忆体更包括位于该电荷陷入层与该栅极之间的一第二介电层。
15、根据权利要求14所述的非挥发性记忆体的操作方法，其特征在于其中所述的第二介电层的材质包括氧化硅。
CNB2005101083869A 2005-10-13 2005-10-13 非挥发性记忆体的操作方法 Expired - Fee Related CN100442538C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101083869A CN100442538C (zh) 2005-10-13 2005-10-13 非挥发性记忆体的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101083869A CN100442538C (zh) 2005-10-13 2005-10-13 非挥发性记忆体的操作方法

Publications (2)

Publication Number Publication Date
CN1949536A CN1949536A (zh) 2007-04-18
CN100442538C true CN100442538C (zh) 2008-12-10

Family

ID=38018972

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101083869A Expired - Fee Related CN100442538C (zh) 2005-10-13 2005-10-13 非挥发性记忆体的操作方法

Country Status (1)

Country Link
CN (1) CN100442538C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826531B (zh) * 2009-03-06 2012-08-22 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
CN101826526B (zh) * 2009-03-06 2012-01-25 中芯国际集成电路制造(上海)有限公司 半导体存储器单元、驱动其的方法及半导体存储器
CN107068772B (zh) * 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6801453B2 (en) * 2002-04-02 2004-10-05 Macronix International Co., Ltd. Method and apparatus of a read scheme for non-volatile memory
US6862219B2 (en) * 2003-03-19 2005-03-01 Winbond Electronics Corp. Weak programming method of non-volatile memory
EP1583101A1 (en) * 2004-04-01 2005-10-05 Macronix International Co., Ltd. Integrated code and data flash memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6801453B2 (en) * 2002-04-02 2004-10-05 Macronix International Co., Ltd. Method and apparatus of a read scheme for non-volatile memory
US6862219B2 (en) * 2003-03-19 2005-03-01 Winbond Electronics Corp. Weak programming method of non-volatile memory
EP1583101A1 (en) * 2004-04-01 2005-10-05 Macronix International Co., Ltd. Integrated code and data flash memory

Also Published As

Publication number Publication date
CN1949536A (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
US6490196B1 (en) Method for operating a nonvolatile memory having embedded word lines
KR101308692B1 (ko) 메모리 디바이스들을 소거 및 프로그래밍하는 방법
US6580135B2 (en) Silicon nitride read only memory structure and method of programming and erasure
TW476144B (en) Non-volatile memory
KR20030087224A (ko) 부유트랩형 비휘발성 기억소자의 소거 방법
CN101000801A (zh) 一种非易失性存储器的编程与擦除方法
KR100558004B1 (ko) 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
CN100442538C (zh) 非挥发性记忆体的操作方法
JP2008047726A (ja) スプリットゲート型不揮発性メモリとその製造方法
CN101814322A (zh) 非挥发性记忆胞的操作方法及运用该方法的记忆体装置
CN101093837A (zh) 非易失性存储器的操作方法
US8659952B2 (en) Method of operating non-volatile memory
US7852680B2 (en) Operating method of multi-level memory cell
CN101013703A (zh) 一种用于辅助电荷存储器器件的阵列结构
JP2963882B2 (ja) フラッシュメモリセルのプログラム方法
CN104934430A (zh) Nor型闪存存储器及其制造方法
US5889705A (en) Method for erasing electrically erasable and programmable memory cells
CN103972179B (zh) 一种提高B4-Flash器件耐久性的方法
JP5162075B2 (ja) 不揮発性半導体メモリ及びその動作方法
KR100780866B1 (ko) 비휘발성 메모리 소자 및 그 형성방법
CN101097951B (zh) 非挥发性记忆胞结构以及操作方法
TWI294691B (en) Method for operating non-volatile memory
KR100274344B1 (ko) 플래쉬메모리셀의소거방법
CN100423213C (zh) 非易失性存储器的操作方法
KR100230739B1 (ko) 이이피롬 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20191013