CN101097951B - 非挥发性记忆胞结构以及操作方法 - Google Patents
非挥发性记忆胞结构以及操作方法 Download PDFInfo
- Publication number
- CN101097951B CN101097951B CN2006100904976A CN200610090497A CN101097951B CN 101097951 B CN101097951 B CN 101097951B CN 2006100904976 A CN2006100904976 A CN 2006100904976A CN 200610090497 A CN200610090497 A CN 200610090497A CN 101097951 B CN101097951 B CN 101097951B
- Authority
- CN
- China
- Prior art keywords
- memory cell
- doped region
- gate structure
- carrier storage
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性记忆胞结构、混合型非挥发性记忆胞阵列结构以及程式化方法，在混合型非挥发性记忆胞阵列结构中，每一非挥发性记忆胞至少具有一空乏型记忆胞。其中此空乏型记忆胞是以一闸极结构与一掺杂区组成。由于掺杂区的厚度相对较薄，因此藉由在闸极结构上外加一电压以转换闸极结构下方的掺杂区的导电性，并且同时在掺杂区的两端外加一偏压以控制此空乏型记忆胞的操作。此外，混合型非挥发性记忆胞阵列的每一非挥发性记忆胞还包括一加强型记忆胞，因此每一非挥发性记忆胞至少提供四个载子储存位置，而提高单位记忆元件的储存位元数。
Description
技术领域
本发明是有关于一种非挥发性记忆胞阵列结构以及其操作方法，且特别是有关于一种混合型非挥发性记忆胞阵列结构以及其操作方法。
背景技术
非挥发性记忆体中的可电抹除可程式唯读记忆体(ElectricallyErasable Programmable Read Only Memory，EEPROM)具有可进行多次资料的存入、读取、抹除等动作，且存入的资料在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。
典型的可电抹除且可程式唯读记忆体系以掺杂的多晶硅制作浮置闸极(Floating Gate)与控制闸极(Control Gate)。当记忆体进行程式化(Program)时，注入浮置闸极的电子会均匀分布于整个多晶硅浮置闸极层之中。然而，当多晶硅浮置闸极层下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。
因此，为了解决可电抹除可程式唯读记忆体元件漏电流的问题，目前习知的一种方法是采用一电荷陷入层取代多晶硅浮置闸极，此电荷陷入层的材质例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合介电层在内的堆叠式(Stacked)闸极结构，具有此堆叠式闸极结构的EEPROM通称为氮化硅唯读记忆体。
然而，习知的非挥发性记忆体元件会在闸极结构形成之后，于基底中进行掺杂，以形成源极区与汲极区，除了在制程上多了一道掺杂的制程之外，也增加了制造成本。且在四倍特征尺寸F(feature size)平方(4F2)区域中，只提供两个载子储存位置。
因此，如何提高单位非挥发性记忆体元件的载子储存密度以及降低制造成本，成为目前所重视的议题。
发明内容
依据本发明提供一实施例的目的就是在提供一种非挥发性记忆胞(称其为空乏型记忆胞)，以氧化硅/氮化硅/氧化硅层(oxide/nitride/oxide，ONO)中的氮化硅层做为载子捕捉元件，并且在基底中以相对较薄的掺杂区做为源极/汲极区，经由外加于闸极结构、源极/汲极区上的电压直接控制闸极结构下方的通道开关，以操作非挥发性记忆胞，因此可以降低制造成本。此外，利用本发明的非挥发性记忆胞，在每一四倍特征尺寸平方的区域中，可以提供至少两个载子储存位置。
依据本发明提供一实施例的再一目的是提供一种混合型非挥发性记忆胞阵列，每一单位记忆胞中具有一空乏型记忆胞以及一加强型记忆胞，因此可以提供高密度的载子储存位置，使每一四倍特征尺寸平方的区域中，可以提供至少四个载子储存位置。与习知的氮化硅唯读记忆体相比，此本发明的混合型非挥发性记忆胞阵列不需要埋入式扩散氧化层(Buried Diffusion Oxide)及且在闸极底部的氧化硅/氮化硅/氧化硅层则全部留下。
依据本发明提供一实施例的又一目的是提供一种混合型记忆胞阵列的操作方法，可以于记忆胞的闸极结构上外加一电压以及于记忆胞的掺杂区外加一偏压而控制此混合型非挥发性记忆胞阵列的一记忆胞之中的空乏型记忆胞操作。
本发明提出一种非挥发性记忆胞(于此，称其为空乏型记忆胞)，包括：一基底、一连续掺杂区、一闸极结构。其中，连续掺杂区位于基底中，其中连续掺杂区具有一导电型，且由基底的一上表面向基底的一底部延伸，而该基底的导电型与该连续掺杂区的导电型不同。此外，闸极结构位于基底上，并交叉横跨连续掺杂区，其中闸极结构包括位于基底的连续掺杂区上的一多重载子储存单元以及于多重载子储存单元上的一闸极，并且该多重载子储存单元仅位于该闸极的正下方。此外，多重载子储存单元包括至少两载子储存位置，包括一第一载子储存位置与一第二载子储存位置，第一载子储存位置与第二载子储存位置分别位于多重载子储存单元邻近该连续掺杂区的两侧。
依照本发明的较佳实施例所述的一种非挥发性记忆胞，在非挥发性记忆胞进行一程式化操作的期间，连续掺杂区还包括一第一反转区位于该闸极结构所覆盖的部份该连续掺杂区。其中，第一反转区的导电型与连续掺杂区的导电型不同。另外，在非挥发性记忆胞进行一读取操作的期间：当该非挥发性记忆胞的该第一多重载子储存位置储存至少一载子时，该连续掺杂区还包括一第二反转区位于该第一载子储存位置以外的该闸极结构所覆盖的部份该连续掺杂区。当该非挥发性记忆胞的该多重载子储存单元未储存任何载子时，该连续掺杂区还包括一第三反转区位于该闸极结构所覆盖的部份该连续掺杂区。其中，该第二反转区与该第三反转区的导电性相同，而该第二反转区与该第三反转区的导电型与该连续掺杂区的导电型不同。而在非挥发性记忆胞进行一抹除化操作的期间，该连续掺杂区具有一第四反转区位于该闸极结构所覆盖的部分该连续掺杂区。其中，该第四反转区与该连续掺杂区的导电型不同。
依照本发明的较佳实施例所述的一种非挥发性记忆胞，上述的连续掺杂区的厚度包括200埃。此外，多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。另外，在每一四倍特征尺寸平方单位中，具有至少一个该非挥发性记忆胞。又，闸极结构的一闸极宽不大于一特征尺寸。
本发明因以氧化硅/氮化硅/氧化硅层(oxide/nitride/oxide，ONO)中的氮化硅层做为载子捕捉元件，并且在基底中以相对较薄的掺杂区做为源极/汲极区，而经由外加于闸极结构、源极/汲极区上的电压直接控制闸极结构下方的通道开关，以操作非挥发性记忆胞，因此可以降低制造成本。
本发明提出一种混合型非挥发性记忆胞阵列，其包含复数个混合型记忆胞，此非挥发性记忆胞阵列包括：一基底、至少两掺杂区、至少一闸极结构。其中，基底具有一第一导电型，两相互平行的掺杂区包括相邻的一第一掺杂区与一第二掺杂区位于基底中，又第一掺杂区与第二掺杂区由基底的一上表面向基底的一底部延伸，且第一掺杂区与第二掺杂区具有一第二导电型。继之，闸极结构是位于基底上并横跨掺杂区，并具有复数个载子储存位置，其中闸极结构、第一掺杂区与第二掺杂区共同组成一混合型记忆胞。此混合型记忆胞包括：一加强型记忆胞与一空乏型记忆胞。加强型记忆胞是由闸极结构与闸极结构所覆盖的部分第一掺杂区与部分第二掺杂区所组成，而空乏型记忆胞，由第一掺杂区与闸极结构组成。
依照本发明的较佳实施例所述的一种混合型非挥发性记忆胞阵列，其中在空乏型记忆胞进行一程式化操作的过程中，第一掺杂区具有一第一反转区位于闸极结构所覆盖的部分第一掺杂区中，且该第一反转区与该第一掺杂区的导电型不同。当该空乏型记忆胞进行一读取操作过程期间：当该空乏型记忆胞处于储存载子状态时，该掺杂区具有一第二反转区位于储存至少有一载子的该些载子储存位置以外的该闸极结构所覆盖的部份该掺杂区，而该第二反转区与该掺杂区的导电性不同。而当该空乏型记忆胞处于未储存载子状态时，该掺杂区具有一第三反转区位于该闸极结构所覆盖的部份该掺杂区，该第三反转区与该掺杂区的该导电型不同。又，在该空乏型记忆胞进行一抹除化操作的期间，该掺杂区具有一第四反转区位于该闸极结构所覆盖的部分该第一掺杂区，该第四反转区与该掺杂区的导电型不同。
依照本发明的较佳实施例所述的一种混合型非挥发性记忆胞阵列，上述的掺杂区的厚度包括200埃，且当第一导电型为P型时，第二导电型为N型，另一方面当第一导电型为N型时，第二导电型为P型。此外，闸极结构还包括位于基底上的一多重载子储存单元以及位于多重载子储存单元上的一闸极。另外，多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。又，加强型记忆胞包括一第一载子储存位置与一第二载子储存位置，其中第一载子储存位置以及第二载子储存位置设置于第一掺杂区与第二掺杂区之间的部分该闸极结构中，且分别邻近该第一掺杂区与该第二掺杂区。再者，空乏型记忆胞包括一第三载子储存位置与一第四载子储存位置，其中第三载子 储存位置与第四载子储存位置设置于覆盖第一掺杂区的部分闸极结构中。每一四倍特征尺寸平方单位中，具有至少一个混合型记忆胞，且闸极结构的闸极宽不大于一特征尺寸。
本发明中每一单位记忆胞中具有一空乏型记忆胞以及一加强型记忆胞，因此可以提供高密度的载子储存位置，使每一四倍特征尺寸平方的区域中，可以提供至少四个载子储存位置。与习知的氮化硅唯读记忆体相比，此本发明的混合型非挥发性记忆胞阵列不需要埋入式扩散氧化层(BuriedDiffusion Oxide)及且在闸极底部的氧化硅/氮化硅/氧化硅层则全部留下。
本发明提出一种混合型记忆胞程式化方法，适用于包括有复数个混合型记忆胞的一混合型非挥发性记忆胞阵列，每一记忆胞包括位于具有一第一导电型的一基底中，相邻且相互平行的具有第二导电型的一第一掺杂区与一第二掺杂区以及横跨第一与第二掺杂区的一闸极结构所组成的一空乏型记忆胞与一加强型记忆胞，空乏记忆胞由第一掺杂区与闸极结构组成，而加强型记忆胞，由闸极结构与闸极结构所覆盖的部分第一掺杂区与部分第二掺杂区所组成，此程式化方法包括：当程式化加强型记忆胞时，于闸极结构上外加一第一电压以于介于第一掺杂区与第二掺杂区之间，部份闸极结构下方的基底中，开启具有第二导电型的一通道区，并于第一掺杂区与第二掺杂区之间外加第一偏压，以一通道热载子(channel hotcarrier，CHC)程式化方式程式化该加强型记忆胞。再者，当程式化空乏型记忆胞时，于闸极结构上外加一第二电压以使闸极结构所覆盖的部份第一掺杂区的第二导电型转换成第一导电型，且于第一掺杂区的两侧外加一第二偏压，以一价带导带穿隧热载子(band-to-band tunneling hot carrier，BTBTHC)程式化方式程式化该空乏型记忆胞。
依照本发明的较佳实施例所述的一种程式化方法，上述的掺杂区的厚度包括200埃，且当该第一导电型为P型且该第二导电型为N型时，该通道热载子程式化方式包括一通道热电子程式化方式，而该价带导带穿隧热载子程式化方式包括一价带导带穿隧热电洞程式化方式。此外，闸极结构还包括位于基底上的一多重载子储存单元以及位于多重载子储存单元上的一闸极。又，多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
本发明提供一种混合型记忆胞读取方法，适用于包括有复数个混合型记忆胞的一混合型非挥发性记忆胞阵列，每一该些记忆胞包括位于具有一第一导电型的一基底中，相邻且相互平行的具有一第二导电型的一第一掺杂区与一第二掺杂区以及横跨该第一与该第二掺杂区的一闸极结构所组成的一空乏型记忆胞与一加强型记忆胞，该空乏记忆胞由该第一掺杂区与该闸极结构组成，而该加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分该第一掺杂区与部分该第二掺杂区所组成。此记忆胞读取方法包括：当 读取该加强型记忆胞时，于该闸极结构上外加一第一电压以于介于该第一掺杂区与该第二掺杂区之间，部份该闸极结构下方的该基底中，开启具有该第二导电型的一通道区，并于该第一掺杂区与该第二掺杂区之间外加一第一偏压，以一逆向读取方式读取该加强型记忆胞。而当读取该空乏型记忆胞时，于该闸极结构上外加一第二电压以使该闸极结构所覆盖的部份该第一掺杂区的该第二导电型转换成该第一导电型，且于该第一掺杂区的两侧外加一第二偏压，该逆向读取方式读取该空乏型记忆胞。
依照本发明的较佳实施例所述的一种记忆胞读取方法，上述的掺杂区的厚度包括200埃。闸极结构还包括位于基底上的一多重载子储存单元以及位于多重载子储存单元上的一闸极。又，多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
本发明提供一种混合型记忆胞抹除方法，适用于包括有复数个混合型记忆胞的一混合型非挥发性记忆胞阵列，每一该些记忆胞包括位于具有一第一导电型的一基底中，相邻且相互平行的具有一第二导电型的一第一掺杂区与一第二掺杂区以及横跨该第一与该第二掺杂区的一闸极结构所组成的一空乏型记忆胞与一加强型记忆胞，该空乏记忆胞由该第一掺杂区与该闸极结构组成，而该加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分该第一掺杂区与部分该第二掺杂区所组成。此记忆胞抹除方法包括：当该加强型记忆胞进行一抹除操作时，于该闸极结构上外加一第一电压，并且接地该第一掺杂区与该第二掺杂区，以一Fowler-Nordheim隧穿效应方式抹除该加强型记忆胞。又，当该空乏型记忆胞进行一抹除操作时，于该闸极结构上外加一第二电压，并且接地该第一掺杂区，以该Fowler-Nordheim隧穿效应方式抹除该空乏型记忆胞。第一电压与第二电压可以相同，使加强型记忆胞与空乏型记忆胞同时被抹除。
依照本发明的较佳实施例所述的一种记忆胞抹除方法，上述的掺杂区的厚度包括200埃。闸极结构还包括位于基底上的一多重载子储存单元以及位于多重载子储存单元上的一闸极。又，多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
本发明中，于记忆胞的闸极结构上外加一电压以及于记忆胞的掺杂区外加一偏压而控制此混合型记忆胞阵列的一记忆胞之中的空乏型记忆胞的操作。在本发明中，每一四倍特征尺寸平方区域中，至少有一混合型非挥发性记忆胞，因此可以提供至少四个载子储存位置。又，当每一四倍特征尺寸区域包含有n个闸极结构时，可大幅提高载子储存位置 与习知的氮化硅唯读记忆体相比，此本发明的混合型非挥发性记忆胞阵列不需要埋入式扩散氧化层(Buried Diffusion Oxide)及且在闸极底部的氧化硅/氮化硅/氧化硅层则全部留下
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列的上视简图。
图2绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列沿着线2-2的剖面简图。
图3绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列沿着线3-3的剖面简图。
图4A绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一空乏型记忆胞在进行一程式化操作时的剖面简图。
图4B绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一空乏型记忆胞在进行一读取操作时的剖面简图。
图4C绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一空乏型记忆胞在进行一抹除化操作时的剖面简图。
图5A绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一加强型记忆胞在进行一程式化操作时的剖面简图。
图5B绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一加强型记忆胞在进行一读取操作时的剖面简图。
图5C绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一加强型记忆胞在进行一抹除化操作时的剖面简图。
图6绘示根据本发明另一较佳实施例的一种混合型非挥发性记忆胞阵列的上视简图。
图7绘示根据本发明另一较佳实施例的一种混合型非挥发性记忆胞阵列的上视简图。
100、200、600、700：基底
102、102a、102b、602、702：掺杂区
104、104a、104b、604、704：闸极结构
106、606、706：四倍特征尺寸平方区域
108：多重载子储存单元
110：闸极
112、116：氧化硅层
114：氮化硅层
114a、114b、114b、114b、614a、614b、614c、、614d、614c、614f、614g、614h：载子储存位置
114a’：电洞
114c’：电子
A、B：端点
具体实施方式
图1绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列的上视简图。图2绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列沿着线2-2的剖面简图。图3绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列沿着线3-3的剖面简图。请参照图1、图2与图3，在基底100中设置至少两相互平行的掺杂区102，包括一第一掺杂区102a与一第二掺杂区102b。其中基底100包括一具有一第一导电型掺杂离子的第一导电型基底或是一绝缘层上有硅晶(silicon on insulator，SOI)型基底。
此外，掺杂区102(包括第一掺杂区102a以及第二掺杂区102b)具有一第二导电型，且是由基底100的一上表面向基底100的底部延伸，而掺杂区102的厚度约为200埃。另外，每一掺杂区102之间彼此分离。再者，掺杂区102包括一埋入式位元线。又，当第一导电型为P型时，第二导电型为N型。而当第一导电型为N型时，第二导电型则为P型。
又，请参照图1、图2与图3，至少一闸极结构104包括一第一闸极结构104a与一第二闸极结构104b设置于基底100上，且闸极结构104横跨掺杂区102。其中，第一闸极结构104a与第二104b相互平行，且每一闸极结构104包括位于基底100上的一多重载子储存单元108以及于多重载子储存单元108上的一闸极110。此外，多重载子储存单元108包括氧化硅/氮化硅/氧化硅的堆叠层，也就是由位于基底100上的一氧化硅层112、位于氧化硅层112上的一氮化硅层114以及位于氮化硅层114上的一氧化硅层116所组成的一氧化硅/氮化硅/氧化硅层108，其中氮化硅层114在非挥发性记忆胞阵列的操作中扮演捕捉(trapping)与储存电子以及电洞的角色。
请参照图1，四倍特征尺寸F(features ize)平方(4F2)区域106亦即是粗虚线所围成的区域，其中特征尺寸就是二分的一的元件间距宽(pitch)。在本实施例的混合型非挥发性记忆阵列中，闸极结构104的闸极宽不大于2F，而本实施例的混合型非挥发性记忆阵列具有数个相邻的4F2区域106，每一4F2区域106中至少包含一非挥发性记忆胞。
此外，每一非挥发性记忆胞至少包括一空乏型记忆(depletion modememory)区。请参照图2，以4F2区域106的一非挥发性记忆胞为例，此非挥发性记忆胞的空乏型记忆胞是由第一掺杂区102a与第一闸极结构104组成。其中，如图1所示，由第一掺杂区102a与第一闸极结构104组成的空乏型记忆胞具有至少一第三载子储存位置114a与一第四载子储存位置114b，分别位于多重载子储存单元108两侧，并且分别邻近第一掺杂区102a。
另外，每一非挥发性记忆胞还包括一加强型记忆(enhanced modememory)区。请参照图3，以4F2区域106的一非挥发性记忆胞为例，此非挥发性记忆胞的加强型记忆胞是由第一闸极结构104与第一闸极结构104所覆盖的部分第一掺杂区102a与部分第二掺杂区102b所组成。
因此，当单一非挥发性记忆胞中同时具有加强型记忆胞以及空乏型记忆胞时，此非挥发性记忆胞即是一混合型非挥发性记忆胞。与习知的氮化硅唯读记忆体(nitride read-only memory)相比，上述混合型非挥发性记忆胞阵列不需要埋入式扩散氧化层(Buried Diffusion Oxide)结构且在闸极底部的氧化硅/氮化硅/氧化硅层则全部留下。也就是，在基底100上方没有习知的埋入式扩散氧化层结构，且闸极结构104中具有完整的一多重载子储存单元108。
图4A绘示根据本发明一较佳实施例的一种混合型非挥发性记忆体中的一空乏型记忆胞在进行一程式化操作时的剖面简图。请参照图1与图2，当4F2区域106中的一非挥发性记忆胞的空乏型记忆胞并未进行任何操作时，第一闸极结构104a下方的基底100中的通道区为开启的状态。接着，请参照图1与图4A，当此非挥发性记忆胞的空乏型记忆胞进行一程式化操作时，由于在第一闸极结构104a上外加一电压，因而在第一闸极结构104a所覆盖的部分第一掺杂区102a导电型由第二导电型转换成第一导电型的掺杂区118a，意即反转区118a。换句话说，就是第一闸极结构104a下方的基底100中的通道区为关闭状态。同时，在第一掺杂区102a的两端点施加一偏压，以程式化此空乏型记忆胞。
较佳的是，当此第一掺杂区102a为N型掺杂区时，在第一闸极结构104a上施加一第二电压，此第二电压约为-7伏特，以使第一闸极结构104a所覆盖的部分第一掺杂区102a导电型由N导电型转换成第P导电型的掺杂区118a。同时在第一掺杂区102a的两端A端点与B端点外加一第二偏压，例如是在A端点外加约5伏特而B端点接地，以价带导带穿隧热载子(band-to-band tunneling hot carrier，BTBTHC)方式，例如价带导带穿隧热电洞(band-to-band tunneling hot hole，BTBTHH)程式化方式，在第一掺杂区102a中的电洞会注入第一闸极结构104a中，靠近A端点的多重载子储存单元108的一第三载子储存位置114a，并使第三载子储存位置114a的临界电压(threshold voltage)由-2伏特降至-5伏特。另一方面，当在第一闸极结构104a上的外加电压不变，而在B端点外加约5伏特而A端点接地时，以价带导带穿隧热电洞方式，第一掺杂区102a中的电洞会注 入第一闸极结构104a中靠近B端点的多重载子储存单元108的一第四载子储存位置114b，并使第四载子储存位置114b的临界电压由-2伏特降至-5伏特。
图4B绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一空乏型记忆胞在进行一读取操作时的剖面简图。接着，请参照图1与图4B，当第三载子储存位置114a中储存有电洞114a’的非挥发性记忆胞在进行一读取操作时，由于在第一闸极结构104a上外加一电压，因而在第三载子储存位置114a正下方的部分第一掺杂区102a以及未被第一闸极结构104a所覆盖的第一掺杂区102a的导电型仍维持第二导电型，但是其余部分第一掺杂区102a导电型则由第二导电型转换成第一导电型的掺杂区118b(也就是形成一反转区)。换句话说，当此空乏型记忆胞处于储存载子状态时(亦或是“on”状态)，第一闸极结构104a正下方的第一掺杂区102a有一部份会由第二导电型反转成第一导电型(也就是形成一反转区)。也就是第一闸极结构104a下方的基底100中的通道区为部份关闭状态。同时，在第一掺杂区102a的两端点施加一偏压，以读取此空乏型记忆胞。
较佳的是，当此第一掺杂区102a为N型掺杂区时，在第一闸极结构104a上施加一第三电压，此第三电压约介于-2至-5伏特之间，较佳的是约为-3伏特，以使第一闸极结构104a所覆盖的部分第一掺杂区102a导电型由N导电型转换成第P导电型的掺杂区118b。同时在第一掺杂区102a的两端A端点与B端点外加一偏压，例如是在B端点外加约2伏特而A端点接地，以逆向读取(reverse read)方式读取此空乏型记忆胞的第三载子储存位置114a。
另一方面，当此空乏型记忆胞处于未储存载子状态(亦即是呈现“off”状态)，空乏形记忆胞的多重载子储存单元并未储存任何载子，则在进行读取操作过程中，闸极结构所覆盖的部份掺杂区会因为在闸极结构上所施加的电压而由第二导电型反转成第一导电型(也就是形成一反转区)，也就是闸极结构下方的基底中的通道区为完全关闭状态。
图4C绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一空乏型记忆胞在进行一抹除化操作时的剖面简图。接着，请参照图1与图4C，当非挥发性记忆胞的空乏型记忆胞在进行一抹除操作时，在第一闸极结构104a上外加一电压，并同时使第一掺杂区102a的两端点接地，以进行空乏型记忆胞的抹除操作。
较佳的是，当此第一掺杂区102a为N型掺杂区时，在第一闸极结构104a上施加一第四电压，此第四电压约为-20伏特，同时将第一掺杂区102a的两端A端点与B端接地，以Fowler-Nordheim隧穿效应(Tunneling Effect)方式进行此空乏型记忆胞的抹除操作，空乏型记忆胞的临界电压由-5伏 特上升至-2伏特。值得注意的是，在非挥发记忆胞的空乏型记忆胞进行抹除操作时，闸极结构104所覆盖的部分掺杂区102导电型由第二导电型反转成第一导电型。
图5A绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一加强型记忆胞在进行一程式化操作时的剖面简图。请参照图1与图3，当4F2区域106中的一非挥发性记忆胞的加强型记忆胞并未进行任何操作时，第一闸极结构104a下方的基底100中的通道区为关闭的状态。接着，请参照图1与图5A，当此非挥发性记忆胞的加强型记忆胞进行一程式化操作时，由于在第一闸极结构104a上外加一电压，因而在介于第一掺杂区102a与第二掺杂区102b之间，部份第一闸极结构104a下方的基底100的上表面附近开启一具有第二导电型的通道区120。同时，在第一掺杂区102a与第二掺杂区102b之间外加一第一偏压，以程式化此加强型记忆胞。
较佳的是，当此第一掺杂区102a与第二掺杂区102b为N型掺杂区时，在第一闸极结构上施加一第一电压，此第一电压约为12伏特，同时分别在第一掺杂区102a与第二掺杂区102b上外加一第五电压与一第六电压，此第五电压例如是约5伏特，而第六电压约为0伏特，以通道热载子(channel hotcarrier，CHC)的方式，例如通道热电子(channel hot electron，CHE)程式化方式，在第二掺杂区102b(亦即是源极)中的电子会注入位于第一掺杂区102a与第二掺杂区102b之间的第一闸极结构104a中，且靠近第一掺杂区102a(亦即是汲极)的多重载子储存单元108的一第二载子储存位置114d，并使第二载子储存位置114d的临界电压由6伏特上升至9伏特。另一方面，当在第一闸极结构104a上的外加电压不变，而第五电压例如是约0伏特，而第六电压约为5伏特时，以通道热电子方式，在第一掺杂区102a(亦即是源极)中的电子会注入位于第一掺杂区102a与第二掺杂区102b之间的第一闸极结构104a中，且靠近第二掺杂区102b(亦即是汲极)的多重载子储存单元108的一第一载子储存位置114c，并使第一载子储存位置114c的临界电压由6伏特上升至9伏特。
图5B绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一加强型记忆胞在进行一读取操作时的剖面简图。接着，请参照图1与图5B，当第一载子储存位置114c中储存有电洞114c’的非挥发性记忆胞在进行一读取操作时，由于在第一闸极结构104a上外加一电压，因而在介于第一掺杂区102a与第二掺杂区102b之间，部份第一闸极结构104a下方的基底100的上表面附近开启一具有第二导电型的通道区122。同时，在第一掺杂区102a与第二掺杂区102b之间外加一偏压，以读取此加强型记忆胞。
较佳的是，当此第一掺杂区102a为N型掺杂区时，在第一闸极结构104a上施加一第七电压，此第七电压约介于6至9伏特之间，较佳的是约为8伏特。同时分别在第一掺杂区102a与第二掺杂区102b上外加一第八电压与一第九电压，此第八电压例如是约2伏特，而第九电压约为0伏特，以逆向读取(reverse read)方式读取此加强型记忆胞的第一载子储存位置114c。
图5C绘示根据本发明一较佳实施例的一种混合型非挥发性记忆胞阵列中的一加强型记忆胞在进行一抹除化操作时的剖面简图。接着，请参照图1与图5C，当非挥发性记忆胞的加强型记忆胞在进行一抹除操作时，在第一闸极结构104a上外加一电压，并同时使第一掺杂区102a与第二掺杂区102b接地。
较佳的是，当此第一掺杂区102a为N型掺杂区时，在第一闸极结构104a上施加一第十电压，此第十电压约为-20伏特，同时将第一掺杂区102a与第二掺杂区102b接地，以Fowler-Nordheim隧穿效应(Tunneling Effect)方式进行此加强型记忆胞的抹除操作，以进行加强型记忆胞的抹除操作，并使加强型记忆胞的临界电压由9伏特降至6伏特。
在上述本发明的一较佳实施例中，每一4F2区域106中至少包含一非挥发性记忆胞，而每一非挥发性记忆胞中包含一空乏型记忆胞以及一加强型记忆胞，且空乏型记忆胞以及加强型记忆胞分别具有两个载子储存位置。换句话说，每一4F2区域106中最多可以储存4位元。
图6绘示根据本发明另一较佳实施例的一种混合型非挥发性记忆胞阵列的上视简图。请参照图6，在上述实施例中的闸极结构104之间的闸空隙(gate space)加入相同的闸极结构，以使整体闸极结构604的闸极宽不大于一特征尺寸。因此在每一4F2区域606中包含至少两非挥发性记忆胞。也就是在每一4F2区域606中有八个载子储存位置包括614a、614b、614c、614d、614e、614f、614g、614h，亦即是最多可以储存8位元。
图7绘示根据本发明另一较佳实施例的一种混合型非挥发性记忆胞阵列的上视简图。请参照图7，当每一4F2区域706中包含有n个闸极结构时(n大于等于3)，则每一4F2区域706中具有4n个载子储存位置，也就是最多可以储存4n位元。
综上所述，在本发明中，以氧化硅/氮化硅/氧化硅层中的氮化硅层做为载子捕捉元件，并且在基底中以相对较薄的掺杂区做为源极/汲极区以及闸极结构下方的通道区。经由外加于闸极结构、源极/汲极区上的电压直接控制闸极结构下方的通道区的导电性的变化以关闭或是开启通道区，而操作非挥发性记忆胞，因此可以降低制造成本。再者，本发明中每一单位记忆胞中具有一空乏型记忆胞以及一加强型记忆胞，因此可以提供高密度的载子储存位置，使每一四倍特征尺寸平方的区域中，可以提供至少四个载
子储存位置。又，当每一四倍特征尺寸区域包含有n个闸极结构时，可大幅提高载子储存位置。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (38)
1.一种非挥发性记忆胞，其特征在于其包括：
一基底
一连续掺杂区位于该基底中，其中该连续掺杂区具有一导电型，且由该基底的一上表面向该基底的一底部延伸，而该基底的导电型与该连续掺杂区的导电型不同；以及
一闸极结构位于该基底上，并交叉横跨该连续掺杂区，其中该闸极结构包括位于该基底的该连续掺杂区上的一多重载子储存单元以及于该多重载子储存单元上的一闸极，并且该多重载子储存单元仅位于该闸极的正下方，而该多重载子储存单元包括至少两载子储存位置，包括一第一载子储存位置与一第二载子储存位置，该第一载子储存位置与该第二载子储存位置分别位于该多重载子储存单元邻近该连续掺杂区的两侧，其中该基底上方没有埋入式扩散氧化层结构，且该闸极结构中具有完整的该多重载子储存单元。
2.根据权利要求1所述的非挥发性记忆胞，其特征在于其中在该非挥发性记忆胞进行一程式化操作的期间，该连续掺杂区还包括一第一反转区位于该闸极结构所覆盖的部份该连续掺杂区。
3.根据权利要求2所述的非挥发性记忆胞，其特征在于其中该第一反转区的导电型与该连续掺杂区的导电型不同。
4.根据权利要求1所述的非挥发性记忆胞，其特征在于其中在该非挥发性记忆胞进行一读取操作的期间：
当该非挥发性记忆胞的该第一多重载子储存位置储存至少一载子时，该连续掺杂区还包括一第二反转区位于该第一载子储存位置以外的该闸极结构所覆盖的部份该连续掺杂区；
当该非挥发性记忆胞的该多重载子储存单元未储存任何载子时，该连续掺杂区还包括一第三反转区位于该闸极结构所覆盖的部份该连续掺杂区。
5.根据权利要求4所述的非挥发性记忆胞，其特征在于其中该第二反转区与该第三反转区的导电性相同，而该第二反转区与该第三反转区的导电型与该连续掺杂区的导电型不同。
6.根据权利要求1所述的非挥发性记忆胞，其特征在于其中在该非挥发性记忆胞进行一抹除化操作的期间，该连续掺杂区具有一第四反转区位于该闸极结构所覆盖的部分该连续掺杂区。
7.根据权利要求6所述的非挥发性记忆胞，其特征在于其中该第四反转区与该连续掺杂区的导电型不同。
8.根据权利要求1所述的非挥发性记忆胞，其特征在于其中该连续掺杂区的厚度包括200埃。
9.根据权利要求1所述的非挥发性记忆胞，其特征在于其中该多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
10.根据权利要求1所述的非挥发性记忆胞，其特征在于其中每一四倍特征尺寸平方单位中，具有至少一个该非挥发性记忆胞。
11.根据权利要求1所述的非挥发性记忆胞，其特征在于其中该闸极结构的一闸极宽不大于一特征尺寸。
12.一种混合型非挥发性记忆胞阵列，其特征在于其包含复数个混合型记忆胞，包括：
一基底具有一第一导电型，该基底中有至少两相互平行的掺杂区包括相邻的一第一掺杂区与一第二掺杂区，其中该第一掺杂区与该第二掺杂区由该基底的一上表面向该基底的一底部延伸，且该第一掺杂区与该第二掺杂区具有一第二导电型；以及
至少一闸极结构，位于该基底上并横跨该些掺杂区，并具有复数个载子储存位置，其中该闸极结构、该第一掺杂区与该第二掺杂区共同组成一混合型记忆胞，且该混合型记忆胞包括：
一加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分该第一掺杂区与部分该第二掺杂区所组成；以及
一空乏型记忆胞，由该第一掺杂区与该闸极结构组成。
13.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中在该空乏型记忆胞进行一程式化操作过程中，该第一掺杂区具有一第一反转区位于该闸极结构所覆盖的部分该第一掺杂区中，且该第一反转区与该第一掺杂区的导电型不同。
14.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中在该空乏型记忆胞进行一读取操作过程期间：
当该空乏型记忆胞处于一储存载子状态时，该掺杂区具有一第二反转区位于储存至少有一载子的该些载子储存位置以外的该闸极结构所覆盖的部份该掺杂区，而该第二反转区与该掺杂区的导电性不同；
当该空乏型记忆胞处于未储存载子状态时，该掺杂区具有一第三反转区位于该闸极结构所覆盖的部份该掺杂区，该第三反转区与该掺杂区的该导电型不同。
15.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中在该空乏型记忆胞进行一抹除化操作的期间，该掺杂区具有一第四反转区位于该闸极结构所覆盖的部分该第一掺杂区，该第四反转区与该掺杂区的导电型不同。
16.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中该些掺杂区的厚度包括200埃。
17.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中当该第一导电型为P型时，该第二导电型为N型，而当该第一导电型为N型时，该第二导电型为P型。
18.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中该闸极结构还包括位于该基底上的一多重载子储存单元以及位于该多重载子储存单元上的一闸极。
19.根据权利要求18所述的混合型非挥发性记忆胞阵列，其特征在于其中该多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
20.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中该加强型记忆胞包括一第一载子储存位置与一第二载子储存位置，该第一载子储存位置以及该第二载子储存位置设置于该第一掺杂区与该第二掺杂区之间的部分该闸极结构中，且分别邻近该第一掺杂区与该第二掺杂区。
21.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中该空乏型记忆胞包括一第三载子储存位置与一第四载子储存位置，该第三载子储存位置与该第四载子储存位置设置于覆盖该第一掺杂区的部分该闸极结构的两侧中，且分别邻近该掺杂区。
22.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中每一四倍特征尺寸平方单位中，具有至少一个该混合型记忆胞。
23.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中该闸极结构的闸极宽不大于一特征尺寸。
24.根据权利要求12所述的混合型非挥发性记忆胞阵列，其特征在于其中该闸极结构中还有包含该些载子储存位置的完整的一多重载子储存单元，且该基底上不具有埋入式扩散氧化层结构。
25.一种程式化方法，其特征在于其适用于包括有复数个记忆胞的一非挥发性记忆胞阵列，每一该些记忆胞包括位于具有一第一导电型的一基底中，相邻且相互平行的具有一第二导电型的一第一掺杂区与一第二掺杂区以及横跨该第一与该第二掺杂区的一闸极结构所组成的一空乏型记忆胞与一加强型记忆胞，该空乏记忆胞由该第一掺杂区与该闸极结构组成，而该加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分该第一掺杂区与部分该第二掺杂区所组成，该程式化方法包括：
当程式化该加强型记忆胞时，于该闸极结构上外加一第一电压以于介于该第一掺杂区与该第二掺杂区之间，部份该闸极结构下方的该基底中，开启具有该第二导电型的一通道区，并于该第一掺杂区与该
第二掺杂区之间外加一第一偏压，以一通道热载程式化方式程式化该加强型记忆胞；以及
当程式化该空乏型记忆胞时，于该闸极结构上外加一第二电压以使该闸极结构所覆盖的部份该第一掺杂区的该第二导电型转换成该第一导电型，且于该第一掺杂区的两侧外加一第二偏压，以一价带导带穿隧热载子程式化方式程式化该空乏型记忆胞。
26.根据权利要求25所述的程式化方法，其特征在于其中该些掺杂区的厚度包括200埃。
27.根据权利要求25所述的程式化方法，其特征在于其中当该第一导电型为P型且该第二导电型为N型时，该通道热载子程式化方式包括一通道热电子程式化方式，而该价带导带穿隧热载子程式化方式包括一价带导带穿隧热电洞程式化方式。
28.根据权利要求25所述的程式化方法，其特征在于其中该闸极结构还包括位于该基底上的一多重载子储存单元以及位于该多重载子储存单元上的一闸极。
29.根据权利要求28所述的程式化方法，其特征在于其中该多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
30.一种记忆胞读取方法，其特征在于其适用于包括有复数个记忆胞的一非挥发性记忆胞阵列，每一该些记忆胞包括位于具有一第一导电型的一基底中，相邻且相互平行的具有一第二导电型的一第一掺杂区与一第二掺杂区以及横跨该第一与该第二掺杂区的一闸极结构所组成的一空乏型记忆胞与一加强型记忆胞，该空乏记忆胞由该第一掺杂区与该闸极结构组成，而该加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分该第一掺杂区与部分该第二掺杂区所组成，该记忆胞读取方法包括：
当读取该加强型记忆胞时，于该闸极结构上外加一第一电压以于介于该第一掺杂区与该第二掺杂区之间，部份该闸极结构下方的该基底中，开启具有该第二导电型的一通道区，并于该第一掺杂区与该第二掺杂区之间外加一第一偏压，以一逆向读取方式读取该加强型记忆胞；以及
当读取该空乏型记忆胞时，于该闸极结构上外加一第二电压以使该闸极结构所覆盖的部份该第一掺杂区的该第二导电型转换成该第一导电型，且于该第一掺杂区的两侧外加一第二偏压 该逆向读取方式读取该空乏型记忆胞。
31.根据权利要求30所述的记忆胞读取方法， 其特征在于其中该些掺杂区的厚度包括200埃
32.根据权利要求30所述的记忆胞读取方法，其特征在于其中该闸极结构还包括位于该基底上的一多重载子储存单元以及位于该多重载子储存单元上的一闸极。
33.根据权利要求32所述的记忆胞读取方法，其特征在于其中该多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
34.一种记忆胞抹除方法，其特征在于其适用于包括有复数个记忆胞的一非挥发性记忆胞阵列，每一该些记忆胞包括位于具有一第一导电型的一基底中，相邻且相互平行的具有一第二导电型的一第一掺杂区与一第二掺杂区以及横跨该第一与该第二掺杂区的一闸极结构所组成的一空乏型记忆胞与一加强型记忆胞，该空乏记忆胞由该第一掺杂区与该闸极结构组成，而该加强型记忆胞，由该闸极结构与该闸极结构所覆盖的部分该第一掺杂区与部分该第二掺杂区所组成，该记忆胞抹除方法包括：
当该加强型记忆胞进行一抹除操作时，于该闸极结构上外加一第一电压，并且接地该第一掺杂区与该第二掺杂区，以一Fowler-Nordheim隧穿效应方式抹除该加强型记忆胞；以及
当该空乏型记忆胞进行一抹除操作时，于该闸极结构上外加一第二电压，并且接地该第一掺杂区，以该Fowler-Nordheim隧穿效应方式抹除该空乏型记忆胞。
35.根据权利要求34所述的记忆胞读取方法，其特征在于其中该些掺杂区的厚度包括200埃。
36.根据权利要求34所述的记忆胞读取方法，其特征在于其中该闸极结构还包括位于该基底上的一多重载子储存单元以及位于该多重载子储存单元上的一闸极。
37.根据权利要求36所述的记忆胞读取方法，其特征在于其中该多重载子储存单元包括一氧化硅/氮化硅/氧化硅层。
38.根据权利要求34所述的记忆胞读取方法，其特征在于其中当该加强型记忆胞与该空乏型记忆胞同时进行一抹除操作时，该第一电压与该第二电压可以相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100904976A CN101097951B (zh) | 2006-06-27 | 2006-06-27 | 非挥发性记忆胞结构以及操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2006100904976A CN101097951B (zh) | 2006-06-27 | 2006-06-27 | 非挥发性记忆胞结构以及操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101097951A CN101097951A (zh) | 2008-01-02 |
| CN101097951B true CN101097951B (zh) | 2011-03-02 |
Family
ID=39011588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006100904976A Active CN101097951B (zh) | 2006-06-27 | 2006-06-27 | 非挥发性记忆胞结构以及操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101097951B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541816B2 (en) * | 2000-11-28 | 2003-04-01 | Advanced Micro Devices, Inc. | Planar structure for non-volatile memory devices |
-
2006
- 2006-06-27 CN CN2006100904976A patent/CN101097951B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541816B2 (en) * | 2000-11-28 | 2003-04-01 | Advanced Micro Devices, Inc. | Planar structure for non-volatile memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101097951A (zh) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100539161C (zh) | 具有未掺杂源极与汲极区的陷入储存快闪记忆胞结构 | |
| US6448607B1 (en) | Nonvolatile memory having embedded word lines | |
| US7319618B2 (en) | Low-k spacer structure for flash memory | |
| CN101432820B (zh) | 用于擦除及程序化内存器件的方法 | |
| US6580135B2 (en) | Silicon nitride read only memory structure and method of programming and erasure | |
| US6229175B1 (en) | Nonvolatile memory | |
| CN101438351B (zh) | 用于擦除内存器件的方法以及多级程序化内存器件 | |
| CN101221956A (zh) | 操作具有氧化/氮化多层绝缘结构非易失存储单元的方法 | |
| US20050067651A1 (en) | Nonvolatile memory cell employing a plurality of dielectric nanoclusters and method of fabricating the same | |
| US6914826B2 (en) | Flash memory structure and operating method thereof | |
| US7164177B2 (en) | Multi-level memory cell | |
| CN1722444B (zh) | 电荷捕捉非易失性存储器及其逐个栅极擦除的方法 | |
| CN100568508C (zh) | 对称及自对准的非易失性存储器结构 | |
| US8759898B2 (en) | Memory with a read-only EEPROM-type structure | |
| US7183608B2 (en) | Memory array including isolation between memory cell and dummy cell portions | |
| CN101097951B (zh) | 非挥发性记忆胞结构以及操作方法 | |
| CN101232024A (zh) | 非易失性存储装置及其操作方法和制造方法 | |
| CN100442538C (zh) | 非挥发性记忆体的操作方法 | |
| US20080266969A1 (en) | Method of operating non-volatile memory | |
| JP2012146957A (ja) | 半導体不揮発性メモリ装置 | |
| CN101901810B (zh) | 记忆体元件以及制造与操作记忆体元件的方法 | |
| CN101345262A (zh) | 降低存储器元件的第二位效应的半导体结构以及方法 | |
| KR20000051783A (ko) | 비휘발성 메모리 소자 | |
| WO2001017031A1 (en) | Easy shrinkable novel non-volatile semiconductor memory cell utilizing split dielectric floating gate and method for making same | |
| Huang et al. | The impacts of control gate voltage on the cycling endurance of split gate flash memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |