-
Die
vorliegende Erfindung betrifft im allgemeinen elektrisch löschbare
nichtflüchtige
Halbleiterspeicher, und im besonderen eine Halbleiterspeichervorrichtungsstruktur,
die zur Herstellung von Schaltungen brauchbar ist, die für dieselben
verwendet werden.
-
Elektrisch
wiederbeschreibbare nichtflüchtige
Speicher enthalten zum Beispiel den E2PROM; und
unter anderem hat der Flash-Speicher, der ein Gesamt- oder selektives
Gesamtlöschvermögen hat, in
den letzten Jahren die Aufmerksamkeit wegen seines Vermögens der
hohen Bitdichte auf sich gezogen.
-
Die
Speicherzelle des Flash-Speichers hat eine zweischichtige Gate-Struktur,
die aus einem Steuergate und einem schwimmenden Gate gebildet ist,
wobei das Speichern von Informationen durch das Ausnutzen der Eigenschaft
erreicht wird, daß bei Anwendung
von vorgeschriebenen Spannungen auf das Steuergate, das Drain und
die Source der Strom, der zwischen dem Drain und der Source fließt, in Abhängigkeit
davon variiert, ob eine Ladung auf dem schwimmenden Gate gespeichert
ist oder nicht. Im allgemeinen wird bei Flash-Speichern das Injizieren einer Ladung
in das schwimmende Gate als Schreiben bezeichnet.
-
Beim
Schreiben wird eine hohe Spannung VPP (etwa 12 V) auf das Steuergate
angewendet, werden etwa 6 V auf das Drain angewendet und werden
0 V auf die Source angewendet. Unter diesen Bedingungen treffen
Elektronen, die durch die Speicherzelle fließen, auf ein starkes elektrisches
Feld nahe dem Drain, und einige der Elektronen, die durch dieses
Feld beschleunigt werden, erlangen genügend Energie, um die Energiebarriere
des Gate-Isolierfilms zu überwinden,
und werden dem schwimmenden Gate injiziert. Da das schwimmende Gate von
anderen Schaltungsregionen elektrisch isoliert ist, kann die injizierte
Ladung semipermanent in ihm gespeichert werden.
-
Beim
Lesen wird eine Zufuhrspannung VCC (etwa 5 V) auf das Steuergate
angewendet, werden etwa 1 V auf das Drain angewendet und werden
0 V auf die Source angewendet. Die Schwellenspannung des Zellentransistors
variiert in Abhängigkeit
von dem Vorhandensein oder Nichtvorhandensein einer Ladung auf dem
schwimmenden Gate, so daß der Strom,
der durch die selektierte Speicherzelle fließt, dementsprechend variiert.
Durch Abtasten und Verstärken
dieses Stroms werden die Informationen ausgelesen.
-
Es
gibt zwei Hauptlöschverfahren:
das eine ist das Kanal-Löschverfahren,
bei dem die Ladung, die auf dem schwimmenden Gate gespeichert ist,
in den Kanal gezogen wird, d. h., in das Substrat oder eine Mulde;
und das andere ist das Source-Löschverfahren,
bei dem die Ladung in die Source gezogen wird.
-
Beim
Kanal-Löschen
werden 0 V auf das Steuergate angewendet, bleiben das Drain und
die Source S offen und wird eine hohe Spannung VPP (etwa 12 V) auf
den Kanal (p-Mulde) angewendet. Dies bewirkt, daß die auf dem schwimmenden
Gate gespeicherte Ladung in den Kanal gezogen wird. Beim Source-Löschen wird die hohe Spannung
VPP auf die Source angewendet, und der Kanal bleibt geöffnet oder
mit Erde verbunden.
-
Der
jüngste
Trend bei Halbleitervorrichtungen ging hin zu niedrigeren Zufuhrspannungen;
und die Reduzierung von Zufuhrspannungen ist auch bei Flash-Speichern
vorangetrieben worden. Die Konzeption der niedrigeren Spannung erfordert
auch die Reduzierung der hohen Spannung, die auf den Kanal oder
die Source beim Löschen
angewendet wird. In einer Vorrichtung mit einer einzelnen Spannung
wird eine Verstärkerschaltung
verwendet, um die hohe Spannung zu erzeugen, aber das Problem hierbei liegt
darin, daß die
Verstärkerschaltung
entsprechend größer sein
muß, wenn
die Zufuhrspannung reduziert wird.
-
Bei
dem Source-Löschverfahren
muß, da
ein hohes Potential auf die Source angewendet wird, die Source-Diffusionsschicht
mit einer größeren Tiefe gebildet
werden, um eine ausreichende dielektrische Festigkeit vorzusehen,
um das hohe Potential zu halten. Dies hat die Anstrengung zur Verkleinerung
des Zellenbereichs behindert.
-
Ferner
muß beim
selektiven Löschen
die Schaltung so konstruiert sein, daß die Source-Verbindungsleitung
(VSS-Leitung) partiell
auf ein verschiedenes Potential gesetzt werden kann. Dies erfordert
die Leitungsisolierung und das Hinzufügen einer Extraantriebsschaltung,
und die Chipgröße nimmt
entsprechend zu.
-
Um
diese Probleme zu überwinden,
ist ein Negativspannungsanwendungslöschverfahren vorgeschlagen
worden, bei dem eine negative Spannung auf das Steuergate angewendet
wird, um eine Reduzierung der positiven Spannung zu gestatten, die
auf den Kanal oder die Source angewendet wird. Dieses Verfahren
wird nun zum vorherrschenden Verfahren beim Löschen.
-
Gewöhnlich wird
die negative Spannung VBB, die auf das Steuergate anzuwenden ist,
ungefähr
auf –10
V gesetzt, und die Zufuhrspannung VCC von 5 V wird auf den Kanal
oder die Source angewendet.
-
Die
Basisoperation des Flash-Speichers ist oben beschrieben worden.
Nichtflüchtige
Speicher, wie der Flash-Speicher,
erfordern zusätzlich
zu der herkömmlichen
Energiezufuhr die Energiezufuhr der hohen Spannung; deshalb müssen für Schaltungen, die
mit hohen Spannungen arbeiten, Transistoren für die hohe Spannung zusätzlich zu
Transistoren für
die normale Spannung hergestellt werden.
-
Transistoren
des Verarmungsmodus sowie Transistoren des Anreicherungsmodus sind
in Energiezufuhrschaltungen und dergleichen weit verbreitet. Die
obigen zwei Transistortypen werden auf der Basis des Vorhandenseins
oder Nichtvorhanden seins eines Kanals mit einer Gate-Vorspannung von
Null voneinander unterschieden. In einer Vorrichtung des Anreicherungsmodus
existiert kein Kanal mit der Gate-Vorspannung von Null; in einer
Vorrichtung des Verarmungsmodus existiert der Kanal mit der Gate-Vorspannung
von Null.
-
Da
jedoch bei dem Transistor des Verarmungsmodus der Kanal gebildet
wird, wenn keine Gate-Vorspannung angewendet wird, wie oben beschrieben,
ist die Steuerung durch die Gate-Vorspannung im Vergleich zu dem
Transistor des Anreicherungsmodus komplex. Deshalb erfolgt die Schaltungskonstruktion
gewöhnlich
auf der Basis von Vorrichtungen des Anreicherungsmodus.
-
Dies
schließt
jedoch die Verwendung von Transistoren des Verarmungsmodus bei der
Schaltungskonstruktion nicht aus; in Abhängigkeit von den Anwendungen
kann unter Verwendung von Vorrichtungen des Verarmungsmodus eine
weit effektivere Schaltungskonstruktion als unter Verwendung von
jenen des Anreicherungsmodus erfolgen. Konstantspannungsquellen
und Signalschaltanordnungen (Transfer-Gates) sind spezifische Beispiele.
-
Das
Löschen
eines Flash-Speichers wird erreicht, indem Elektronen von dem schwimmenden Gate
in den Kanal oder in die Source gezogen werden, wobei der Quantentunneleffekt
genutzt wird. Der Strom (Tunnelstrom), der durch die Elektronen
verursacht wird, die gezogen werden, variiert jedoch exponentiell
mit der Feldstärke
zwischen dem schwimmenden Gate und dem Kanal oder der Source. Bei Halbleitervorrichtungen,
die Flash-Speicher enthalten, geht der Trend, wie zuvor erwähnt, hin
zu niedrigeren Zufuhrspannungen, und weiterhin werden jetzt immer
mehr Halbleitervorrichtungen zur Verwendung mit einer einzelnen
Energiezufuhr konstruiert. Bei den Flash-Speicher-Löschverfahren
unter Verwendung des Negativspannungsanwendungsverfahrens wird die
Zufuhr spannung VCC direkt auf den Kanal oder die Source anwendet.
Im Falle einer Halbleitervorrichtung, die zur Verwendung mit einer
einzelnen Energiezufuhr von zum Beispiel 3 Volt konstruiert wird,
würde dann,
falls diese Zufuhrspannung direkt auf den Kanal oder auf die Source
angewendet würde,
die resultierende Feldstärke
kleiner als jene bei einer Energiezufuhr von 5 Volt sein. Die Feldstärke zwischen
dem schwimmenden Gate und dem Kanal oder der Source beeinflußt weitgehend
den Tunnelstrom, wie oben beschrieben. Um dieselbe Löscheffektivität wie in
5-Volt-Vorrichtungen zu erreichen, muß ein elektrisches Feld mit
derselben Stärke
wie bei einer Zufuhrspannung von 5 V auf den Tunneloxidfilm angewendet
werden; falls die Zufuhrspannung von 3 V auf den Kanal oder die
Source angewendet wird, wird eine hohe negative Spannung, die hinsichtlich
des Absolutwertes hoch ist, auf das Steuergate angewendet werden
müssen.
Dies bedeutet die Anwendung einer großen Spannung auf den Oxidfilm
eines jeden Transistors, der in einer Verstärkerschaltung verwendet wird,
die die große
negative Spannung erzeugt, wodurch das Problem verursacht wird,
daß Extraforderungen
an die Spannungsfestigkeitscharakteristik (Zuverlässigkeit)
des Transistors gestellt werden.
-
In
Halbleitervorrichtungen, wie beispielsweise Flash-Speichern, die hohe
Spannungen benötigen,
sind Schaltungen für
normale Spannung und hohe Spannung in derselben Schaltungsanordnung gemischt.
Zwei Arten von Transistoren, d. h. 5-Volt-Transistoren und 12-Volt-Transistoren,
werden auf selektive Weise gebildet, wobei die 12-Volt-Vorrichtungen
nur in einem Teil der gesamten integrierten Schaltung gebildet werden.
Dadurch nimmt jedoch die Verarbeitungskomplexität zu und wird die Herstellung
schwieriger.
-
Eine
effektive Schaltungskonstruktion kann realisiert werden, wie zuvor
beschrieben, indem Transistoren des Verar mungsmodus für solch
eine Energiezufuhrschaltung verwendet werden, wie sie oben beschrieben
ist. Um einen Transistor des Verarmungsmodus zu implementieren,
wird gewöhnlich eine
Technik in der Art eines Wafer-Prozesses eingesetzt. Das heißt, eine
große
Anzahl von Ladungen mit derselben Polarität wie die Ladungen, die den
Kanal bilden, wird in der Kanalregion eines MOS-Transistors verteilt.
Bei einem n-Kanal-Transistor
des Verarmungsmodus wird die Vorrichtung zum Beispiel so gebildet,
daß ihre
Kanalregion vorrangig Ladungen mit negativer Polarität enthält; umgekehrt
wird ein p-Kanal-Transistor des Verarmungsmodus so gebildet, daß Ladungen
mit positiver Polarität
in seiner Kanalregion dominieren. Um die MOS-Transistor-Kanalregion
mit dem obigen Ladungsprofil zu versehen, werden in der Praxis p-
oder n-Typ-Verunreinigungen ionisiert
und durch ein Feld zur Injektion in die Kanalregion beschleunigt.
Diese Technik wird im allgemeinen als Ionenimplantation bezeichnet.
-
Die
Ionenimplantation wird nicht nur zur Bildung von Transistoren des
Verarmungsmodus eingesetzt, sondern dieselbe Technik wird auch zum
Bilden von n-Kanal- und p-Kanal-Transistoren
des Anreicherungsmodus genutzt, die gewöhnlich als Schaltungselemente
verwendet werden. Da Vorrichtungen des Anreicherungsmodus und des
Verarmungsmodus jedoch unterschiedliche Ladungsverteilungen in der
Kanalregion erfordern, wird die Ladungsverteilung in der Kanalregion
dadurch eingestellt, daß die Ionendosis,
die Art des Ionenimplantats, die Feldstärke, etc., variiert werden.
Dies bedeutet, daß die
Herstellung von Transistoren des Verarmungsmodus unvermeidlich vermehrte
Arten von Ionenimplantaten bei den Wafer-Verarbeitungsschritten
mit sich bringt. Eine erhöhte
Anzahl von Verarbeitungsschritten verursacht solche Probleme wie
die erhöhte
Komplexität des
Wafer-Prozesses und eine längere
Zeit für
den Prozeßaufbau,
was schließlich
zu erhöhten
Kosten der Halbleitervorrichtungen führt.
-
US-A-4
675 557 offenbart eine Spannungsumsetzerschaltung, in der ein Spannungsteiler
mit einer Vielzahl von seriell verbundenen CMOS-FETs, die in P-Regionen
angeordnet sind, zum Einrichten einer Betriebsspannung verwendet
wird. Dadurch wird eine Zufuhrspannung auf einen niedrigeren Pegel
verringert, ohne daß externe
Komponenten erforderlich sind.
-
US-A-4
417 263 offenbart verschiedene Kombinationen von MOSFETs des Anreicherungs- und
Verarmungsmodus, die zur Verwendung als Konstantspannungsgeneratoren
seriell verbunden sind.
-
US-A-5
132 555 offenbart einen Energiezufuhr-Spannungskonverter, bei dem
n-Kanal- und p-Kanal-MOSFETs in jeweiligen Mulden mit entgegengesetztem
Leitfähigkeitstyp
eingesetzt werden und der ein Energiezufuhrsystem enthält, das
eine Vielzahl von p-Kanal-MOSFETs umfaßt, die seriell verbunden sind,
wobei das Gate eines jeden mit dessen Source verbunden ist, und
eine Vielzahl von n-Kanal-MOSFETs, die mit den p-Kanal-MOSFETs und
miteinander seriell verbunden sind, wobei das Gate eines jeden auch
mit dessen Source verbunden ist.
-
Eine
weitere Vorrichtung ist in
EP 94143 offenbart.
-
Eine
Ausführungsform
der Erfindung kann eine Halbleitervorrichtung vorsehen, bei der
eine Schaltung für
hohe Spannung, die in dem nichtflüchtigen Halbleiterspeicher
oder dergleichen verwendet wird, unter Verwendung von normalen Transistoren für niedrige
Spannung konstruiert ist.
-
Gemäß der vorliegenden
Erfindung ist eine Halbleitervorrichtung vorgesehen, die umfaßt: eine erste
Halbleitervorrichtung, die zwischen einer Energiezufuhr für hohe Spannung
und einem Ausgang verbunden ist; und eine zweite Halbleitervorrichtung, die
zwischen dem Ausgang und Erde verbunden ist, welche erste Halbleitervorrichtung
enthält:
eine Vielzahl von elektrisch isolierten p-Typ-Mulden, wobei in wenigstens
zwei von den p-Typ-Mulden jeweilig ein oder mehrere n-Kanal-Transistoren
des Verarmungsmodus gebildet sind und Gate und Source eines jeden
n-Kanal-Transistors des Verarmungsmodus verbunden sind; bei der
dann, wenn die Anzahl von n-Kanal-Transistoren des Verarmungsmodus,
die in den jeweiligen p-Typ-Mulden gebildet sind, 1 beträgt, die
Sources der n-Kanal-Transistoren des Verarmungsmodus mit den jeweiligen
Mulden verbunden sind, und dann, wenn die Anzahl von n-Kanal-Transistoren
des Verarmungsmodus, die in den jeweiligen p-Typ-Mulden gebildet
sind, größer als
1 ist, die Source von einem n-Kanal-Transistor des Verarmungsmodus
mit dessen zugeordneter Mulde verbunden ist, wobei andere n-Kanal-Transistoren
des Verarmungsmodus seriell mit ihm verbunden sind; und die n-Kanal-Transistoren
des Verarmungsmodus in den jeweiligen Mulden oder Arrays der n-Kanal-Transistoren des
Verarmungsmodus seriell miteinander verbunden sind; welche zweite
Halbleitervorrichtung enthält:
eine Vielzahl von elektrisch isolierten p-Typ-Mulden, wobei in wenigstens
zwei von den p-Typ-Mulden jeweilig ein oder mehrere n-Kanal-Transistoren
des Anreicherungsmodus gebildet sind; bei der dann, wenn die Anzahl
von n-Kanal-Transistoren des Anreicherungsmodus, die in den jeweiligen
p-Typ-Mulden gebildet sind, 1 beträgt, die Sources der n-Kanal-Transistoren
des Anreicherungsmodus mit den jeweiligen Mulden verbunden sind,
und dann, wenn die Anzahl von n-Kanal-Transistoren des Anreicherungsmodus,
die in den jeweiligen p-Typ-Mulden gebildet sind, größer als
1 ist, die Source von einem n-Kanal-Transistor
des Anreicherungsmodus mit dessen zugeordneter Mulde verbunden ist,
wobei andere n-Kanal-Transistoren des Anreicherungsmodus seriell
mit ihm verbunden sind; und die n-Kanal-Transistoren des Anreicherungsmodus
in den jeweiligen Mulden oder Arrays der n-Kanal-Transistoren seriell
miteinander verbunden sind; bei der die Anzahl von n-Kanal-Transistoren
des Anreicherungsmodus, die in der zweiten Halbleitervorrichtung
enthalten sind, n beträgt,
wobei die Halbleitervorrichtung ferner umfaßt: eine Vielzahl von Spannungsgeneratoren,
die jeweilig Spannungen von (n-m)/n (m: eine ganze Zahl und 0 < m < n) einer Ausgangsspannung
der Energiezufuhr für
hohe Spannung ausgeben, und einen Basisspannungsgenerator, der selektiv
eine Spannung von 1/n der Ausgangsspannung der Energiezufuhr für hohe Spannung
oder 0 V ausgibt, bei der die Spannungsausgabe von dem m-ten Spannungsgenerator
auf ein Gate des m-ten n-Kanal-Transistors
des Anreicherungsmodus angewendet wird, der n-Kanal-Transistor des Anreicherungsmodus,
der mit dem Ausgang verbunden ist, der erste n-Kanal-Transistor
des Anreicherungsmodus ist und bei der die Spannungsausgabe von
dem Basisspannungsgenerator auf ein Gate des n-ten n-Kanal-Transistors des Anreicherungsmodus angewendet
wird.
-
Gemäß dem Aufbau
der vorliegenden Erfindung wird, wenn eine Spannung über dem
Transistor-Array angewendet wird, das die Vielzahl von seriell verbundenen
n-Kanal-Transistoren umfaßt,
die Spannung zwischen den Transistoren geteilt und eine kleine Spannung
zwischen Source und Drain eines jeden Transistors angewendet. Da
die Source mit der Mulde verbunden ist, ist die Spannung, die zwischen
Mulde und Gate angewendet wird, auch klein, so daß es nicht
erforderlich ist, die dielektrische Durchschlagfestigkeit zu erhöhen.
-
Da
nach Stand der Technik die Mulde (oder Basis) eines jeden Transistors
geerdet war, wurde eine große
Spannung zwischen der Mulde (oder Basis) und dem Gate angewendet,
auch wenn ein Bruchteil der Gesamtspannung zwischen Source und Drain
eines jeden Transistors angewendet wurde.
-
Die
vorliegende Erfindung geht aus der folgenden Beschreibung unter
Bezugnahme auf die beiliegenden Zeichnungen deutlicher hervor, in
denen:
-
1 ein
Diagramm ist, das eine Transistorzellenstruktur eines Flash-Speichers
zeigt;
-
2A und 2B Diagramme
zum Erläutern
von Lese- und Schreibverfahren für
den Flash-Speicher sind;
-
3 ein
Diagramm zum Erläutern
eines Kanal-Löschverfahrens
ist, wobei die Anwendung der hohen Spannung genutzt wird;
-
4 ein
Diagramm zum Erläutern
eines Source-Löschverfahrens
ist, wobei die Anwendung der hohen Spannung genutzt wird;
-
5 ein
Diagramm zum Erläutern
eines Kanal-Löschverfahrens
ist, bei dem ein Negativspannungsanwendungsverfahren genutzt wird,
wobei eine negative Spannung auf das Steuergate angewendet wird;
-
6 ein
Diagramm zum Erläutern
eines Source-Löschverfahrens
ist, bei dem das Negativspannungsanwendungsverfahren genutzt wird;
-
7 ein
Diagramm ist, das Abschnitte eines Flash-Speichers zeigt, worauf eine Ausführungsform
der vorliegenden Erfindung angewendet werden kann;
-
8 ein
Diagramm ist, das eine Pegelkonvertierungsschaltung nach Stand der
Technik zeigt;
-
9 ein
Diagramm ist, das eine Konstantspannungserzeugungsschaltung nach
Stand der Technik zeigt;
-
10A und 10B Diagramme
sind, die ein Basisfunktionselement zeigen, das bei der Erfindung
verwendet wird;
-
11 ein
Diagramm ist, das den Schaltungsaufbau einer Ausführungsform
der Erfindung zeigt;
-
12 ein
Diagramm ist, das einen zweiten Schaltungsaufbau zeigt, der nicht
der Erfindung entspricht;
-
13 eine
Draufsicht auf einen Abschnitt des zweiten Schaltungsaufbaus ist;
-
14 eine
guerschnittsansicht von 13 ist;
-
15 eine
Draufsicht auf eine Konstantspannungsschaltung nach Stand der Technik
zeigt;
-
16 eine
Querschnittsansicht einer Konstantspannungsschaltung nach Stand
der Technik zeigt; und
-
17 ein
Diagramm ist, das einen dritten Schaltungsaufbau zeigt, der nicht
der Erfindung entspricht.
-
Bevor
eine detaillierte Beschreibung der bevorzugten Ausführungsform
der vorliegenden Erfindung erfolgt, werden gegenwärtige nichtflüchtige Halbleiterspeicher
beschrieben, wobei zum besseren Verstehen der Unterschiede zwischen
gegenwärtigen
Vorrichtungen und der vorliegenden Erfindung Bezug auf die dementsprechenden
beiliegenden Zeichnungen genommen wird.
-
1 ist
ein Diagramm, das ein Beispiel für eine
Speicherzellenstruktur bei dem Flash-Speicher zeigt. Die Speicherzelle
hat, wie gezeigt, eine zweischichtige Gate-Struktur, die aus einem Steuergate (CG) 101 und
einem schwimmenden Gate (FG) 102 gebildet ist, wobei das
Speichern von Informationen durch das Nutzen der Eigenschaft erreicht
wird, daß dann,
wenn vorgeschriebene Spannungen auf das Steuergate 101,
das Drain (D) 104 und die Source (S) 103 angewendet
werden, der Strom, der zwischen dem Drain 104 und der Source 103 fließt, in Abhängigkeit
davon variiert, ob eine Ladung auf dem schwimmenden Gate 102 gespeichert
ist oder nicht. Im allgemeinen stellt in Flash-Speichern der logische Wert "H" einen gelöschten Zustand dar, d. h.,
den Zustand, in dem keine Ladung auf dem schwimmenden Gate 102 gespeichert
ist; und der logische Wert "L" stellt den Zustand
dar, in dem eine Ladung auf dem schwimmenden Gate 102 gespeichert
ist. Das Injizieren einer Ladung in das schwimmende Gate 102 wird als
Schreiben bezeichnet.
-
Im
folgenden ist beschrieben, wie Informationsschreib-, -lese- und
-löschoperationen
an der Speicherzelle ausgeführt
werden, die die in 1 gezeigte Struktur hat. 2A und 2B zeigen
die Bedingungen von Spannungen, die auf die verschiedenen Abschnitte
der Flash-Speicherzelle bei Informationslese- und -schreiboperationen
angewendet werden. Und zwar betrifft 2A eine
Schreiboperation, und 2B betrifft eine Leseoperation.
-
Beim
Schreiben wird eine hohe Spannung VPP (etwa 12 V) auf das Steuergate
(CG) angewendet, werden etwa 6 V auf das Drain (D) angewendet und
werden 0 V auf die Source (S) angewendet. Unter diesen Bedingungen
treffen Elektronen, die durch die Speicherzelle fließen, auf
ein starkes elektrisches Feld nahe dem Drain (D), und ein Teil der
Elektronen, die durch dieses Feld beschleunigt werden, erlangt genügend Energie,
um die Energiebarriere des Gate-Isolierfilms zu überwinden, und wird in das schwimmende
Gate (FG) injiziert. Da das schwimmende Gate (FG) von anderen Schaltungsregionen elektrisch
isoliert ist, kann die injizierte Ladung auf ihm semipermanent gespeichert
werden.
-
Beim
Lesen wird eine Zufuhrspannung VCC (etwa 5 V) auf das Steuergate
(CG) angewendet, werden etwa 1 V auf das Drain (D) angewendet und werden
0 V auf die Source (S) angewendet. Die Schwellenspannung des Zellentransistors
variiert in Abhängigkeit
von dem Vorhandensein oder Nichtvorhandensein einer Ladung auf dem
schwimmenden Gate (FG), so daß der
Strom, der durch die selektierte Speicherzelle fließt, dementsprechend
variiert. Durch Abtasten und Verstärken dieses Stroms werden die
Informationen ausgelesen.
-
Es
gibt zwei Hauptlöschverfahren:
das eine ist das Kanal-Löschverfahren,
bei dem die auf dem schwimmenden Gate 102 gespeicherte
Ladung in den Kanal gezogen wird, d. h., in das Substrat oder eine
Mulde, und das andere ist das Source-Löschverfahren,
bei dem die Ladung in die Source gezogen wird.
-
3 zeigt
die Bedingungen von Spannungen, die auf die verschiedenen Abschnitte
angewendet werden, wenn das Löschen
durch das Anwenden einer hohen Spannung auf den Kanal erfolgt, und 4 zeigt
die Bedingungen, wenn das Löschen durch
das Anwenden einer hohen Spannung auf die Source erfolgt.
-
Beim
Kanal-Löschen
werden, wie in 3 gezeigt, 0 V auf das Steuergate
CG angewendet, bleiben das Drain D und die Source S offen und wird eine
hohe Spannung VPP (etwa 12 V) auf den Kanal (p-Mulde) angewendet.
Dies bewirkt, daß die
auf dem schwimmenden Gate FG gespeicherte Ladung in den Kanal gezogen
wird. Beim Source-Löschen wird,
wie in 4 gezeigt, die hohe Spannung VPP auf die Source
angewendet, und der Kanal (das Substrat p-sub bei dem gezeigten
Beispiel) bleibt geöffnet
oder mit Erde verbunden.
-
Der
jüngste
Trend bei Halbleitervorrichtungen ging hin zu niedrigeren Zufuhrspannungen,
wie oben beschrieben, und auch die Reduzierung von Zufuhrspannungen
bei Flash-Speichern ist vorangetrieben worden. Die Konzeption der
niedrigeren Spannung erfordert auch die Reduzierung der hohen Spannung,
die auf den Kanal oder die Source beim Löschen angewendet wird. In einer
Vorrichtung mit einzelner Spannung wird eine Verstärkerschaltung verwendet,
um die hohe Spannung zu erzeugen, aber das Problem hierbei liegt
darin, daß die
Verstärkerschaltung
entsprechend größer sein
muß, wenn die
Zufuhrspannung reduziert wird.
-
Bei
dem Source-Löschverfahren
muß, da
ein hohes Potential auf die Source S angewendet wird, die Source-Diffusionsschicht
mit einer größeren Tiefe gebildet
sein, um eine ausreichende dielektrische Festigkeit vorzusehen,
um das hohe Potential zu halten. Dies behindert die Anstrengung
zur Verkleinerung des Zellenbereichs.
-
Ferner
muß die
Schaltung beim selektiven Löschen
so konstruiert sein, daß die
Source-Verbindungsleitung (VSS-Leitung)
partiell auf ein verschiedenes Potential gesetzt werden kann. Dies
erfordert die Leitungsisolierung und das Hinzufügen einer Extraantriebsschaltung,
und die Chipgröße wird
entsprechend vergrößert.
-
Um
diese Probleme zu überwinden,
ist ein Negativspannungsanwendungslöschverfahren vorgeschlagen
worden, bei dem eine negative Spannung auf das Steuergate CG angewendet
wird, um eine Reduzierung der positiven Spannung zu gestatten, die
auf den Kanal oder die Source angewendet wird. Dieses Verfahren
wird nun zum vorherrschenden Verfahren beim Löschen.
-
5 und 6 sind
Diagramme, die die Bedingungen beim Kanal-Löschen bzw. Source-Löschen unter
Einsatz des Negativspannungsanwendungsverfahrens zeigen. Gewöhnlich wird
die negative Spannung VBB, die auf das Steuergate CG anzuwenden
ist, auf etwa –10
V festgelegt, und die Zufuhrspannung VCC von 5 V wird auf den Kanal
oder die Source angewendet.
-
Das
Löschen
eines Flash-Speichers erfolgt dadurch, daß Elektronen von dem schwimmenden Gate
in den Kanal oder in die Source gezogen werden, indem der Quantentunneleffekt
genutzt wird. Der Strom (Tunnelstrom), der durch die Elektronen verursacht
wird, die gezogen werden, variiert jedoch exponentiell mit der Feldstärke zwischen
dem schwimmenden Gate und dem Kanal oder der Source. Bei Halbleitervorrichtungen,
die Flash-Speicher enthalten, geht der Trend, wie zuvor erwähnt, hin
zu niedrigeren Zufuhrspannungen, und weiterhin werden jetzt immer
mehr Halbleitervorrichtungen zur Verwendung mit einer einzelnen
Energiezufuhr konstruiert.
-
Bei
den Flash-Speicher-Löschverfahren
unter Verwendung des Negativspannungsanwendungsverfahrens, wie in 5 und 6 gezeigt,
wird die Zufuhrspannung VCC direkt auf den Kanal oder die Source
angewendet. Im Falle einer Halbleitervorrichtung, die zur Verwendung
mit einer einzelnen Energiezufuhr von zum Beispiel 3 V bestimmt
ist, würde dann,
falls diese Zufuhrspannung direkt auf den Kanal oder die Source
angewendet werden würde,
die resultierende Feldstärke
kleiner als jene bei einer Energiezufuhr von 5 V sein. Die Feldstärke zwischen dem
schwimmenden Gate und dem Kanal oder der Source beeinflußt weitgehend
den Tunnelstrom, wie oben beschrieben. Um dieselbe Löscheffektivität wie in
5-V-Vorrichtungen zu erhalten, muß ein elektrisches Feld mit
derselben Stärke
wie bei der Anwendung einer Zufuhrspannung von 5 V auf den Tunneloxidfilm
angewendet werden; falls die Zufuhrspannung von 3 V auf den Kanal
oder die Source angewendet wird, wird eine große negative Spannung, die hinsichtlich
des Absolutwertes groß ist,
auf das Steuergate angewendet werden müssen. Dies bedeutet die Anwendung
einer großen
Spannung auf den Oxidfilm jedes Transistors, der in einer Verstärkerschaltung
verwendet wird, die die große
negative Spannung erzeugt, wodurch das Problem verursacht wird,
daß zusätzliche
Forderungen an die Spannungsfestigkeitscharakteristik (Zuverlässigkeit)
des Transistors gestellt werden.
-
7 ist
ein Diagramm, das ein Beispiel für einen
Abschnitt zeigt, worauf die Schaltungen der ersten bis dritten Ausführungsformen
der Erfindung, die im folgenden beschrieben sind, angewendet werden
können.
Im Flash-Speicher muß die
Spannung auf den zweckmäßigen Pegel
zur Anwendung auf jeden Abschnitt umgeschaltet werden, wie oben
beschrieben; ferner wird nach einer Schreib- oder Löschoperation
eine Verifizierungsoperation ausgeführt, um zu verifizieren, ob
die Schreib- oder Löschoperation
korrekt vorgenommen worden ist, indem eine Leseoperation unter Verwendung
eines verschiedenen Referenzpegels ausgeführt wird. Die Ausführungsform
der Erfindung ist für
solch eine Spannungsumschaltanordnung und eine Referenzspannungserzeugungsschaltung
für einen Flash-Speicher
geeignet. Sie ist jedoch nicht auf diese Anwendungen begrenzt; sondern
sie ist auch für jede
Vorrichtung effektiv, die partiell eine hohe Spannung verwendet.
-
Bevor
eine eingehende Beschreibung der bevorzugten Ausführungsform
erfolgt, wird zum besseren Verstehen der Unterschiede zwischen der existierenden
Schaltung und der vorliegenden Erfindung eine existierende Pegelveränderungsschaltung beschrieben.
-
8 zeigt
zum Beispiel eine Pegelkonvertierungsschaltung zum Konvertieren
des Spannungspegels von 5 in 12 V. Da 12 V zwischen Drain und Source
und zwischen Gate und Grundmaterial eines Transistors des Verarmungsmodus
TD50 und eines Transistors des Anreicherungsmodus T50 angewendet
werden, werden die Gate-Filmdicke und die Gate-Länge vergrößert, damit die dielektrische Durchschlagfestigkeit
der Transistoren erhöht
wird.
-
9 zeigt
eine Konstantspannungserzeugungsschaltung, bei der ein Spannungsabfall über mehrere
Stufen der Transistorschwellenspannung Vth genutzt wird. Diese Schaltungskonstruktion
ist weit verbreitet, da mit ihr eine Konstantspannung erzeugt wird,
die von der Zufuhrspannung unabhängig ist.
Die Schaltung von 9 verwendet eine Energiezufuhr
von 12 V, und 12-Volt-Transistoren werden wie im Falle der Schaltung
von 8 verwendet. Dies bedeutet die Anwendung einer
großen
Spannung auf den Oxidfilm jedes Transistors, der in einer Verstärkerschaltung
verwendet wird, die die große
negative Spannung erzeugt, wodurch das Problem verursacht wird,
daß zusätzliche
Anforderungen an die Spannungs festigkeitscharakteristik (Zuverlässigkeit)
des Transistors gestellt werden.
-
In
Halbleitervorrichtungen, wie etwa Flash-Speichern, die hohe Spannungen
benötigen, sind
Schaltungen für
normale Spannung und hohe Spannung in derselben Schaltungsanordnung
gemischt. Zwei Arten von Transistoren, d. h. 5-Volt-Transistoren
und 12-Volt-Transistoren, werden auf selektive Weise gebildet, wobei
die 12-Volt-Vorrichtungen nur in einem Teil der gesamten integrierten
Schaltung gebildet werden. Dadurch nimmt jedoch die Verarbeitungskomplexität zu und
wird die Herstellung schwieriger.
-
Unter
Bezugnahme auf die Schaltung von 9 sind die
Transistoren auf demselben Substrat (Wafer) gebildet, so daß die Sperrvorspannung
für die
Transistoren der oberen Stufen (T62, T63, ...) größer ist,
wodurch ihre Schwellenspannungen zunehmen. Wenn die Zunahme der
Schwellenspannung auf Grund des Sperrvorspannungseffektes mit V1, V2,
... jeweilig für
T61, T62, ... bezeichnet wird und der Schwellenwert bei einer Sperrvorspannung
von 0 V mit Vth bezeichnet wird, ist dann Vout = n × Vth + V1
+ V2 ..., wodurch das Problem dargestellt wird, daß Vout in
Abhängigkeit
von der Vorspannungscharakteristik stark schwankt. Da die Sperrvorspannungscharakteristik
von Prozeß zu
Prozeß schwankt, liegt
das Problem darin, daß es
schwierig ist, auf Grund von Verarbeitungsbeschränkungen eine akkurate Spannung
zu erhalten.
-
In
der bevorzugten Ausführungsform
der Erfindung werden diese Probleme angesprochen.
-
10A und 10B sind
Diagramme, die ein Basisfunktionselement zeigen, das bei der vorliegenden
Erfindung verwendet wird. 10A ist
ein Diagramm, das einen Abschnitt einer Halbleitervorrichtungsstruktur
zeigt, und 10B ist ein Diagramm, das eine
Ersatzschaltung von 10A zeigt.
-
Die
Halbleitervorrichtungsstruktur umfaßt, wie in 10A gezeigt, eine Vielzahl von elektrisch isolierten
p-Typ-Mulden 214, 224,
..., wobei in wenigstens zwei von ihnen ein oder mehrere n-Kanal-Transistoren
(einer in jeder Mulde bei dem gezeigten Beispiel) 210, 220,
... gebildet sind und die Source von jedem Transistor mit der Mulde
verbunden ist, in der er gebildet ist. Die n-Kanal-Transistoren
sind seriell miteinander verbunden, wobei die Source von einem Transistor
mit dem Drain des nächsten
Transistors verbunden ist. Falls mehr als ein n-Kanal-Transistor
in derselben Mulde gebildet ist, werden die n-Kanal-Transistoren
in jener Mulde zuerst miteinander verbunden und dann mit dem n-Kanal-Transistor
in der nächsten
Mulde verbunden.
-
Gemäß der oben
beschriebenen Konfiguration wird, wenn eine Spannung über dem
Transistor-Array angewendet wird, das die Vielzahl von seriell verbundenen
n-Kanal-Transistoren umfaßt,
die Spannung zwischen den Transistoren geteilt und eine kleine Spannung
zwischen Source und Drain jedes Transistors angewendet. Da die Source
mit der Mulde verbunden ist, ist die Spannung, die zwischen der
Mulde und dem Gate angewendet wird, auch klein, so daß es nicht
nötig ist,
die dielektrische Durchschlagfestigkeit zu erhöhen.
-
Früher wurde,
da die Mulde (Basis) jedes Transistors geerdet war, eine große Spannung
zwischen der Mulde (Basis) und dem Gate angewendet, auch wenn ein
Bruchteil der Gesamtspannung zwischen Source und Drain eines jeden
Transistors angewendet wurde.
-
11 zeigt
eine Pegelkonvertierungsschaltung zum Konvertieren des Spannungspegels
von 4 V in 12 V gemäß einer
bevorzugten Ausführungsform der
Erfindung. Wenn VIN 4 V beträgt,
werden T3, T2 und T1 eingeschaltet, und die Ausgabe liegt bei 0
V. Zu dieser Zeit sind die Lasttransistoren TD1, TD2 und TD3 alle
leitend; jedoch wird die Spannungsdiffe renz, die auf jeden individuellen
Lasttransistor angewendet wird (die Spannungsdifferenz zwischen
Drain und Source und Gate und Mulde) durch Widerstände in drei
gleiche Teile geteilt, wobei das Maximum 4 V sind, so daß für TD1, TD2
und TD3 keine Transistoren für
hohe Spannung verwendet werden müssen. Wenn
VIN 0 V ist, ist T3 AUS. Da TDl, TD2 und TD3 alle leitend sind,
beträgt
die Ausgabe 12 V. Da zu dieser Zeit 8 V auf das Gate von T1 angewendet
werden, liegt die Source von T1 bei 8 V – Schwellenspannung Vth (=
8 V maximal); somit beträgt
die Spannungsdifferenz, die auf T1 angewendet wird, maximal 4 V,
so daß T1
kein Typ für
eine hohe Spannung zu sein braucht. Da desgleichen 4 V auf das Gate
von T2 angewendet werden, liegt die Source T2 bei 4 V – Vth (=
4 V maximal); somit beträgt
die Spannungsdifferenz, die auf T2 angewendet wird, maximal 4 V,
so daß T2
kein Typ für
eine hohe Spannung zu sein braucht.
-
Bei
einigen Anwendungen kann eine VPP, die höher als die interne VPP ist,
dem Flash-Speicher extern zugeführt
werden, um die Kompatibilität
mit anderen Herstellungen zu wahren. Unter Verwendung der Schaltungskonfiguration
der vorliegenden Erfindung kann die externe VPP reduziert werden, um
die interne VPP für
Transistoren zu erzeugen, die einfach eine ausreichende dielektrische
Festigkeit haben, um die interne VPP aufrechtzuerhalten.
-
12 ist
ein Diagramm, das eine Konstantspannungserzeugungsschaltung zeigt,
die nicht der Erfindung entspricht, aber zum Verstehen derselben hilfreich
ist.
-
Die
Sources der Transistoren des Anreicherungsmodus T11, T12, ... T1N
sind mit ihren zugeordneten Mulden verbunden; deshalb beträgt die Sperrvorspannung
für jeden
Transistor 0 V, und eine Konstantspannung von n × Vth wird erzeugt. Diese Spannung
ist von der Zufuhrspannung und der Transistorsperrvorspannungscharakteristik
unabhängig
und hängt
nur von Vth der Transistoren ab. Bei dem gezeigten Beispiel haben
alle Transistoren des Anreicherungsmodus dieselbe Vth, aber es können zwei oder
mehr Arten von Transistoren des Anreicherungsmodus mit verschiedenen
Vth's verwendet
werden. Ferner ist bei dem gezeigten Beispiel jeder Transistor in
einer isolierten Mulde gebildet, aber alternativ können zwei
oder mehr Transistoren in einer Mulde gebildet sein.
-
13 ist
eine Draufsicht auf den Transistor des Verarmungsmodus TD13 und
die Transistoren des Anreicherungsmodus T11, T12, die in 12 gezeigt
sind, und 14 ist eine Querschnittsansicht derselben.
In diesen Figuren bezeichnen 241 und 251 Polysilizium-Gates,
bezeichnen 242 und 252 n-Typ-Diffusionsschichten,
bezeichnen 243 und 253 Elektrodenfenster, bezeichnen 244 und 254 p-Typ-Diffusionsschichten,
bezeichnen 245 und 255 p-Mulden, bezeichnet 261 eine
Zwischenverbindungsschicht, bezeichnet 262 eine n-Mulde
und bezeichnet 263 ein p-Typ-Substrat.
-
Um
die Unterschiede gegenüber
der Struktur nach Stand der Technik zu klären, sind eine Draufsicht und
eine Querschnittsansicht der in 9 gezeigten
Konstantspannungsschaltung nach Stand der Technik in 15 bzw. 16 gezeigt.
-
17 zeigt
einen anderen Schaltungsaufbau, der auch nicht der Erfindung entspricht
und bei dem ein Array von seriell verbundenen Transistoren TY2,
TX und T24 und ein Transistor TY1, der mit dem Array parallel verbunden
ist, in das Transistor-Array des Anreicherungsmodus in der Schaltung
mit dem in 12 gezeigten Aufbau eingefügt sind.
Der Transistor TX ist ein Nichtdotierungstyp (undotiert), und seine
Schwellenspannung Vth beträgt
fast Null. Die Mulden der Transistoren TY1 und TY2 sind geerdet, und
Signale R1 und R2 werden auf ihre jeweiligen Gates angewendet. Durch
das Festlegen der Signalpegel, die für R1 und R2 gelten, durch ein
elektrisches Schmelzelement oder einen nichtflüchtigen ROM kann die hinzugefügte Schaltungssektion
kurzgeschlossen oder verbunden werden. Somit kann die Anzahl von
Transistorstufen, die verbunden wird, eingestellt werden, um Schwankungen
der Transistorschwellenspannung Vth zu kompensieren und die korrekte
Spannungsausgabe sicherzustellen.
-
Bei
dem Aufbau von 17 wird der Schaltungsbereich
auf Grund einer erhöhten
Anzahl von Schaltungselementen vergrößert, aber die Vergrößerung des
Schaltungsbereichs macht in einer integrierten Schaltung nicht viel
aus, bei der die hohe Spannung nur für einen Teil derselben verwendet wird.
Vielmehr können,
da die Grenzen beseitigt sind, die früher der Skalierungstechnik
bei der Verwendung von Transistoren für hohe Spannung auferlegt waren,
andere Schaltungsabschnitte noch kleiner gebildet werden.
-
Gemäß der Erfindung
kann der Herstellungsprozeß auch
in Abschnitten für
hohe Spannung vereinfacht werden, ohne daß die Chipgröße wesentlich zunimmt,
und es können
Schaltungen in Mengen zu reduzierten Kosten hergestellt werden,
die gegenüber
Herstellungsschwankungen weniger empfindlich sind. In dieser Beschreibung
(einschließlich
des Anspruchs) werden die Ausdrücke "positive Spannung" und "negative Spannung" verwendet, um Spannungen
zu bezeichnen, die relativ entgegengesetzte Polaritäten haben;
sie beschränken
die vorliegende Erfindung nicht unbedingt auf die Verwendung mit
irgendwelchen absoluten Spannungspolaritäten. Darüber hinaus ist der Ausdruck "herkömmliche
Zufuhrspannung" auf
keinen besonderen Spannungswert begrenzt.