CN1168539A - 编程快速存贮单元的方法 - Google Patents
编程快速存贮单元的方法 Download PDFInfo
- Publication number
- CN1168539A CN1168539A CN97113084A CN97113084A CN1168539A CN 1168539 A CN1168539 A CN 1168539A CN 97113084 A CN97113084 A CN 97113084A CN 97113084 A CN97113084 A CN 97113084A CN 1168539 A CN1168539 A CN 1168539A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- voltage
- added
- grid
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 49
- 239000010703 silicon Substances 0.000 claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000002784 hot electron Substances 0.000 claims abstract description 22
- 230000005684 electric field Effects 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 abstract 2
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 abstract 1
- 229940101532 meted Drugs 0.000 abstract 1
- 150000003376 silicon Chemical class 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种编程快速存储单元的方法，以改善编程效率和特性而无须改变裂栅型快速存储单元的结构就可实现低功率器件。在源区形成的耗尽区从硅基片的表面部分延伸到硅基片的底部，在此耗尽区中所存在的陷阱中心处产生少数载流子接收来自硅基片中选择栅和浮置栅之间所形成的高电场区的能量并通过加到漏区的电压而变成热电子。随后，由控制栅的高电压所形成的垂直方向电场使该电子注入浮置栅。
Description
本发明涉及一种编程快速存储单元的方法，特别是涉及一种能减小其尺寸并实现一低功率器件的编程快速存储单元的方法。
通常，诸如一快速电可擦除和可编程只读存储单元(EEPROM)之类的快速存储器件具有电编程和擦除的功能并且依据所构成的栅极电极的形状而被分成叠栅(stack-gate)型和裂栅(split-gate)型。
下面将说明常规的叠栅型和裂栅型快速存储单元的构成和工作。
如图1所示，在该常规叠栅型快速存储单元中，在一硅基片1上顺序叠置有一隧道氧化物膜4、浮置栅5、电介质膜6和控制栅7，并且在该硅基片1中浮置栅5的两侧分别形成源区2和漏区3。上述该快速存储单元的编程和擦除操作如下所述。
为了将一信息编程到该快速存储单元，即将一电荷充入浮置栅5，如图2A所示将+12V加到控制栅7、+5V加到漏区3并且将地电压加到源区2和硅基片1。随后，由于控制栅7加有高电压所以在该硅基片1中在浮置栅5的下面形成了一沟道，并且由于漏区3加有电压所以在该硅基片1中在漏区3侧形成高电场区。此时，在该沟道中所存在的部分电子接收来自高电场区的能量以形成热电子，并且利用由于加到控制栅7的高电压所形成的垂直方向电场而将部分热电子通过该隧道氧化物膜4而注入浮置栅5。因此，由于热电子的注入而使该快速存储单元的阈值电压(VT)以提高。
为了擦除在该快速存储单元中的信息，将在浮置栅5中存储的电荷放电，如图2B所示，将地电压加到控制栅7和硅基片1、+12V加到源区2、并且该漏区3被浮置。随后，由于该F-N(fowler-nordheim)隧道现象注入浮置栅5的电子被移至源区2中，因此该存储单元的阈值电压VT被减小。
通过局部地出现在源区2和浮置栅5之间的该隧道现象而使快速存储单元的擦除操作得以实现。因此，在擦除操作时刻难以控制移至源区2的电子数量，并出现浮置栅5不被电复原的现象，也就是在该隧道氧化膜4的特性变坏的情况下出现过擦除(over erasure)。这种过擦除起了导致该器件的操作特性变坏的作用。
另一方面，在如图3所示的裂栅型快速存储单元中，第一绝缘膜14、浮置栅15、第二绝缘膜16和控制栅17被顺序地层叠在硅基片11上，并且第三绝缘膜18和选择栅19被层叠在包括这种层叠结构的该整体结构上。在浮置栅15下面一侧的硅基片11中形成有漏区13，而在与浮置栅15相距一预定距离的硅基片11中形成有源区12。
下面说明对包括有这种层叠结构的栅电极和一选择晶体管的快速存储单元的编程和擦除的操作。
为了将一信息编程到该快速存储单元，也就是将一电荷充到浮置栅15，如图4A所示将+12V加到控制栅17、+1.8V加到选择栅19、+5V加到漏区13、和将地电压加到源区12及硅基片11。随后，由于加到该选择栅19的电压而在选择栅19下面的硅基片11中形成一选择沟道，并且由于加到控制栅17的高电压而在浮置栅15下面的硅基片11中形成一沟道。20-30μA的漏电流流经该选择沟道并且同时在浮置栅15下面的沟道中形成一高电场区。此时，在该沟道中存在的部分电子接收来自该高电场区的能量从而成为热电子，并且通过由于加到控制栅17的高电压所形成的一垂直方向电场使部分热电子经第一绝缘膜14注入浮置栅15。因此，该快速存储单元的阈值电压VT被提升。
为了擦除在该快速存储单元所编程的信息，也就是，为了使在浮置栅15中所存储的电荷放电，如图4B所示将-12V加到控制栅17、+5V加到漏区13、地电压加到选择栅19和硅基片11、和使源区12浮置。随后，由于该F-N隧道现象而使射入浮置栅15的电子移至源区12，因而该存储单元的阈值电压VT降低。
该裂栅型快速存储单元的读操作是在该选择晶体管被导通的条件下执行的。因而，具有不会出现过擦除现象的优点。但是，因为在选择栅的长度被减小的情况下会出现一漏泄电流，因此该存储单元的尺寸难以减小。
另外，12V或稍高于12V的高电压加到叠栅型和裂栅型快速存储单元的控制栅，并且这种高电压由一电荷抽运电路所提供，该电路将该大约5V的电源电压提升到该高电压。因此，包含有这种存储单元的快速存储单元具有如下的问题，首先需要一长的用于编程的时间并且因为需要较多的时间用于将电源电压提升到该高电压的抽运操作，所以该功耗较大，其次，因为在浮置栅和控制栅之间所形成的第二绝缘膜的厚度必须大于第一绝缘膜的厚度的二倍以上以确保该器件的可靠性，所以给制造过程带来难度。
此外，近来需要一种使用3.3V或2.5V低电压的低功率存储器件，并且提出了一种在编程时降低加到漏区的电压的方法作为实现该低功率存储器件的方法。但是，在使用这种方法的情况下，必须改变该存储单元的结构或漏区连接以保持与使用电源电压(例如5V)的常规存储器件相同水准的编程特性。因此，在制造过程中会出现诸如变化之类的问题并且会出现由于这种变化而增加处理步骤的问题。
另外，在实现低功率存储器件的另外方法中，有一种在该存储器件中增加一电荷抽运电路以便在编程时将加到漏区的电压提升到高于5V的方法。但是，这种方法具有的一个问题是由于在该编程时间会出现30μA或更高的漏电流而不可能通过电荷抽运使漏区电位提高。
因此，本发明的目的是提供一种编程快速存储单元的方法，它可以无须改变裂栅型快速存储单元的结构就可降低快速存储单元的尺寸并且同时还可实现低功率器件。
为了实现上述目的，本发明的一个方面是根据分别加到硅基片、源和漏区、浮置栅、控制栅和选择栅的电压，在一硅基片中所形成的一耗尽区的陷阱中心处所产生的一少数载流子被变为一热电子。
为了实现上述目的，本发明的另一个方面是根据分别加到硅基片、源区、漏区、浮置栅、控制栅和选择栅上的电压，在一源区中所形成的一耗尽区被从硅基片的表面部分延伸到该硅基片的底部，在所延伸的耗尽区处所存在的陷阱中心产生的一少数载流子接收来自选择栅和浮置栅之间的硅基片上所形成的高电场的能量从而变为一热电子。
为实现上述目的，本发明的另一方面是将高于电源电压的一高电压加到控制栅、将该电源电压加到漏区、将低于电源电压而高于地电压的一电压加到选择栅、地电压加到硅基片、和将源区浮置，这样使得在该硅基片上所形成的一耗尽区的陷阱中心所产生的一少数载流子变为一热电子并将该热电子注入浮置栅。
为了实现上述目的，本发明的另一方面是将高于电源电压的一高电压加到控制栅、将高于电源电压而低于该高电压的一电压加到漏区、将低于电源电压而高于地电压的一电压加到选择栅、地电压加到硅基片、和将源区浮置，这样使得在所述硅基片中所形成的耗尽区的陷阱中心产生的一少数载流子变为一热电子。
在阅读了参照如下附图对该实施例所作的详细说明之后，将会对本发明的其它目的和优点有所了解。
图1是常规叠栅型快速存储单元的一截面图；
图2A和2B是说明图1所示的叠栅型快速存储单元编程和擦除操作的截面图；
图3是常规裂栅型快速存储单元的一截面图；
图4A和4B是说明图3所示的裂栅型快速存储单元编程和擦除操作的截面图；
图5是说明根据本发明编程该快速存储单元的方法的一截面图；和
图6A和6B是说明图5的图表。
本发明是对图3所示的编程裂栅型存储单元的常规方法的改进。也就是，常规编程方法使用这样一种方法，在该方法中自该源区飞入的一少数载流子接收来自在该沟道处形成的高电场区的能量以便成为热载流子，并且该热载流子被注入浮置栅(沟道热电子注射法)，但是，本发明的编程方法使用大量(bulk)热电子注射法，在该方法中在该硅基片处形成的一耗尽区所存在的陷阱中心产生一少数载流子并且被变为一热电子以便被注入浮置栅。现在结合图5来说明根据本发明使用大量热电子注射来编程快速存储单元的方法。
图5是说明本发明的编程快速存储单元的方法的截面图，其中，该加速存储单元的整体结构与图3中所示的一般快速存储单元的结构是相同的，因此省略了对其的描述。
首先，为了将一信息编程到该快速存储单元，也就是，为了将一电荷充入浮置栅15，而如图5所示将大约为+5V的电源电压加到漏区13，高于电源电压的大约为+12V的一高电压加到控制栅17，和将地电压加到硅基片11。并且将一低于电源电压但高于地电压的大约为+1.8V的电压加到选择栅19和将源区12置为浮置状态。之后，由于加到控制栅17的高电压而在硅基片11中在浮置栅15的下面形成一沟道20，并且由于加到漏区13的电势而在该沟道20处形成一等电位分布。此时，因为源区12是处于浮置状态，由于该漏区13的高电位势垒而引起的人体电容效应(body effect)使得在硅基片11中该选择栅19下面所形成的选择沟道的阈值电压增加。因此，由于加到选择栅19的电压(+1.8V)不会实现该沟道反型，这样在源区12侧所形成的耗尽区30从硅基片11的表面部分被延伸到其底部。此时，对于该耗尽区30的最大尺寸，被注入源区12的杂质的浓度必须基本上高于注入硅基片11中的杂质的浓度。
在耗尽区30中存在的陷阱中心所产生的一少数载流子的该电子被如此延伸，并且由于加到漏区13的电压所产生的少数载流子接收来自在该硅基片11上选择栅19和浮置栅15之间所形成的高电场区的能量，并被变为一热电子。随后，由于加到控制栅17的高电压所形成的垂直方向的电场，在那里该快速存储单元的阈值电压被提高，热电子通过第一绝缘膜14被注入浮置栅15。
图6A示出了在编程时间根据加到漏区13的电压Vd的变化而使该快速存储单元的阈值电压VTP变化的图表，曲线A表示常规编程方法的阈值电压的变化，曲线B表示了本发明的阈值电压的变化。如图6A中所示，在使用本发明的编程方法的情况下，该编程特性变劣，但是，与使用常规方法所执行的编程操作的情况相比较由于加到漏区13的电压所形成的电场的强度被增加，所以使得编程效率提高。
图6B示出了根据加到选择栅19的电压Vs的变化而使该快速存储单元的阈值电压变化的图表，曲线C表示常规编程方法的阈值电压的变化，曲线D表示本发明的编程方法的阈值电压的变化。如图6B所示，在使用本发明的编程方法的情况下，当电压Vs被加到选择栅19时该编程特性被改善，这是因为随着加到选择栅19的电压的增加而使得耗尽区的尺寸增加以及因为少数载流子的产生率增加的缘故。但是，在加到选择栅19的电压Vs增加到大约为+1.5V或更高的情况下，虽然在选择沟道部分形成的耗尽区的尺寸被增加，但是由于加到漏区13的电压所形成的电场的强度却减小。因此，热电子的产生率迅速减小，因而该编程效率下降。
因此，为了把编程效率和特性提高到最大程度，最好是保持加到选择栅19的电压并通过使用电荷抽运电路提高加到漏区13的电压。根据本发明，因为在编程时间该源区12是被浮置的，不存在有漏电流使得它可使用电荷抽运电路。
另一方面，在将加到漏区13的电压提高到高于电源电压+7V或更高的情况下，如果将高于电源电压的大约+8V到+11V的高电压加到控制栅17则可以获得相同的编程特性，并且在这种情况下，因为加到控制栅17的电压是低于+12V，所以抽运时间减小因而编程时间减小。因此，可以获得减小在控制栅17和浮置栅15之间所形成的第二绝缘膜16的厚度的效果。其结果，如果使用根据本发明的编程快速存储单元的方法，无须改变该裂栅型快速存储单元的结构就能容易地实现低功率器件。
另外，这样被编程的快速存储单元还具有这样的优点，即它可以通过擦除该裂栅型快速存储单元的常规方法而进行擦除，因而省略了擦除该快速存储单元的操作的说明。
如上所述，根据本发明，通过在源区侧所形成的被延伸的耗尽区所存在的陷阱中心产生一少数载流子和通过将所产生的少数载流子接收来自由于加到漏区的电压而在选择栅和浮置栅之间的硅基片处形成的高电场区的能量而成为热电子，并且通过由于加到控制栅的高电压而形成垂直方向电场使该热载子注入该浮置栅，可容易地实现一具有并改善了编程效率和特性的低功率器件并且无须改变该裂栅型快速存储单元的结构就可有效地降低该快速存储单元的尺寸。
在前面的说明中，虽然对具有一定程度特殊性的最佳实施例作了描述，但它仅说明了本发明的原理。应当了解的是本发明并不仅限于在这里所披露和说明的该最佳实施例。因此，在本发明的精神和范围之内的所有适当的变型均作为本发明的进一步的实施例。
Claims (12)
1、一种编程快速存储单元的方法，其特征是根据分别被加到所述硅基片、源区和漏区、浮置栅、控制栅和选择栅的电压在硅基片中所形成的一耗尽区的陷阱中心处产生的一少数载流子被变成一热电子并且所述热电子被注入浮置栅。
2、如权利要求1所述的方法，其中注入所述源区的杂质的浓度高于注入所述硅基片中的杂质的浓度。
3、如权利要求1所述的方法，其中所述少数载流子是一电子。
4、一种编程快速存储单元的方法，其特征是根据分别被加到所述硅基片、源区、漏区、浮置栅、控制栅和选择栅的电压，在源区处所形成的耗尽区被从硅基片的表面延伸到硅基片的底部，在所述被延伸的耗尽区处所存在的陷阱中心所产生的一少数载流子接收来自在选择栅和浮置栅之间的硅基片处所形成的高电场区的能量以使其变成一热电子，并且通过在垂直方向上所形成的电场所述热电子被注入浮置栅。
5、如权利要求4所述的方法，其中注入所述源区的杂质的浓度高于射入所述硅基片的杂质的浓度。
6、如权利要求4所述的方法，其中所述少数载流子是一电子。
7、一种编程具有一硅基片、源区和漏区、一浮置栅、一控制栅和一选择栅的快速存储单元的方法，其特征是：
一高于电源电压的高电压被加到所述控制栅、电源电压被加到所述漏区、一低于电源电压而高于地电压的低电压被加到所述选择栅、地电压被加到所述硅基片、和所述源区被浮置，从而在所述硅基片中所形成的耗尽区的陷阱中心处所产生的一少数载流子被变成一热载流子并且该热载流子被注入所述浮置栅。
8、如权利要求7所述的方法，其中注入所述源区的杂质的浓度大于注入所述硅基片的杂质的浓度。
9、如权利要求7所述的方法，其中所述少数载流子是一电子。
10、一种编程具有一硅基片、源区和漏区、一浮置栅、一控制栅和一选择栅的快速存储单元的方法，其特征是：
一高于电源电压的高电压被加到所述控制栅、一高于电源电压而低于所述高电压的电压被加到所述漏区、一低于电源电压而高于地电压的电压被加到所述选择栅、地电压被加到所述硅基片、和所述源区被浮置，从而使得在所述硅基片中所形成的耗尽区的陷阱中心处所产生的一少数载流子变为一热电子并且所述热电子被注入所述浮置栅。
11、如权利要求10所述的方法，其中注入所述源区的杂质浓度高于注入所述硅基片的杂质的浓度。
12、如权利要求10所述的方法，其中所述少数载流子是一电子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR9730/96 | 1996-04-01 | ||
| KR1019960009730A KR100217900B1 (ko) | 1996-04-01 | 1996-04-01 | 플래쉬 메모리 셀의 프로그램 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1168539A true CN1168539A (zh) | 1997-12-24 |
| CN1084931C CN1084931C (zh) | 2002-05-15 |
Family
ID=19454775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97113084A Expired - Fee Related CN1084931C (zh) | 1996-04-01 | 1997-04-01 | 编程快速存储单元的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5867426A (zh) |
| EP (1) | EP0800179B1 (zh) |
| JP (1) | JP2963882B2 (zh) |
| KR (1) | KR100217900B1 (zh) |
| CN (1) | CN1084931C (zh) |
| DE (1) | DE69719584T2 (zh) |
| GB (1) | GB2311895B (zh) |
| TW (1) | TW334616B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100207504B1 (ko) * | 1996-03-26 | 1999-07-15 | 윤종용 | 불휘발성 메모리소자, 그 제조방법 및 구동방법 |
| KR100276653B1 (ko) | 1998-08-27 | 2001-01-15 | 윤종용 | 스프릿 게이트형 불휘발성 메모리 셀의 구동방법 및 이 셀들을구비한 반도체 메모리 장치의 구동방법 |
| KR100293637B1 (ko) | 1998-10-27 | 2001-07-12 | 박종섭 | 드레인 전압 펌핑 회로 |
| US6638821B1 (en) * | 2002-01-10 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Flash EEPROM with function of single bit erasing by an application of negative control gate selection |
| US7057931B2 (en) * | 2003-11-07 | 2006-06-06 | Sandisk Corporation | Flash memory programming using gate induced junction leakage current |
| TW200607080A (en) * | 2004-08-02 | 2006-02-16 | Powerchip Semiconductor Corp | Flash memory cell and fabricating method thereof |
| US8369155B2 (en) | 2007-08-08 | 2013-02-05 | Hynix Semiconductor Inc. | Operating method in a non-volatile memory device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280446A (en) * | 1990-09-20 | 1994-01-18 | Bright Microelectronics, Inc. | Flash eprom memory circuit having source side programming |
| JP3004043B2 (ja) * | 1990-10-23 | 2000-01-31 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| BE1004424A3 (nl) * | 1991-01-31 | 1992-11-17 | Imec Inter Uni Micro Electr | Transistorstruktuur voor uitwisbare en programmeerbare geheugens. |
| US5274588A (en) * | 1991-07-25 | 1993-12-28 | Texas Instruments Incorporated | Split-gate cell for an EEPROM |
| US5317179A (en) * | 1991-09-23 | 1994-05-31 | Integrated Silicon Solution, Inc. | Non-volatile semiconductor memory cell |
| EP0676088A1 (en) * | 1992-12-28 | 1995-10-11 | YU, Shih-Chiang | Non-volatile semiconductor memory cell |
| US5324998A (en) * | 1993-02-10 | 1994-06-28 | Micron Semiconductor, Inc. | Zero power reprogrammable flash cell for a programmable logic device |
| JP3105109B2 (ja) * | 1993-05-19 | 2000-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5349220A (en) * | 1993-08-10 | 1994-09-20 | United Microelectronics Corporation | Flash memory cell and its operation |
| US5471422A (en) * | 1994-04-11 | 1995-11-28 | Motorola, Inc. | EEPROM cell with isolation transistor and methods for making and operating the same |
| US5511021A (en) * | 1995-02-22 | 1996-04-23 | National Semiconductor Corporation | Method for programming a single EPROM or flash memory cell to store multiple levels of data that utilizes a forward-biased source-to-substrate junction |
| US5491657A (en) * | 1995-02-24 | 1996-02-13 | Advanced Micro Devices, Inc. | Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells |
-
1996
- 1996-04-01 KR KR1019960009730A patent/KR100217900B1/ko not_active IP Right Cessation
-
1997
- 1997-03-28 TW TW086104001A patent/TW334616B/zh not_active IP Right Cessation
- 1997-03-31 JP JP7936197A patent/JP2963882B2/ja not_active Expired - Fee Related
- 1997-04-01 US US08/831,044 patent/US5867426A/en not_active Expired - Lifetime
- 1997-04-01 DE DE69719584T patent/DE69719584T2/de not_active Expired - Lifetime
- 1997-04-01 EP EP97105431A patent/EP0800179B1/en not_active Expired - Lifetime
- 1997-04-01 CN CN97113084A patent/CN1084931C/zh not_active Expired - Fee Related
- 1997-04-01 GB GB9706573A patent/GB2311895B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1032272A (ja) | 1998-02-03 |
| GB2311895B (en) | 2001-03-14 |
| EP0800179A2 (en) | 1997-10-08 |
| EP0800179B1 (en) | 2003-03-12 |
| US5867426A (en) | 1999-02-02 |
| CN1084931C (zh) | 2002-05-15 |
| DE69719584D1 (de) | 2003-04-17 |
| TW334616B (en) | 1998-06-21 |
| GB9706573D0 (en) | 1997-05-21 |
| EP0800179A3 (en) | 1999-04-28 |
| GB2311895A (en) | 1997-10-08 |
| KR970072447A (ko) | 1997-11-07 |
| JP2963882B2 (ja) | 1999-10-18 |
| KR100217900B1 (ko) | 1999-09-01 |
| DE69719584T2 (de) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030185055A1 (en) | Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same | |
| CN1159059A (zh) | 快速eeprom单元及其制造方法、编程方法和读出方法 | |
| US20040232470A1 (en) | Memory device having a P+ gate and thin bottom oxide and method of erasing same | |
| JP2002373948A (ja) | トレンチスプリットゲート不揮発性フラッシュメモリセル構造を形成、および操作する方法 | |
| CN1310846A (zh) | 电可擦除非易失性存储器 | |
| US5675161A (en) | Channel accelerated tunneling electron cell, with a select region incorporated, for high density low power applications | |
| CN1084931C (zh) | 编程快速存储单元的方法 | |
| CN1619704A (zh) | 具有电荷存储层的非易失性存储器件的编程方法 | |
| US7209385B1 (en) | Array structure for assisted-charge memory devices | |
| JPH04105368A (ja) | 不揮発性半導体記憶装置及びその書き込み・消去方法 | |
| US6347053B1 (en) | Nonviolatile memory device having improved threshold voltages in erasing and programming operations | |
| US11468951B2 (en) | Method for programming flash memory | |
| CN113437084B (zh) | 闪存单元的擦除方法 | |
| CN1252156A (zh) | 电擦除非易失性存储器 | |
| CN1258224C (zh) | 低电压操作的单一多晶硅快闪存储单元结构及其阵列 | |
| US6862221B1 (en) | Memory device having a thin top dielectric and method of erasing same | |
| GB2320807A (en) | A flash memory cell | |
| CN1324691C (zh) | P型信道氮化硅只读存储器的擦除方法 | |
| CN1479316A (zh) | 具有多阶输出电流的非易失存储器编程、读取与擦除方法 | |
| CN1949536A (zh) | 非挥发性记忆体的操作方法 | |
| US11875857B2 (en) | Method for programming memory | |
| CN1222041C (zh) | 可电擦除可编程逻辑元件 | |
| US7358138B2 (en) | Method of manufacturing flash memory device | |
| KR100399920B1 (ko) | 플래쉬메모리장치 | |
| JP2005197531A (ja) | 不揮発性半導体メモリ及びその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020515 Termination date: 20130401 |