CN109378028B - 一种降低编程干扰的控制方法及装置 - Google Patents

一种降低编程干扰的控制方法及装置 Download PDF

Info

Publication number
CN109378028B
CN109378028B CN201810963290.8A CN201810963290A CN109378028B CN 109378028 B CN109378028 B CN 109378028B CN 201810963290 A CN201810963290 A CN 201810963290A CN 109378028 B CN109378028 B CN 109378028B
Authority
CN
China
Prior art keywords
potential
memory device
preset
preset potential
loading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810963290.8A
Other languages
English (en)
Other versions
CN109378028A (zh
Inventor
梁轲
侯春源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changcun Chuangxin (Shanghai) Integrated Circuit Co.,Ltd.
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201810963290.8A priority Critical patent/CN109378028B/zh
Publication of CN109378028A publication Critical patent/CN109378028A/zh
Application granted granted Critical
Publication of CN109378028B publication Critical patent/CN109378028B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。

Description

一种降低编程干扰的控制方法及装置
技术领域
本发明涉及存储器件技术领域，尤其涉及一种降低编程干扰的控制方法及装置。
背景技术
闪存装置(Flash Memory)是一种非易失性存储装置，在断电的情况下，仍能保持其所存储的数据信息。闪存装置的单元阵列包括多个存储单元块(block)，每个存储单元块包括多个单元串(string)，每个单元串具有垂直于衬底的沟道孔。
闪存装置的沟道孔电位是实现编程关断操作的关键参数。在编程操作中，第一个步骤是预充电步骤，该预充电步骤的目的在于提高沟道孔的电位，使沟道孔电位在脉冲期间可以提升更高，编程干扰更小。
预充电步骤通常是将顶栅TSG打开，通过在漏极上预冲一个电压，实现沟道孔电位的升高。然而，这种方法存在着一定的弊端，例如，由于已被编程的存储单元的存在，从漏极端预冲的电压难以到达源极端附近的存储单元，这将导致预充电不够充分，无法达到预期效果。
发明内容
有鉴于此，本发明的主要目的在于提供一种降低编程干扰的控制方法及装置。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，
在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
上述方案中，所述第一预设电位为接地电位GND。
上述方案中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。
上述方案中，所述第二预设电位为电源电位Vcc。
上述方案中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。
上述方案中，所述方法还包括：在预充电阶段，将所述存储器件的位线浮置。
上述方案中，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。
上述方案中，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；
所述在存储器件的底栅上加载第一预设电位，包括：在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。
上述方案中，所述方法还包括：在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。
上述方案中，所述存储器件为三维NAND型存储器。
本发明实施例还提供了一种降低编程干扰的控制装置，所述控制装置应用于控制存储器件，所述装置包括：
第一控制模块，用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
上述方案中，所述第一预设电位为接地电位GND。
上述方案中，所述第一控制模块，还用于控制所述存储器件的电路，使其在预充电阶段，
在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。
上述方案中，所述第二预设电位为电源电位Vcc。
上述方案中，所述第一控制模块，还用于控制所述存储器件的电路，使其在预充电阶段，
在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。
上述方案中，所述第一控制模块，还用于控制所述存储器件的电路，在预充电阶段，将所述存储器件的位线浮置。
上述方案中，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。
上述方案中，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述第一控制模块，用于控制所述存储器件的电路，使其在预充电阶段，在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。
上述方案中，所述装置还包括第二控制模块，
所述第二控制模块，用于控制所述存储器件的电路，使其在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。
上述方案中，所述存储器件为三维NAND型存储器。
本发明实施例所提供的降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。可见，本发明实施例提供了一种通过从P阱端施加电压，提升沟道孔电位的方法；具体通过在P阱上加载高电位，在底栅上加载低电位，利用P阱与底栅之间的电位差，将P阱中的空穴注入至沟道孔中，从而提高沟道孔的电位，降低编程干扰。本发明提供的技术方案，即使在源极端附近存在已被编程的存储单元的情况下，仍然可以实现已被编程的存储单元下沟道孔电位的提高，使得电压能够到达源极端附近的存储单元，从而避免了已被编程的存储单元下沟道孔的低电位对整个沟道电位的影响，有效地实现了整个沟道孔电位的提升。
附图说明
图1为存储器件编程过程的时序控制图；
图2为存储器件中单元串的结构示意图；
图3为本发明实施例提供的降低编程干扰的控制方法的流程示意图；
图4为本发明实施例一提供的预充电阶段存储器件结构示意图；
图5为本发明实施例一提供的预充电阶段对存储器件的时序控制图；
图6为本发明实施例二提供的预充电阶段存储器件结构示意图；
图7为本发明实施例二提供的预充电阶段对存储器件的时序控制图；
图8为本发明一实施例提供的降低编程干扰的控制装置结构示意图；
图9为本发明又一实施例提供的降低编程干扰的控制装置结构示意图。
具体实施方式
本发明实施例提供了一种降低编程干扰的控制方法，所述方法应用于存储器件，所述方法包括：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
下面参照附图结合实施例对本发明作出进一步的详细说明。
图1示出了存储器件编程过程的时序控制图，其中，虚线框体圈出的部分即为预充电阶段向存储器件加载的预脉冲(Pre-pulse)。
图2示出了存储器件中单元串的结构示意图。如图所示，所述存储器件的每一条存储单元串可以包括位于顶栅TSG和底栅BSG之间的多个存储单元；其中，已被编程的存储单元49-0的栅极分别被连接到对应的字线WL49-0，已被擦除的存储单元63-50的栅极分别被连接到对应的字线WL63-50；此外，所述存储器件还包括虚设字线DUM。本领域技术人员期望，WL在预脉冲期间是接地(GND)的，从而在脉冲期间获得更高的耦合电压。对于已被擦除的存储单元63-50而言，其下的沟道孔电位虽然被升高，但是由于受到阈值电压的限制，沟道孔电位仍然无法满足预期要求；而对于已被编程的存储单元49-0而言，其下的沟道孔处于较低的电位，这在编程脉冲期间将会降低整个沟道孔的电位；不仅如此，随着更多WL上的存储单元被编程，将会有越来越多存储单元下的沟道孔处于低电位。由此可见，亟需一种行之有效的提高沟道孔中电位的方法。
本发明实施例提供了一种利用P阱辅助增加预充电期间的沟道孔电位，从而降低编程干扰的控制方法。
具体地，如图3所示，所述控制方法应用于存储器件，所述方法包括步骤S1：在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
这里，通过在P阱上加载高电位，在底栅上加载低电位，利用P阱与底栅上的电位差，将P阱中的空穴注入至沟道孔中，从而提高沟道孔的电位，降低编程干扰。
可以理解的是，采用本发明提供的技术方案，即使在源极端附近存在已被编程的存储单元的情况下，仍然可以实现已被编程单元下的沟道孔电位的提高，从而避免了已被编程单元下沟道孔的低电位对整个沟道电位的影响，有效地实现了整个沟道孔电位的提升。
进一步地，作为一种方便实施的选择方式，所述第一预设电位可以为接地电位GND；所述第二预设电位可以为电源电位Vcc。这里，对于所述第一预设电位与所述第二预设电位并没有特别限制，例如，所述第一预设电位也可以为负电位，所述第二预设电位也可以高于电源电位Vcc；仅需满足所述第一预设电位低于所述第二预设电位即可。当然，为了避免存储单元中存储的数据出现不期望的擦除，在P阱上加载的所述第二预设电位应当低于存储单元的擦除电位。
在本发明的一种实施方式中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。
可以理解，在该实施方式中，不仅从P阱端预充电压，提升沟道孔电位；同时，将顶栅TSG打开，在漏极上也预冲一个电压，从而实现从底、顶两侧同时提升沟道孔电位，提升预充电效果，节省预充电时间。
这里，为了避免产生电势差，在所述存储器件的位线上加载的第四预设电位，等于在所述P阱上加载的第二预设电位；并且，二者优选为电源电位Vcc。
在本发明的另一实施方式中，所述方法还包括：在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。
进一步地，此时可以将所述存储器件的位线浮置。
可以理解，在该实施方式中，仅通过P阱端预充电压，提升沟道孔电位。
更进一步地，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。
这里，仅对P阱端预充电压，可以不用考虑存储器件的位线，即漏极端的电位影响。因此，可以真正实现根据需要，自由选择合适电位。例如，可以选择电源电位Vcc；更进一步地，为了获得更高的沟道孔电位，优选所述第二预设电位高于电源电位Vcc。通过该实施方式，实现了将沟道孔电位提高至高于Vcc的技术效果。
进一步地，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述在存储器件的底栅上加载第一预设电位，包括：在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。
具体来说，存储器件一般由多个存储单元块组成，这些存储单元块往往包含被选中的/即将进行编程操作的存储单元块，又包含未被选中/禁止编程的存储单元块。对于被选中的存储单元块，在其底栅上加载第一预设电位，利用第一预设电位与第二预设电位之间的压差，提升沟道孔电位，降低编程干扰；而对于未被选中的存储单元块，其底栅可以如被选中的存储单元块一样，加载第一预设电位，例如接地电位GND；但是，优选将所述未被选中的存储单元块的底栅浮置，从而使得空穴注入较弱，用以节省功率。
进一步地，所述方法还包括：在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。
这里，既可以简化操作控制，将P阱上的电位继续维持第二预设电位，例如Vcc；也可以将P阱上的电位更换为接地电位GND，以节省功率。
进一步地，所述存储装置具体为三维NAND型存储器。
下面结合实施例对本发明再作进一步详细的说明。
实施例一：
如图4所示，本发明实施例一提供的降低编程干扰的控制方法，为同时从漏极端和P阱端两侧进行预充电的控制方法。图中箭头示出了空穴注入方向。
结合图5可知，在本实施例中，在存储器件的预充电阶段(即图中加载预脉冲Pre-pulse的阶段)，在顶栅TSG0-5上加载可供TSG0-5开启的高电位；在位线BL上加载电源电位Vcc，从而使得空穴从漏极端注入沟道孔中，提高沟道孔电位。同时，将底栅BSG连接接地电位GND，在Pwell上加载电源电位Vcc；由于底栅BSG电位GND低于Pwell电位Vcc，从而将Pwell中的空穴注入至沟道孔中。实现了同时从顶、低两侧注入空穴，提升电位；不仅提升了预充电效果，还大大节省了预充电时间。
这里，在所述位线BL0上加载的电位，与在所述P阱上加载的电位相同，均为电源电位Vcc。
可以理解，图4所示例如为被选中的存储单元块(简称选中块)上具有同一底栅电位的各单元串的预充电情况。而对于未被选中的存储单元块(简称未选块)，在图5示出的时序控制图可见，在预充电阶段，将所述未选块的底栅BSG浮置(Float)。
实施例二：
如图6所示，本发明实施例二提供的降低编程干扰的控制方法，为仅从P阱端进行预充电的控制方法。图中箭头示出了空穴注入方向。
结合图7可知，在本实施例中，在存储器件的预充电阶段(即图中加载预脉冲Pre-pulse的阶段)，将底栅BSG连接接地电位GND，在Pwell上加载高于电源电位的偏压电位bias；由于底栅BSG电位GND低于Pwell电位bias，从而将Pwell中的空穴注入至沟道孔中。同时，将顶栅TSG0-5接地，使得顶栅处于关闭状态；位线BL浮置(Float)。
这里，P阱端预充的电压可以不受位线端(即漏极端)影响，因此，实现了将沟道孔电位提高至高于Vcc的技术效果。
可以理解，图6所示例如为被选中的存储单元块(简称选中块)上具有同一底栅电位的各单元串的预充电情况。而对于未被选中的存储单元块(简称未选块)，在图7示出的时序控制图中可见，在预充电阶段，将所述未选块的底栅BSG浮置(Float)。
本发明实施例还提供了一种利用增加预充电期间的沟道孔电位，从而降低编程干扰的控制装置。
具体地，所述控制装置应用于控制存储器件；如图8所示，所述控制装置100包括：第一控制模块101，用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
这里，通过在P阱上加载高电位，在底栅上加载低电位，利用P阱与底栅上的电位差，将P阱中的空穴注入至沟道孔中，从而提高沟道孔的电位，降低编程干扰。
可以理解的是，采用本发明提供的技术方案，即使在源极端附近存在已被编程的存储单元的情况下，仍然可以实现已被编程单元下的沟道孔电位的提高，从而避免了已被编程单元下沟道孔的低电位对整个沟道电位的影响，有效地实现了整个沟道孔电位的提升。
进一步地，作为一种方便实施的选择方式，所述第一预设电位可以为接地电位GND；所述第二预设电位可以为电源电位Vcc。这里，对于所述第一预设电位与所述第二预设电位并没有特别限制，例如，所述第一预设电位也可以为负电位，所述第二预设电位也可以高于电源电位Vcc；仅需满足所述第一预设电位低于所述第二预设电位即可。当然，为了避免存储单元中存储的数据出现不期望的擦除，在P阱上加载的所述第二预设电位应当低于存储单元的擦除电位。
在本发明的一种实施方式中，所述第一控制模块101，还用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。
可以理解，在该实施方式中，不仅从P阱端预充电压，提升沟道孔电位；同时，将顶栅TSG打开，在漏极上也预冲一个电压，从而实现从底、顶两侧同时提升沟道孔电位，提升预充电效果，节省预充电时间。
这里，为了避免产生电势差，在所述存储器件的位线上加载的第四预设电位，等于在所述P阱上加载的第二预设电位；并且，二者优选为电源电位Vcc。
在本发明的另一实施方式中，所述第一控制模块101，还用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。
进一步地，此时所述第一控制模块101可以用于控制所述存储器件的电路，将所述存储器件的位线浮置。
可以理解，在该实施方式中，仅通过P阱端预充电压，提升沟道孔电位。
更进一步地，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。
这里，仅对P阱端预充电压，可以不用考虑存储器件的位线，即漏极端的电位影响。因此，可以真正实现根据需要，自由选择合适电位。例如，可以选择电源电位Vcc；更进一步地，为了获得更高的沟道孔电位，优选所述第二预设电位高于电源电位Vcc。通过该实施方式，实现了将沟道孔电位提高至高于Vcc的技术效果。
进一步地，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述第一控制模块101，用于控制所述存储器件的电路，使其在预充电阶段，在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。
具体来说，存储器件一般由多个存储单元块组成，这些存储单元块往往包含被选中的/即将进行编程操作的存储单元块，又包含未被选中/禁止编程的存储单元块。对于被选中的存储单元块，在其底栅上加载第一预设电位，利用第一预设电位与第二预设电位之间的压差，提升沟道孔电位，降低编程干扰；而对于未被选中的存储单元块，其底栅可以如被选中的存储单元块一样，加载第一预设电位，例如接地电位GND；但是，优选将所述未被选中的存储单元块的底栅浮置，从而使得空穴注入较弱，用以节省功率。
进一步地，如图9所示，所述控制装置100还包括第二控制模块102，所述第二控制模块102，用于控制所述存储器件的电路，使其在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。
这里，既可以简化操作控制，将P阱上的电位继续维持第二预设电位，例如Vcc；也可以将P阱上的电位更换为接地电位GND，以节省功率。
进一步地，所述存储装置具体为三维NAND型存储器。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种降低编程干扰的控制方法，所述方法应用于存储器件，其特征在于，所述方法包括：在预充电阶段，
在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
2.根据权利要求1所述的方法，其特征在于，所述第一预设电位为接地电位GND。
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：在预充电阶段，
在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。
4.根据权利要求3所述的方法，其特征在于，所述第二预设电位为电源电位Vcc。
5.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：在预充电阶段，
在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：在预充电阶段，将所述存储器件的位线浮置。
7.根据权利要求5所述的方法，其特征在于，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。
8.根据权利要求1所述的方法，其特征在于，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；
所述在存储器件的底栅上加载第一预设电位，包括：在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括：在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。
10.根据权利要求1所述的方法，其特征在于，所述存储器件为三维NAND型存储器。
11.一种降低编程干扰的控制装置，所述控制装置应用于控制存储器件，其特征在于，所述装置包括：
第一控制模块，用于控制所述存储器件的电路，使其在预充电阶段，在所述存储器件的底栅上加载第一预设电位；在所述存储器件的P阱上加载第二预设电位；并且所述第一预设电位低于所述第二预设电位，以使所述存储器件的沟道孔的电位基于所述第一预设电位和所述第二预设电位之间的电位差而提升。
12.根据权利要求11所述的装置，其特征在于，所述第一预设电位为接地电位GND。
13.根据权利要求11或12所述的装置，其特征在于，所述第一控制模块，还用于控制所述存储器件的电路，使其在预充电阶段，
在所述存储器件的顶栅上加载第三预设电位，所述第三预设电位为使得所述顶栅处于开启状态的电位；在所述存储器件的位线上加载第四预设电位，所述第四预设电位等于所述第二预设电位。
14.根据权利要求13所述的装置，其特征在于，所述第二预设电位为电源电位Vcc。
15.根据权利要求11或12所述的装置，其特征在于，所述第一控制模块，还用于控制所述存储器件的电路，使其在预充电阶段，
在所述存储器件的顶栅上加载第五预设电位，所述第五预设电位为使得所述顶栅处于关闭状态的电位。
16.根据权利要求15所述的装置，其特征在于，所述第一控制模块，还用于控制所述存储器件的电路，在预充电阶段，将所述存储器件的位线浮置。
17.根据权利要求15所述的装置，其特征在于，所述第二预设电位为电源电位Vcc，或者所述第二预设电位高于电源电位Vcc。
18.根据权利要求11所述的装置，其特征在于，所述存储器件包括多个存储单元块，所述多个存储单元块分为被选中的存储单元块以及未被选中的存储单元块；所述第一控制模块，用于控制所述存储器件的电路，使其在预充电阶段，在所述被选中的存储单元块的底栅上加载第一预设电位；并将所述未被选中的存储单元块的底栅浮置。
19.根据权利要求11所述的装置，其特征在于，所述装置还包括第二控制模块，
所述第二控制模块，用于控制所述存储器件的电路，使其在预充电阶段之后，继续在所述存储器件的P阱上加载第二预设电位，或者在所述存储器件的P阱上加载接地电位GND。
20.根据权利要求11所述的装置，其特征在于，所述存储器件为三维NAND型存储器。
CN201810963290.8A 2018-08-22 2018-08-22 一种降低编程干扰的控制方法及装置 Active CN109378028B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810963290.8A CN109378028B (zh) 2018-08-22 2018-08-22 一种降低编程干扰的控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810963290.8A CN109378028B (zh) 2018-08-22 2018-08-22 一种降低编程干扰的控制方法及装置

Publications (2)

Publication Number Publication Date
CN109378028A CN109378028A (zh) 2019-02-22
CN109378028B true CN109378028B (zh) 2020-11-17

Family

ID=65404452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810963290.8A Active CN109378028B (zh) 2018-08-22 2018-08-22 一种降低编程干扰的控制方法及装置

Country Status (1)

Country Link
CN (1) CN109378028B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979515B (zh) * 2019-03-25 2021-08-31 长江存储科技有限责任公司 一种存储器编程方法及相关装置
CN110235200B (zh) * 2019-04-30 2020-08-25 长江存储科技有限责任公司 能够减少读取时间的存储系统
KR102640187B1 (ko) * 2019-10-31 2024-02-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 비휘발성 메모리 소자 및 제어 방법
WO2021114011A1 (en) * 2019-12-09 2021-06-17 Yangtze Memory Technologies Co., Ltd. Method of reducing program disturbance in memory device and memory device utilizing same
US10957394B1 (en) * 2020-02-10 2021-03-23 Sandisk Technologies Llc NAND string pre-charge during programming by injecting holes via substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977842B2 (en) * 2003-09-16 2005-12-20 Micron Technology, Inc. Boosted substrate/tub programming for flash memories
CN100468747C (zh) * 2006-06-22 2009-03-11 力晶半导体股份有限公司 非易失性存储器的操作方法
CN100570898C (zh) * 2007-07-10 2009-12-16 清华大学 用于多位存储的非挥发存储器件及其制作方法
WO2010125695A1 (en) * 2009-04-30 2010-11-04 Powerchip Corporation Programming method for nand flash memory device
KR101604631B1 (ko) * 2009-07-21 2016-03-18 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
CN102237131B (zh) * 2010-04-28 2013-11-06 中国科学院微电子研究所 一种降低存储器读干扰的电路及方法
JP2012014816A (ja) * 2010-07-05 2012-01-19 Toshiba Corp 不揮発性半導体記憶装置
KR101556681B1 (ko) * 2014-07-02 2015-10-02 서울대학교산학협력단 셀 스트링에서의 읽기 방법
CN107507646A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种降低编程干扰的控制方法及装置

Also Published As

Publication number Publication date
CN109378028A (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
CN109378028B (zh) 一种降低编程干扰的控制方法及装置
KR100496797B1 (ko) 반도체메모리장치의프로그램방법
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
US20050254309A1 (en) Program method of non-volatile memory device
US10242744B2 (en) Boosting channels of memory cells
KR20150117152A (ko) 낸드형 플래쉬 메모리 장치 및 낸드형 플래쉬 메모리 장치의 프로그램 방법
EP3881322B1 (en) Non-volatile memory device and control method
JP7180015B2 (ja) プログラミング動作を実行する方法および関連するメモリデバイス
US20240079046A1 (en) Non-volatile memory device and control method
US11398284B2 (en) Method of performing programming operation and related memory device
US7768833B2 (en) Method of programming non-volatile memory device
US8867273B2 (en) Non-volatile semiconductor memory device and method of writing data therein
US7952931B2 (en) Nonvolatile semiconductor memory device which realizes “1” write operation by boosting channel potential
KR101036300B1 (ko) 플래시 메모리 장치 및 이의 프로그램 방법
US20100124128A1 (en) Nand flash memory
KR20090052507A (ko) 플래시 메모리 소자의 동작 방법
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20100028191A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US20240185920A1 (en) Semiconductor device and operating method of semiconductor device
US20230135415A1 (en) Architecture and method for nand memory operation
KR20090048933A (ko) 플래시 메모리 소자의 동작 방법
JP2000228097A (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법
US8537616B2 (en) Nonvolatile memory device and method for operating the same
CN114758691A (zh) 沟道预充电方法、编程方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210330

Address after: Room 101 (duplex) and Room 102 (duplex) of building 45, 1387 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee after: Ziguang Changcun (Shanghai) integrated circuit Co.,Ltd.

Address before: 430074 room 7018, 18 Huaguang Avenue, Guandong science and Technology Industrial Park, Donghu Development Zone, Hongshan District, Wuhan City, Hubei Province

Patentee before: Yangtze Memory Technologies Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 101 (duplex) and Room 102 (duplex) of building 45, 1387 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee after: Changcun Chuangxin (Shanghai) Integrated Circuit Co.,Ltd.

Address before: Room 101 (duplex) and Room 102 (duplex) of building 45, 1387 Zhangdong Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee before: Ziguang Changcun (Shanghai) integrated circuit Co.,Ltd.