CN106847337B - 一种存储单元的编程方法和装置 - Google Patents
一种存储单元的编程方法和装置 Download PDFInfo
- Publication number
- CN106847337B CN106847337B CN201510886221.8A CN201510886221A CN106847337B CN 106847337 B CN106847337 B CN 106847337B CN 201510886221 A CN201510886221 A CN 201510886221A CN 106847337 B CN106847337 B CN 106847337B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- memory cell
- voltage
- ith
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000001514 detection method Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000011895 specific detection Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明实施例公开了一种存储单元的编程方法和装置,该编程方法包括:对需要编程的存储单元施加第一栅极电压,以控制所述存储单元的初始阈值电压升高并得到第一阈值电压,其中,所述第一阈值电压小于预设阈值电压;按照设定规则向所述存储单元施加第i栅极电压,以控制第i‑1阈值电压升高,直至达到所述预设阈值电压,其中,i=2,3,4,…。本发明通过多次编程过程对存储单元进行编程,以及在不同编程过程中向存储单元上施加不同的栅极电压以逐步提高存储单元的阈值电压,使其达到预设阈值电压,则每一次编程过程中的栅源电压与阈值电压的差值较小,相应所需的编程电流较低,实现了存储芯片的低功耗编程。
Description
技术领域
本发明实施例涉及存储器技术,尤其涉及一种存储单元的编程方法和装置。
背景技术
众所周知,非易失性存储器芯片中包括复数个存储单元,而存储单元的状态又包括编程状态和擦除状态,对存储单元进行编程即是将存储单元的擦除状态编程至编程状态,其中,存储单元状态的变化与其阈值电压相关。
现有技术中编程存储单元的方法为:在存储单元上施加很高的栅极电压,通过一次编程的方式将擦除状态的存储单元直接编程至编程状态,即是通过很高的栅极电压将存储单元的低阈值电压升高至高阈值电压。当存储单元升高至高阈值电压时,存储单元处于编程状态,此时该存储单元的数据发生改变。
在此编程过程中,由于擦除状态的存储单元的阈值电压(VTH)较低,栅极电压(VG)很高、相应的栅源电压(VGS)很高,且编程电流与(VGS-VTH)成正比,因此存储单元在编程过程中所需的编程电流很大,导致存储器芯片总体编程功耗较大。
发明内容
本发明实施例提供一种存储单元的编程方法和装置,以减小存储单元的编程电流、降低存储器芯片的编程功耗。
第一方面,本发明实施例提供了一种存储单元的编程方法,该编程方法包括:
对需要编程的存储单元施加第一栅极电压,以控制所述存储单元的初始阈值电压升高并得到第一阈值电压,其中,所述第一阈值电压小于预设阈值电压;
按照设定规则向所述存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到所述预设阈值电压,其中,i=2,3,4,…。
进一步地,对需要编程的存储单元施加第一栅极电压之前,还包括:
检测所述存储单元的初始阈值电压是否小于所述预设阈值电压;
若是,则判定所述存储单元需要编程。
进一步地,所述第一栅极电压大于所述存储单元的初始阈值电压。
进一步地,所述设定规则包括:第i栅极电压大于第i-1栅极电压;或者,
所述设定规则包括:以设定电压值为步长,提高第i-1栅极电压的电压值以形成第i栅极电压。
进一步地,按照设定规则向所述存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到所述预设阈值电压包括:
按照设定规则向所述存储单元施加第i栅极电压,以控制所述第i-1阈值电压升高,并得到第i阈值电压;
检测所述第i阈值电压是否达到所述预设阈值电压;
若否,则返回并继续按照设定规则向所述存储单元施加栅极电压。
第二方面,本发明实施例还提供了一种存储单元的编程装置,该编程装置包括:
第一阈值电压控制模块,用于对需要编程的存储单元施加第一栅极电压,以控制所述存储单元的初始阈值电压升高并得到第一阈值电压,其中,所述第一阈值电压小于预设阈值电压;
预设阈值电压控制模块,用于按照设定规则向所述存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到所述预设阈值电压,其中,i=2,3,4,…。
进一步地,还包括:
编程检测模块,用于在对需要编程的存储单元施加第一栅极电压之前,检测所述存储单元的初始阈值电压是否小于所述预设阈值电压;
编程判定模块,用于当检测到所述存储单元的初始阈值电压小于所述预设阈值电压时,判定所述存储单元需要编程。
进一步地,所述第一栅极电压大于所述存储单元的初始阈值电压。
进一步地,所述设定规则包括:第i栅极电压大于第i-1栅极电压;或者,
所述设定规则包括:以设定电压值为步长,提高第i-1栅极电压的电压值以形成第i栅极电压。
进一步地,所述预设阈值电压控制模块包括:
阈值电压控制单元,用于按照设定规则向所述存储单元施加第i栅极电压,以控制所述第i-1阈值电压升高,并得到第i阈值电压;
阈值电压检测单元,用于检测所述第i阈值电压是否达到所述预设阈值电压;
栅极电压控制单元,用于当检测到所述第i阈值电压未达到所述预设阈值电压时,返回并继续按照设定规则向所述存储单元施加栅极电压。
本发明实施例提供的一种存储单元编程方法和装置,通过对需要编程的存储单元施加第一栅极电压,以控制存储单元的初始阈值电压升高并得到第一阈值电压,其中,第一阈值电压小于预设阈值电压,再按照设定规则向存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到预设阈值电压。与现有技术相比,本发明中通过多次编程过程对存储单元进行编程,以及在不同编程过程中向存储单元上施加不同的栅极电压以逐步提高存储单元的阈值电压,使其达到预设阈值电压,则每一次编程过程中的栅源电压与阈值电压的差值较小,相应所需的编程电流较低,实现了存储芯片的低功耗编程。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图做一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种存储单元编程方法的流程图;
图2是本发明实施例一提供的一种存储单元编程方法的流程图;
图3是本发明实施例二提供的一种存储单元编程装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将参照本发明实施例中的附图,通过实施方式清楚、完整地描述本发明的技术方案,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所述,为本发明实施例一提供的一种存储单元编程方法的流程图。本实施例的技术方案适用于降低存储芯片编程功耗的情况,该方法可以由存储单元编程装置来执行,并配置在存储芯片中应用,存储芯片优选为非易失性存储芯片。
本实施例提供的一种存储单元的编程方法,具体包括如下步骤:
S110、对需要编程的存储单元施加第一栅极电压,以控制存储单元的初始阈值电压升高并得到第一阈值电压,其中,第一阈值电压小于预设阈值电压。
如上所述,存储芯片上包括复数个存储单元,在此存储单元是指存储芯片中的任意一个需要编程的存储单元。存储芯片内预先设置有预设阈值电压,对存储单元的编程即是将存储单元的阈值电压调整为预设阈值电压,在此需要编程的存储单元即是阈值电压未达到预设阈值电压的存储单元。
具体首先在该需要编程的存储单元上施加第一栅极电压以使其阈值电压升高,可通过在存储单元上施加至少一次第一栅极电压以使存储单元的阈值电压逐渐升高。如仅在存储单元上施加2μs的第一栅极电压使得阈值电压升高,该次编程结束;或者,先在存储单元上施加2μs的第一栅极电压使得阈值电压升高,间隔一定时间后再次施加5μs的第一栅极电压使得阈值电压升高,该次编程结束。因此在向存储单元施加第一栅极电压的过程中,存储单元的阈值电压为动态变化,将编程结束后的阈值电压设定为第一阈值电压。
上述操作中,栅源电压和阈值电压的差值与编程电流成正比,在存储单元上施加第一栅极电压且得到的第一阈值电压小于预设阈值电压,则与现有技术相比,第一栅极电压较小,相应的栅源电压与存储单元初始阈值电压差值小,所需编程电流较低。
S120、按照设定规则向存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到预设阈值电压,其中,i=2,3,4,…。
如上所述,按照设定规则向存储单元施加第i栅极电压,当前依次为第二栅极电压,即进行第二次编程,在存储单元上施加至少一次第二栅极电压的过程中,第一阈值电压逐步升高,编程结束后得到第二阈值电压。当第二阈值电压未达到预设阈值电压时,继续按照设定规则向存储单元施加第三栅极电压,进行第三次编程,以控制存储单元的阈值电压升高。依次类推,按照设定规则向存储单元施加第i栅极电压,进行第i次编程,以控制第i-1阈值电压升高,直至存储单元的阈值电压升高至预设阈值电压为止,对存储单元的编程完成。
上述操作中,第i栅极电压与第i-1阈值电压的差值小,则在该次编程过程中,相应的栅源电压与阈值电压差值小、所需编程电流较低,且在该次编程过程中,随着阈值电压的逐步升高相应的编程电流越来越低。通过S110~S120可对存储芯片中任意一个需要编程的存储单元进行多次编程过程,以实现对存储单元的编程,使其阈值电压逐步提高至预设阈值电压。
本发明实施例一提供的一种存储单元编程方法,通过对需要编程的存储单元施加第一栅极电压,以控制存储单元的初始阈值电压升高并得到第一阈值电压,其中,第一阈值电压小于预设阈值电压,再按照设定规则向存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到预设阈值电压。与现有技术相比,本实施例中通过多次编程过程对存储单元进行编程,以及在不同编程过程中向存储单元上施加不同的栅极电压以逐步提高存储单元的阈值电压,使其达到预设阈值电压,则每一次编程过程中的栅源电压与阈值电压的差值较小,相应所需的编程电流较低,实现了存储芯片的低功耗编程。
在上述技术方案的基础上,如图2所示,在步骤S110之前,优选还包括:
S101、检测存储单元的初始阈值电压是否小于预设阈值电压。
如上所述,存储芯片中还可能包括不需要编程的存储单元,为了降低存储芯片的功耗,存储芯片仅对需要编程的存储单元进行编程,因此在对选址的存储单元进行编程之前,存储芯片需要检测该存储单元是否需要编程。在此具体检测过程为存储芯片检测该存储单元的初始阈值电压是否小于预设阈值电压,以根据检测结果判断是否需要进行编程。
S102、若是,则判定存储单元需要编程。
如上所述,当存储芯片检测到该存储单元的初始阈值电压小于预设阈值电压时,存储芯片判定该存储单元需要进行编程,则存储芯片通过后续操作对该存储单元进行编程,使其阈值电压达到预设阈值电压。当存储芯片检测到该存储单元的初始阈值电压即为预设阈值电压时,存储芯片判定该存储单元不需要编程。
需要说明的是,当存储芯片对当前存储单元编程完成后或检测到该当前存储单元不需要编程时,存储芯片寻址下一个存储单元,并对该下一个存储单元进行编程检测。
在上述技术方案的基础上,第一栅极电压大于存储单元的初始阈值电压。存储芯片在判定当前存储单元需要编程时,说明该存储单元的初始阈值电压小于预设阈值电压,则存储芯片通过对该存储单元施加第一栅极电压使其阈值电压升高,因此第一栅极电压需大于存储单元的初始阈值电压才能使存储单元的阈值电压升高。
示例性的,在上述技术方案的基础上,设定规则包括:第i栅极电压大于第i-1栅极电压。如上所述,存储芯片通过在存储单元上施加不同的栅极电压以逐步提高存储单元的阈值电压,因此存储芯片通过在存储单元上施加逐步提高的栅极电压,可使存储单元的阈值电压逐步提高,直至达到预设阈值电压。在每一次编程过程中,由于栅源电压与阈值电压的差值较小,因此所需的编程电流较低,实现了存储芯片的低功耗编程。在此测试人员可根据需要自行设计不同栅极电压的电压值大小,以在不同栅极电压的作用下,使存储单元的阈值电压逐步提高。
或者,示例性的,设定规则包括:以设定电压值为步长,提高第i-1栅极电压的电压值以形成第i栅极电压。在此测试人员预先设定电压值,如1V,则在第一栅极电压的电压值上增加设定电压值(1V)后将得到的电压值作为第二栅极电压的电压值施加在存储单元上,使得存储单元的阈值电压升高。依次类推,直至存储单元的阈值电压升高至预设阈值电压。
在上述技术方案的基础上,如图2所示,步骤S120可通过以下方式实现:
S121、按照设定规则向存储单元施加第i栅极电压,以控制第i-1阈值电压升高,并得到第i阈值电压。
如上所述,按照设定规则向存储单元施加第i栅极电压,依次地,当前施加第二栅极电压后可得到第二阈值电压。在此可通过多次施加第二栅极电压以使存储单元的第一阈值电压升高,并得到第二阈值电压。
S122、检测第i阈值电压是否达到预设阈值电压。
如上所述,根据预设阈值电压对第二阈值电压进行检测,检测第二阈值电压是否达到预设阈值电压。
S123、若否,则返回并继续按照设定规则向存储单元施加栅极电压。
如上所述,若检测到第二阈值电压达到预设阈值电压,则对该存储单元的编程完成,此时该存储单元通过分两次编程过程,使存储单元达到预设阈值电压。若检测到第二阈值电压未达到预设阈值电压,则通过返回S111并按照设定规则向存储单元施加第三栅极电压以进行后续流程,通过S111~S123的循环,逐步提高存储单元的阈值电压,直至存储单元的阈值电压达到预设阈值电压时,该存储单元的编程完成。
上述操作中,在每一次编程过程中,栅源电压与阈值电压的差值较小,因此编程过程中所需的编程电流较小,相应降低了存储芯片的功耗。
如图3所述,为本发明实施例二提供的一种存储单元编程装置的示意图。本实施例的技术方案适用于降低存储芯片编程功耗的情况,该装置可以执行上述实施例所述的存储单元编程方法,并配置在存储芯片中应用,存储芯片优选为非易失性存储芯片。
本实施例提供的存储单元的编程装置,包括:第一阈值电压控制模块210和预设阈值电压控制模块220。
其中,第一阈值电压控制模块210用于对需要编程的存储单元施加第一栅极电压,以控制存储单元的初始阈值电压升高并得到第一阈值电压,其中,第一阈值电压小于预设阈值电压;预设阈值电压控制模块220用于按照设定规则向存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到预设阈值电压,其中,i=2,3,4,…。
可选地,还包括:编程检测模块201和编程判定模块202。
其中,编程检测模块201用于在对需要编程的存储单元施加第一栅极电压之前,检测所述存储单元的初始阈值电压是否小于所述预设阈值电压;编程判定模块202用于当检测到所述存储单元的初始阈值电压小于所述预设阈值电压时,判定所述存储单元需要编程。
可选地,第一栅极电压大于存储单元的初始阈值电压。
可选地,设定规则包括:第i栅极电压大于第i-1栅极电压;或者,设定规则包括:以设定电压值为步长,提高第i-1栅极电压的电压值以形成第i栅极电压。
可选地,预设阈值电压控制模块220包括:阈值电压控制单元221、阈值电压检测单元222和栅极电压控制单元223。
其中,阈值电压控制单元221用于按照设定规则向存储单元施加第i栅极电压,以控制第i-1阈值电压升高,并得到第i阈值电压;阈值电压检测单元222用于检测第i阈值电压是否达到预设阈值电压;栅极电压控制单元223用于当检测到第i阈值电压未达到预设阈值电压时,返回并继续按照设定规则向存储单元施加栅极电压。
该装置的工作过程为:首先检测该存储单元的初始阈值电压是否小于预设阈值电压,若是则判定该存储单元需要编程;对该需要编程的存储单元先施加较低的第一栅极电压进行编程,以提高其阈值电压;逐步提高施加在存储单元上的栅极电压,直至将存储单元的阈值电压提高至预设阈值电压值。每次编程过程中所需的编程电流与(VGS-VTH)成正比,由于存储单元的栅极电压按设定规则增加以使阈值电压逐步提高,因此每一次编程过程中栅源电压与阈值电压的差值较小。以第三次编程过程为例,栅源电压与第二阈值电压的差值较小,编程电流较低,随着第二阈值电压的升高,在该次编程过程中所需的编程电流越来越低。
具体地,当存储单元编程完成后,存储单元的阈值电压为预设阈值电压,存储单元的状态为编程状态,在后续的使用过程中,根据阈值电压对存储单元的状态进行判断。如在存储单元上施加6V的栅极电压,读出来为0则判定存储单元为编程单元,读出来为1则判定存储单元为擦除单元。
本实施例提供的存储单元编程装置通过分多次对存储单元进行编程,逐步提高其阈值电压,相应减小了每次编程时所需的编程电流,也降低了编程功耗。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种存储单元的编程方法,其特征在于,包括:
对需要编程的存储单元施加多次第一栅极电压,以控制所述存储单元的初始阈值电压升高并得到第一阈值电压,其中,所述第一阈值电压小于预设阈值电压,其中,先在所述存储单元上施加2μs的所述第一栅极电压使得阈值电压升高,间隔一定时间后再次施加5μs的所述第一栅极电压使得阈值电压升高,所述存储单元的阈值电压动态变化;
按照设定规则向所述存储单元施加多次第i栅极电压,以控制第i-1阈值电压升高,直至达到所述预设阈值电压,其中,i=2,3,4,…。
2.根据权利要求1所述的编程方法,其特征在于,对需要编程的存储单元施加第一栅极电压之前,还包括:
检测所述存储单元的初始阈值电压是否小于所述预设阈值电压;
若是,则判定所述存储单元需要编程。
3.根据权利要求2所述的编程方法,其特征在于,所述第一栅极电压大于所述存储单元的初始阈值电压。
4.根据权利要求1所述的编程方法,其特征在于,所述设定规则包括:第i栅极电压大于第i-1栅极电压;或者,
所述设定规则包括:以设定电压值为步长,提高第i-1栅极电压的电压值以形成第i栅极电压。
5.根据权利要求1所述的编程方法,其特征在于,按照设定规则向所述存储单元施加第i栅极电压,以控制第i-1阈值电压升高,直至达到所述预设阈值电压包括:
按照设定规则向所述存储单元施加第i栅极电压,以控制所述第i-1阈值电压升高,并得到第i阈值电压;
检测所述第i阈值电压是否达到所述预设阈值电压;
若否,则返回并继续按照设定规则向所述存储单元施加栅极电压。
6.一种存储单元的编程装置,其特征在于,包括:
第一阈值电压控制模块,用于对需要编程的存储单元施加多次第一栅极电压,以控制所述存储单元的初始阈值电压升高并得到第一阈值电压,其中,所述第一阈值电压小于预设阈值电压,其中,先在所述存储单元上施加2μs的所述第一栅极电压使得阈值电压升高,间隔一定时间后再次施加5μs的所述第一栅极电压使得阈值电压升高,所述存储单元的阈值电压动态变化;
预设阈值电压控制模块,用于按照设定规则向所述存储单元施加多次第i栅极电压,以控制第i-1阈值电压升高,直至达到所述预设阈值电压,其中,i=2,3,4,…。
7.根据权利要求6所述的编程装置,其特征在于,还包括:
编程检测模块,用于在对需要编程的存储单元施加第一栅极电压之前,检测所述存储单元的初始阈值电压是否小于所述预设阈值电压;
编程判定模块,用于当检测到所述存储单元的初始阈值电压小于所述预设阈值电压时,判定所述存储单元需要编程。
8.根据权利要求7所述的编程装置,其特征在于,所述第一栅极电压大于所述存储单元的初始阈值电压。
9.根据权利要求6所述的编程装置,其特征在于,所述设定规则包括:第i栅极电压大于第i-1栅极电压;或者,
所述设定规则包括:以设定电压值为步长,提高第i-1栅极电压的电压值以形成第i栅极电压。
10.根据权利要求6所述的编程装置,其特征在于,所述预设阈值电压控制模块包括:
阈值电压控制单元,用于按照设定规则向所述存储单元施加第i栅极电压,以控制所述第i-1阈值电压升高,并得到第i阈值电压;
阈值电压检测单元,用于检测所述第i阈值电压是否达到所述预设阈值电压;
栅极电压控制单元,用于当检测到所述第i阈值电压未达到所述预设阈值电压时,返回并继续按照设定规则向所述存储单元施加栅极电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510886221.8A CN106847337B (zh) | 2015-12-04 | 2015-12-04 | 一种存储单元的编程方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510886221.8A CN106847337B (zh) | 2015-12-04 | 2015-12-04 | 一种存储单元的编程方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106847337A CN106847337A (zh) | 2017-06-13 |
CN106847337B true CN106847337B (zh) | 2020-05-12 |
Family
ID=59150606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510886221.8A Active CN106847337B (zh) | 2015-12-04 | 2015-12-04 | 一种存储单元的编程方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106847337B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109658963B (zh) * | 2017-10-11 | 2020-11-17 | 华邦电子股份有限公司 | 电阻式存储器存储装置的操作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102385930A (zh) * | 2011-09-05 | 2012-03-21 | 南京大学 | 一种精确的多值存储单元的编程方法 |
CN102543198A (zh) * | 2010-12-20 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种mlc存储单元的编程方法和装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103531248A (zh) * | 2013-10-12 | 2014-01-22 | 中国科学院微电子研究所 | 一种对rram存储器脉冲参数进行测试的方法 |
CN104464801B (zh) * | 2014-11-10 | 2018-01-09 | 中国科学院微电子研究所 | 一种有效提高阻变存储器耐久性的方法 |
-
2015
- 2015-12-04 CN CN201510886221.8A patent/CN106847337B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102543198A (zh) * | 2010-12-20 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种mlc存储单元的编程方法和装置 |
CN102385930A (zh) * | 2011-09-05 | 2012-03-21 | 南京大学 | 一种精确的多值存储单元的编程方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106847337A (zh) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6190903B2 (ja) | 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法 | |
TW200616148A (en) | Method for programming charge store memory cell and integrated circuit | |
JP2017059223A5 (zh) | ||
TW200641899A (en) | Program method of flash memory device | |
US9349451B1 (en) | Resistive memory and repairing method thereof | |
US9865348B2 (en) | Devices and methods for selecting a forming voltage for a resistive random-access memory | |
WO2014150505A3 (en) | System and method of determining reading voltages of a data storage device | |
CN103197717A (zh) | 自适应电压调整方法、芯片以及系统 | |
TW200625315A (en) | Nonvolatile semiconductor memory device which erases data in units of one block including a number of memory cells, and data erasing method of the nonvolatile semiconductor memory device | |
CN102568569A (zh) | 非易失性存储器件及其高速缓存编程方法 | |
US20220129206A1 (en) | Resource allocation in memory systems based on operation modes | |
WO2017119995A3 (en) | Fast bulk secure erase at the device level | |
CN103762966A (zh) | 掉电记忆电路及其掉电记忆方法 | |
CN108595213A (zh) | 调节距离传感器的阈值的方法、装置和电子设备 | |
CN106847337B (zh) | 一种存储单元的编程方法和装置 | |
CN103747478A (zh) | 一种无线路由器控制方法、装置及应用其的无线路由器 | |
US20190006007A1 (en) | Resistive memory apparatus and setting method for resistive memory cell thereof | |
CN110910922A (zh) | 位线电压的施加方法、装置、存储设备和存储介质 | |
KR101212745B1 (ko) | 플래시 메모리 장치 및 프로그램 검증 방법 | |
CN109427405B (zh) | 一种NOR Flash的编程方法和编程装置 | |
CN105989888B (zh) | 非易失性存储器件及其操作方法和具有其的测试系统 | |
CN106920567A (zh) | 一种存储器的刷新方法和装置 | |
CN111951853B (zh) | 一种控制擦除操作的方法、装置以及Nand flash存储器 | |
CN105022647B (zh) | 一种应用安装的控制方法及终端 | |
CN105279080B (zh) | 终端断电测试方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |