CN102568569A - 非易失性存储器件及其高速缓存编程方法 - Google Patents

非易失性存储器件及其高速缓存编程方法 Download PDF

Info

Publication number
CN102568569A
CN102568569A CN2011104262847A CN201110426284A CN102568569A CN 102568569 A CN102568569 A CN 102568569A CN 2011104262847 A CN2011104262847 A CN 2011104262847A CN 201110426284 A CN201110426284 A CN 201110426284A CN 102568569 A CN102568569 A CN 102568569A
Authority
CN
China
Prior art keywords
programming operation
programming
current
speed cache
threshold point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104262847A
Other languages
English (en)
Other versions
CN102568569B (zh
Inventor
金有声
朴世泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102568569A publication Critical patent/CN102568569A/zh
Application granted granted Critical
Publication of CN102568569B publication Critical patent/CN102568569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供一种非易失性存储器件的高速缓存编程方法，包括以下步骤：将当前编程操作的数据编程到存储器单元阵列中；判断当前编程操作是否已执行到编程完成的阈值点；以及在当前编程操作已执行到编程完成的阈值点时接收下一个编程操作的数据。

Description

非易失性存储器件及其高速缓存编程方法
相关申请的交叉引用
本申请要求2010年12月21日提交的韩国专利申请No.10-2010-0131395的优先权，其全部内容以引用的方式并入本文中。
技术领域
本发明的示例性实施例涉及一种非易失性存储器件，且更具体而言，涉及一种非易失性存储器件的高速缓存(cache)编程操作。
背景技术
根据当切断电源时是否保持数据，将存储器件划分成易失性存储器件和非易失性存储器件。当断电时，易失性存储器件会丢失数据，其中动态随机存取存储器(DRAM)器件和静态随机存取存储器(SRAM)器件为示例性的易失性存储器件。另一方面，即使断电，非易失性存储器件也保留储存在其中的数据，其中快闪存储器件为示例性的非易失性存储器件。
快闪存储器件可以使用高速缓存编程方法来提高编程速率。根据高速缓存编程方法，在执行编程操作时，提前接收下一个编程操作的数据且将所述数据储存在寄存器(例如，页缓冲器中可用的锁存器)中，且在完成当前编程操作之后，对已储存在寄存器中的下一个编程操作的数据依次进行编程。
由于在当前编程操作期间应接收下一个编程操作的数据，所以高速缓存编程操作的电流峰值会增加。此外，当电流峰值超过使用非易失性存储器件的系统可供应的电流量时，可能会发生不稳定的操作或操作故障。因此，一种在高速缓存编程操作期间防止电流峰值增加的技术是有帮助的。
发明内容
本发明的实施例涉及一种可在高速缓存编程操作期间防止电流峰值增加的高速缓存编程方法。
根据本发明的一个实施例，一种非易失性存储器件的高速缓存编程方法包括以下步骤：将当前编程操作的数据编程到存储器单元阵列中；判断当前编程操作是否已执行到编程完成的阈值点；以及在当前编程操作已执行到编程完成的阈值点时接收下一个编程操作的数据。
根据本发明的另一个实施例，一种非易失性存储器件，包括：单元阵列，所述单元阵列包括多个存储器单元；第一寄存器和第二寄存器，所述第一寄存器和所述第二寄存器被配置为储存当前编程操作的数据和下一个编程操作的数据；以及控制器，所述控制器被配置为在当前编程操作执行到编程完成的阈值点之后储存下一个编程操作的数据。
附图说明
图1说明的是在非易失性存储器件的编程操作期间，在施加编程脉冲的编程脉冲持续时间内和在为编程操作执行验证操作的编程验证持续时间内位线的电压电平的移位。
图2示出当在编程操作期间重复地施加编程脉冲时被编程的存储器单元数目上的增加以及电流峰值的变化。
图3是描述根据本发明的一般性实施例的非易失性存储器件的高速缓存编程方法的流程图。
图4是描述根据本发明的第一实施例的非易失性存储器件的高速缓存编程方法的流程图。
图5是描述根据本发明的第二实施例的非易失性存储器件的高速缓存编程方法的流程图。
图6是描述根据本发明的第三实施例的非易失性存储器件的高速缓存编程方法的流程图。
图7是描述根据本发明的第四实施例的非易失性存储器件的高速缓存编程方法的流程图。
图8示出在基于多电平单元(MLC)的最低有效位(LSB)编程操作中阈值电压A和B的分布，以及在最高有效位(MSB)编程操作中阈值电压C、D、E和F的分布。
图9是根据本发明的一个实施例的非易失性存储器件的框图。
图10是说明根据本发明的一个实施例的非易失性存储器件的操作的时序图。
具体实施方式
下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
图1说明的是在非易失性存储器件的编程操作期间，在施加编程脉冲的编程脉冲持续时间内和在为编程操作执行验证操作的编程验证持续时间内位线电压电平的移位。
非易失性存储器件的编程操作主要划分成编程脉冲持续时间101和编程验证持续时间102。在编程脉冲持续时间101期间，在位线加载持续时间T1和泵浦持续时间(未图示)中出现电流峰值，所述位线加载持续时间T1用于设置和恢复位线。当已知位线加载持续时间T1中位线的电容(CBL1：在施加编程脉冲时因位线之间的交叉耦合而导致的电容与位线的固有电容之和)、且已知位线加载持续时间T1中位线的电压变化(ΔVBL1)时，可基于等式I＝C×ΔV/T来检测位线加载持续时间T1的电流峰值。简言之，编程脉冲持续时间101的电流峰值I1可表示如下：
I1＝CBL1×ΔVBL1/T1    等式1
基于相同的原理，编程验证持续时间102的电流峰值I2可表示如下：
I2＝CBL2×ΔVBL2/T2    等式2
其中CBL2表示在执行预充电操作(T2)时由于位线之间的交叉耦合所导致的电容与位线的固有电容之和；ΔVBL2表示在预充电操作(T2)期间位线的电压变化。
如图1所示，由于位线加载持续时间T1的电压变化(ΔVBL1)比预充电操作持续时间T2期间位线的电压变化ΔVBL2大，因此非易失性存储器件的编程操作中的最大电流峰值出现在位线加载持续时间T1期间。
在位线加载持续时间T1期间位线电容(CBL1)与要编程的存储器单元的数目密切相关。在编程操作的初始阶段中，要对大量的存储器单元进行编程。因此，位线电容CBL1大。然而，在重复执行编程操作时，随着要编程的存储器单元的剩余数目减少而禁止编程的存储器单元的数目增加，位线电容CBL1减小。
图2示出在编程操作期间当重复地施加编程脉冲时，被编程的存储器单元数目上的增加以及电流峰值的变化。
参见图2的上部部分，当第一次施加编程脉冲时，少量的存储器单元被编程脉冲编程，但被编程脉冲编程的存储器单元的数目(即，被编程的存储器单元数目上的增加)响应于后续的编程脉冲而逐步地变多。接着，在被编程的存储器单元数目上的增加达到峰值之后，所述增加响应于编程脉冲而逐步地变小。简言之，被编程的存储器单元数目上的增加可以通过高斯(Gaussian)分布来描述，在所述高斯分布中，随着编程脉冲的施加，被编程的存储器单元数目上的增加逐步地变大，且在达到峰值之后逐步地变小。
参见图2的下部部分，由于在编程操作的初始阶段中要编程的存储器单元的数目多(即，当已施加的编程脉冲的总数目相对小时)，故电流峰值高。然而，随着编程操作继续进行，电流峰值逐步地降低。具体而言，例如，响应于编程脉冲的施加，电流峰值大约在点201处急剧地降低，在所述点201处被编程的存储器单元数目上的增加最大。
如上所描述的，随着编程操作继续进行，电流峰值逐步地减少。此处，如果在当前的高速缓存编程操作期间控制何时接收和储存下一个编程操作的数据(例如，高速缓存数据)，则可以防止电流峰值由于高速缓存编程操作而增加，如下文详细描述的。
图3是描述根据本发明的一个实施例的非易失性存储器件的高速缓存编程方法的流程图。
参看图3，在步骤S310中将当前编程操作的数据编程到存储器单元阵列中。
在存储器单元阵列的当前编程操作期间，在步骤S320中检查当前编程操作是否执行到至少编程完成的阈值点。以施加编程脉冲若干次的方式来执行步骤S310的当前编程操作。可以在每次施加编程脉冲时执行步骤S320的检查过程，或可以在执行步骤S310的当前编程操作时以预定的周期周期性地执行步骤S320的检查过程。在步骤S320中，可以基于电流峰值是否充分地减少来进行关于当前编程操作是否已执行到超过编程完成的阈值点的判断。举例而言，当判断是在与图2的点201相对应的时间点之前进行时，可以确定编程操作尚未执行到编程完成的阈值点。然而，在与图2的点201相对应的时间之后，可以确定编程操作已经执行到至少编程完成的阈值点。稍后将详细地描述用于判断编程操作是否已经执行到至少编程完成的阈值点的标准。
当步骤S320的检查过程的结果是确定当前编程操作尚未执行到编程完成的阈值点时(即，当确定电流峰值尚未充分减少时)，重复步骤S310中的将当前编程操作的数据编程到存储器单元阵列中的编程过程。此处，在步骤S310的编程过程期间以周期性的方式重复地执行步骤S320，以判断当前编程操作是否已执行到编程完成的阈值点。
当步骤S320的结果是确定当前编程操作已执行到编程完成的阈值点时(即，当确定电流峰值充分减少时)，在当前编程操作的执行期间输入下一个编程操作的数据。因而，在步骤S330中同时执行当前编程操作和下一个编程操作的数据的接收。在完成步骤S330的过程之后(即，当完成当前编程操作且输入了下一个编程操作的数据时)，对在步骤S330中所输入的数据进行编程(未示出)。
此处，在步骤S330中可以响应于非易失性存储器件的被使能的高速缓存就绪信号CACHE RB#(图9所示)来接收下一个编程操作的数据。高速缓存就绪信号CACHE RB#是非易失性存储器件传送给存储控制器的标志信号。被使能的高速缓存就绪信号CACHE RB#指示非易失性存储器件就绪以接收下一个编程操作的数据。另一方面，被禁止的高速缓存就绪信号CACHE RB#指示编程操作对于接收下一个编程操作的数据尚未就绪。
图4是描述根据本发明的第一实施例的非易失性存储器件的高速缓存编程方法的流程图。
参见图4，示出了步骤S320的一个具体实例，其中在步骤S3201进行关于施加编程脉冲的次数是否超过预定数目M的判断。随着多次施加编程脉冲至选中的字线来执行当前编程操作。此处，基于已施加编程脉冲的次数来进行编程操作程度的判断。
可以基于电流消耗量显著减少时的时间点来确定数目M。例如，当假定平均施加10次编程脉冲直到完成编程操作，且在已施加了编程脉冲达七次之后编程操作的电流消耗量减少时，可将预定次数M设定为等于7。在此情况下，在已施加编程脉冲达7次之后输入下一个编程操作的数据。
图5是描述根据本发明的第二实施例的非易失性存储器件的高速缓存编程方法的流程图。
参见图5，示出了步骤S320的另一个具体实例，其中在步骤S320_2进行关于编程失败的存储器单元的数目是否小于指定数目N的判断。随着逐步地执行编程操作，编程失败的单元的数目减少。此处，基于编程失败的单元的数目来进行编程操作程度的判断。
可以基于电流消耗量显著减少时的时间点来确定所述数目N。例如，假定在一个页——页可以是编程操作的存储器单元的单位——中存在4000个存储器单元，且在编程失败的存储器单元的数目减少到小于1000之后编程操作的电流消耗量显著减少，则可将数目N设定为1000。在此情况下，在编程失败的单元的数目已减少到小于1000之后输入下一个编程操作的数据。
图6是描述根据本发明的第三实施例的非易失性存储器件的高速缓存编程方法的流程图。
参见图6，示出了步骤S320的另一个具体实例，其中在步骤S320_3进行关于完成编程的存储器单元的数目是否超过指定数目X的判断。随着逐步执行编程操作，完成编程的存储器单元的数目增加。此处，基于完成编程的单元的数目来进行编程操作程度的判断。
可以基于电流消耗量显著减少时的时间点来确定所述数目X。例如，假定在一个页中存在4000个存储器单元且在完成编程的存储器单元的数目增加到多于3000之后编程操作的电流消耗量减少，可将数目X设定为3000。在此情况下，在完成编程的存储器单元的数目已增加到多于3000之后输入下一个编程操作的数据。
图7是描述根据本发明的第四实施例的非易失性存储器件的高速缓存编程方法的流程图。图8示出在多电平单元(MLC)的最低有效位(LSB)编程操作中阈值电压A和B的分布，以及在最高有效位(MSB)编程操作中阈值电压C、D、E和F的分布。
结合图3至图6所描述的高速缓存编程方法可以应用于单电平单元(SLC)编程方法和多电平单元(MLC)编程方法两者。而且，在MLC编程方法之中，可将上述高速缓存编程方法应用于最低有效位(LSB)编程方法和最高有效位(MSB)编程方法。简言之，可将结合图3至图6所描述的高速缓存编程方法应用于所有的高速缓存编程方法。
参见图7，描述可应用于示例性的MSB编程方法的高速缓存编程方法。
在图7中，在步骤S320_4对MSB编程方法之中的针对多个目标阈值电压电平D、E和F中的至少一个目标阈值电压电平D的编程操作(例如，MPV1编程操作)是否已完成进行检查。当执行MSB编程操作时，首先完成针对第一目标阈值电压电平的MPV1编程操作，接着完成针对第二目标阈值电压电平的MPV2编程操作和针对第三目标阈值电压电平的MPV3编程操作。因此，当完成MPV1编程操作时，可以看出编程操作已执行到编程完成的阈值点。
虽然图7说明的是在完成MPV1编程操作之后输入下一个编程操作的数据的情况，但其仅是示例性的，且也可以其它方式来设计系统，例如，被设计成在完成MPV2编程操作之后输入下一个编程操作数据的系统。
图9是根据本发明的一个实施例的非易失性存储器件的框图。
参见图9，非易失性存储器件包括：单元阵列910，所述单元阵列910包括多个存储器单元；第一寄存器920_1和第二寄存器920_2，所述第一寄存器920_1和所述第二寄存器920_2被配置为储存当前编程操作的数据以及下一个编程操作的数据；控制器930，所述控制器930被配置为在当前编程操作执行到编程完成的阈值点之后储存下一个编程操作的数据；输入/输出(IO)电路940，所述输入/输出(IO)电路940被配置为输入/输出数据；以及标志输出电路950，所述标志输出电路950被配置为输出高速缓存就绪信号CACHE RB#。
第一寄存器920_1和第二寄存器920_2储存当前编程操作的数据以及下一个编程操作的数据。例如，当第一寄存器920_1储存当前编程操作的数据时，第二寄存器920_2储存下一个编程操作的数据。根据另一个实例，当第二寄存器9202储存当前编程操作的数据时，第一寄存器920_1储存下一个编程操作的数据。换言之，当将当前编程操作的数据储存在第一寄存器920_1和第二寄存器920_2之中的任一寄存器中时，可将下一个编程操作的数据储存在另一个寄存器中。
控制器930检查将当前编程操作的数据储存到第一寄存器920_1和第二寄存器920_2之中的任一寄存器(例如，第一寄存器920_1)中且编程到单元阵列910中的当前编程操作进行到何种程度，且在当前编程操作已进行到至少编程完成的阈值点时，控制器930将高速缓存就绪信号CACHE RB#使能以将其输出至标志输出电路950，使得下一个编程操作的数据可被储存到另一个寄存器(例如，第二寄存器920_2)中。可以基于上文结合图4至图7所描述的方法来确定当前编程操作是否已执行到编程完成的阈值点。
当高速缓存就绪信号CACHE RB#被使能时，经由IO电路940将下一个编程操作的数据——高速缓存数据——输入至非易失性存储器件，且将输入的数据储存到寄存器(例如，第二寄存器9202)中。
图10是说明根据本发明的一个实施例的非易失性存储器件的操作的时序图。
参见图10，将当前编程操作的数据编程到单元阵列910中。在当前编程操作已进行到编程完成的阈值点时(即，在当前编程操作经过点1002时)，高速缓存就绪信号CACHERB#被使能，接着经由IO电路940输入下一个编程操作的数据——高速缓存数据，且将数据储存到寄存器中。
图10所示“INTERNAL RB#”为内部忙碌信号。在内部忙碌信号INTERNAL RB#处于逻辑低电平的持续时间期间，非易失性存储器件执行编程操作，而在内部忙碌信号INTERNAL RB#处于逻辑高电平的持续时间期间，非易失性存储器件不执行编程操作。
当高速缓存就绪信号CACHE RB#被使能的时刻与内部忙碌信号INTERNAL RB#被使能的时刻之间的时间比输入下一个编程操作的数据所花费的时间(此时间为数据输入时间)长时，可在不影响高速缓存编程操作的执行的同时减少电流峰值。
根据本发明的技术，在当前编程操作执行到编程完成的阈值点之后输入下一个编程的数据。因此，在不大量消耗电流的当前编程操作的持续时间期间输入下一个编程的数据。结果是，可在高速缓存编程操作期间防止电流峰值增加。
虽然已结合具体的实施例描述了本发明，但是对于本领域技术人员而言明显的是，在不脱离所附权利要求所限定的本发明的主旨和范围的情况下，可以进行各种变化和修改。

Claims (15)

1.一种非易失性存储器件的高速缓存编程方法，包括以下步骤：
将当前编程操作的数据编程到存储器单元阵列中；
判断所述当前编程操作是否已执行到编程完成的阈值点；以及
在所述当前编程操作已执行到所述编程完成的阈值点时接收下一个编程操作的数据。
2.如权利要求1所述的高速缓存编程方法，其中，通过检测已重复施加编程脉冲的次数来执行判断所述当前编程操作是否已执行到所述编程完成的阈值点的步骤。
3.如权利要求1所述的高速缓存编程方法，其中，通过检测编程失败的单元的数目来执行判断所述当前编程操作是否已执行到所述编程完成的阈值点的步骤。
4.如权利要求1所述的高速缓存编程方法，其中，通过检测完成编程的单元的数目来执行判断所述当前编程操作是否已执行到所述编程完成的阈值点的步骤。
5.如权利要求1所述的高速缓存编程方法，其中，所述当前编程操作是最高有效位编程操作，并且
通过判断所述最高有效位编程操作中的针对多个目标阈值电压电平之中的至少一个目标阈值电压电平的编程操作是否已完成，来执行关于判断所述当前编程操作是否已执行到所述编程完成的阈值点的步骤。
6.如权利要求1所述的高速缓存编程方法，其中，当编程操作执行到所述编程完成的阈值点时，高速缓存就绪信号被使能以输入所述下一个编程操作的数据。
7.如权利要求1所述的高速缓存编程方法，其中，在输入所述下一个编程操作的数据时，将所述当前编程操作的数据编程到所述存储器单元阵列中直到完成所述当前编程操作。
8.如权利要求1所述的高速缓存编程方法，其中，所述编程完成的阈值点是这样的点：在响应于所述当前编程操作期间所施加的各个编程脉冲而被编程的存储器单元数目上的增加之中，响应于所述当前编程操作期间所施加的编程脉冲而被编程的存储器单元数目上的增加在所述点处最大。
9.如权利要求1所述的高速缓存编程方法，其中，在所述编程完成的阈值点之后，被编程的存储器单元在数目上的增加响应于在所述当前编程操作期间施加的各个编程脉冲而逐步地减少。
10.一种非易失性存储器件，包括：
单元阵列，所述单元阵列包括多个存储器单元；
第一寄存器和第二寄存器，所述第一寄存器和所述第二寄存器被配置为储存当前编程操作的数据和下一个编程操作的数据；以及
控制器，所述控制器被配置为在所述当前编程操作执行到编程完成的阈值点之后储存所述下一个编程操作的数据。
11.如权利要求10所述的非易失性存储器件，其中，所述控制器被配置为在所述当前编程操作已执行到所述编程完成的阈值点之后将高速缓存就绪信号使能。
12.如权利要求10所述的非易失性存储器件，其中，所述控制器被配置为通过判断已施加编程脉冲的次数来判断所述当前编程操作是否已执行到所述编程完成的阈值点。
13.如权利要求10所述的非易失性存储器件，其中，所述控制器被配置为通过判断编程失败的单元的数目来判断所述当前编程操作是否已执行到至少所述编程完成的阈值点。
14.如权利要求10所述的非易失性存储器件，其中，所述控制器被配置为通过判断完成编程的单元的数目来确定所述当前编程操作是否已执行到所述编程完成的阈值点。
15.如权利要求10所述的非易失性存储器件，其中，所述当前编程操作为最高有效位编程操作，并且
所述控制器被配置为通过判断所述最高有效位编程操作中的针对多个目标电平之中的至少一个目标电平的编程操作是否已完成，来判断所述当前编程操作是否已执行到所述编程完成的阈值点。
CN201110426284.7A 2010-12-21 2011-12-19 非易失性存储器件及其高速缓存编程方法 Active CN102568569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100131395A KR101212739B1 (ko) 2010-12-21 2010-12-21 비휘발성 메모리장치 및 이의 동작방법
KR10-2010-0131395 2010-12-21

Publications (2)

Publication Number Publication Date
CN102568569A true CN102568569A (zh) 2012-07-11
CN102568569B CN102568569B (zh) 2016-08-10

Family

ID=46234219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110426284.7A Active CN102568569B (zh) 2010-12-21 2011-12-19 非易失性存储器件及其高速缓存编程方法

Country Status (4)

Country Link
US (1) US8861278B2 (zh)
KR (1) KR101212739B1 (zh)
CN (1) CN102568569B (zh)
TW (1) TWI536385B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275672A (zh) * 2018-03-13 2019-09-24 爱思开海力士有限公司 存储装置及其操作方法
CN111105832A (zh) * 2018-10-29 2020-05-05 爱思开海力士有限公司 存储装置和操作存储装置的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3006094A1 (fr) * 2013-05-21 2014-11-28 St Microelectronics Rousset Ecriture d'une memoire eeprom sur bus i2c
FR3006097A1 (fr) 2013-05-21 2014-11-28 St Microelectronics Rousset Mecanisme d'ecriture d'une memoire eeprom sur bus i2c
CN104750425B (zh) * 2013-12-30 2018-12-18 国民技术股份有限公司 一种存储系统及其非易失性存储器的控制方法
KR102180595B1 (ko) 2014-02-06 2020-11-19 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 시스템
KR102444208B1 (ko) 2017-10-19 2022-09-19 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10698819B2 (en) 2017-12-14 2020-06-30 SK Hynix Inc. Memory system and operating method thereof
KR20200023758A (ko) 2018-08-27 2020-03-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20200120113A (ko) 2019-04-11 2020-10-21 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832039A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 多面型闪存以及控制其程序和读取操作的方法
US20060245247A1 (en) * 2005-03-31 2006-11-02 Masaru Yano Semiconductor device and method of controlling the same
US20080002468A1 (en) * 2006-06-30 2008-01-03 Sandisk Corporation Partial Page Fail Bit Detection in Flash Memory Devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7567461B2 (en) * 2006-08-18 2009-07-28 Micron Technology, Inc. Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells
KR100833199B1 (ko) * 2007-03-19 2008-05-28 삼성전자주식회사 프로그램 동작의 신뢰성을 향상시킬 수 있는 불휘발성메모리 장치 및 그 프로그램 방법
KR100943141B1 (ko) 2008-01-10 2010-02-18 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101098431B1 (ko) 2009-12-31 2011-12-26 주식회사 하이닉스반도체 반도체 메모리 장치의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832039A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 多面型闪存以及控制其程序和读取操作的方法
US20060245247A1 (en) * 2005-03-31 2006-11-02 Masaru Yano Semiconductor device and method of controlling the same
US20080002468A1 (en) * 2006-06-30 2008-01-03 Sandisk Corporation Partial Page Fail Bit Detection in Flash Memory Devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110275672A (zh) * 2018-03-13 2019-09-24 爱思开海力士有限公司 存储装置及其操作方法
CN110275672B (zh) * 2018-03-13 2022-11-01 爱思开海力士有限公司 存储装置及其操作方法
CN111105832A (zh) * 2018-10-29 2020-05-05 爱思开海力士有限公司 存储装置和操作存储装置的方法
CN111105832B (zh) * 2018-10-29 2023-08-11 爱思开海力士有限公司 存储装置和操作存储装置的方法

Also Published As

Publication number Publication date
TW201232546A (en) 2012-08-01
KR20120070012A (ko) 2012-06-29
TWI536385B (zh) 2016-06-01
KR101212739B1 (ko) 2012-12-14
US8861278B2 (en) 2014-10-14
CN102568569B (zh) 2016-08-10
US20120155182A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102568569A (zh) 非易失性存储器件及其高速缓存编程方法
US20170330629A1 (en) Nonvolatile semiconductor memory device which performs improved erase operation
CN1905068B (zh) 提高编程速度的非易失性存储器及相关编程方法
KR100706245B1 (ko) 비트 스캔 방식을 사용한 노어 플래시 메모리 장치 및그것의 프로그램 방법
CN100587841C (zh) 非易失存储器器件及其编程方法
KR100669352B1 (ko) 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치
EP2779175B1 (en) Retention check logic for non-volatile memory
US7782667B2 (en) Method of operating a flash memory device
EP3173933A1 (en) Memory control method and memory control apparatus
US8184483B2 (en) Nonvolatile memory device and method of programming the same
US20100046300A1 (en) Reduction of quick charge loss effect in a memory device
JP2008181630A (ja) フラッシュメモリ素子のプログラム方法
CN101667446A (zh) 存储器及其读取方法
CN101640072A (zh) 闪速存储设备的编程方法
US20120144145A1 (en) Apparatus and method for measuring lifespan of memory device
US20090285020A1 (en) Method of programming a multi level cell in a non-volatile memory device
US8036042B2 (en) Method of operating nonvolatile memory device
US20100329018A1 (en) Method of operating nonvolatile memory device capable of reading two planes
US8687423B2 (en) Nonvolatile memory device and method of operating the same
US8351257B2 (en) Semiconductor memory device and method of reading the same
US9099186B2 (en) Method for writing in an EEPROM-type memory including a memory cell refresh
KR102031191B1 (ko) 비휘발성 메모리 및 이의 부트업 동작 방법
US20120008393A1 (en) Nonvolatile memory device and operation method thereof
US20140362640A1 (en) Method for block-erasing a page-erasable eeprom-type memory
CN103606383A (zh) 一种自适应的芯片擦除字线分组的装置和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant