KR100669352B1 - 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치 - Google Patents

카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치 Download PDF

Info

Publication number
KR100669352B1
KR100669352B1 KR1020050083216A KR20050083216A KR100669352B1 KR 100669352 B1 KR100669352 B1 KR 100669352B1 KR 1020050083216 A KR1020050083216 A KR 1020050083216A KR 20050083216 A KR20050083216 A KR 20050083216A KR 100669352 B1 KR100669352 B1 KR 100669352B1
Authority
KR
South Korea
Prior art keywords
parity
plane
data
new
cell array
Prior art date
Application number
KR1020050083216A
Other languages
English (en)
Inventor
김형곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050083216A priority Critical patent/KR100669352B1/ko
Priority to US11/430,867 priority patent/US7779341B2/en
Application granted granted Critical
Publication of KR100669352B1 publication Critical patent/KR100669352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩 동작을 수행할 수 있는 낸드 플래시 메모리 장치에 관한 것이다. 본 발명에 따른 낸드 플래시 메모리 장치는 복수의 플레인으로 구분되는 셀 어레이 및 복수의 패러티 플레인으로 구분되는 패러티 셀 어레이를 포함한다. 각각의 패러티 플레인은 각각의 플레인에 대한 패러티를 저장한다. 그리고 본 발명에 따른 낸드 플래시 메모리 장치는 카피 백 프로그램 동작 동안에 외부에서 리로드된 데이터(reloaded data)에 대한 새로운 패러티를 발생하고, 상기 리로드된 데이터가 저장될 플레인과 대응하는 패러티 플레인에 상기 새로운 패러티를 저장하는 패러티 발생 및 패러티 칼럼 선택회로를 포함한다. 본 발명에 의하면, 카피 백 프로그램 동작 동안에 에러 검출 동작을 수행함과 동시에 데이터 리로딩 동작을 수행할 수 있다.

Description

카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩 동작을 수행할 수 있는 낸드 플래시 메모리 장치 {NAND FLASH MEMORY DEVICE PERFORMING ERROR DETECTION AND DATA RELOADING OPERATION DURING COPY BACK PROGRAM OPERATION}
도 1은 본 발명에 따른 낸드 플래시 메모리 장치의 에러 검출 동작을 설명하기 위한 블록도이다.
도 2는 본 발명에 따른 낸드 플래시 메모리 장치의 데이터 리로딩 동작을 설명하기 위한 블록도이다.
도 3은 도 2에 도시된 패러티 발생 및 패러티 칼럼 선택 회로의 내부 구성을 보여주는 블록도이다.
도 4는 도 3에 도시된 패러티 플레인 검출기의 내부 구성을 보여주는 블록도이다.
*도면의 주요부분에 대한 부호의 설명*
110: 셀 어레이 210: 패러티 셀 어레이
120: 페이지 버퍼 220: 패러티 페이지 버퍼
130: 칼럼 선택 및 패러티 발생 회로
230: 패러티 발생 및 패러티 칼럼 선택 회로
300: 비교기 410: 디멀티플렉서
421~424: 패러티 발생기 430: 패러티 플레인 검출기
441~444: 로드 드라이버
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩 동작을 수행할 수 있는 낸드 플래시 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 RAM(Random Access Memory)과 ROM(Read Only Memory)으로 나눌 수 있다. RAM은 전원이 끊어지면 저장된 데이터가 소멸하는 소위 휘발성 메모리(volatile memory)이다. RAM에는 Dynamic RAM(DRAM)과 Static RAM(SRAM) 등이 있다. ROM은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 불휘발성 메모리(nonvolatile memory)이다. ROM에는 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(Flash Memory Device) 등이 있다. 플래시 메모리 장치(Flash Memory Device)는 일반적으로 낸드 플래시 메모리 장치(NAND Flash Memory Device), 노아 플래시 메모리 장치(NOR Flash Memory Device) 등으로 구분된다.
낸드 플래시 메모리 장치는 읽기, 쓰기, 소거 동작 이외에 카피 백 프로그램 동작(copy back program operation)을 지원한다. 카피 백 프로그램 동작은 소스 페 이지(source page)에 저장된 데이터를 타겟 페이지(target page)로 옮기는 동작이다. 즉, 소스 페이지에 저장된 데이터는 페이지 버퍼에 임시로 저장된 다음에, 곧바로 타겟 페이지에 다시 프로그램된다. 카피 백 프로그램 동작에 의하면, 소스 페이지의 데이터를 외부로 읽어내는 과정과 외부에서 데이터를 다시 로딩하는 과정을 생략할 수 있기 때문에 낸드 플래시 메모리 장치의 프로그램 속도를 빠르게 할 수 있다.
그러나 종래의 낸드 플래시 메모리 장치는 카피 백 프로그램 동작 시에 소스 페이지의 데이터를 페이지 버퍼로 읽어내는 과정에서 1_비트 에러가 발생할 수 있다. 그리고 페이지 버퍼로 읽어낸 데이터를 타겟 페이지에 프로그램한 다음에, 타겟 페이지로부터 데이터를 읽는 과정에서 추가로 1_비트 에러가 더 발생할 수 있다. 즉, 종래의 낸드 플래시 메모리 장치는 카피 백 프로그램 동작에 의해 2_비트 에러를 발생할 수 있다.
일반적으로 낸드 플래시 메모리 장치는 메모리 컨트롤러를 통해 한 페이지에 대해서 1_비트 에러만을 정정할 수 있다. 따라서 종래의 낸드 플래시 메모리 장치는 카피 백 프로그램 동작에 의해 한 페이지에 2_비트 에러가 발생하는 경우에는 에러 정정이 불가능해진다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 카피 백 프로그램 동작 동안에 2_비트 에러가 발생하는 것을 방지함과 동시에 데이터 리로딩 동작을 수행할 수 있는 낸드 플래시 메모리 장치를 제공하는 데 있 다.
본 발명에 따른 낸드 플래시 메모리 장치는, 복수의 플레인으로 구분되는 셀 어레이; 복수의 패러티 플레인으로 구분되며, 각각의 패러티 플레인은 각각의 플레인에 대한 패러티를 저장하는 패러티 셀 어레이; 및 카피 백 프로그램 동작 동안에 외부에서 리로드된 데이터(reloaded data)에 대한 새로운 패러티를 발생하고, 상기 리로드된 데이터가 저장될 플레인과 대응하는 패러티 플레인에 상기 새로운 패러티를 저장하는 패러티 발생 및 패러티 칼럼 선택회로를 포함한다. 상기 패러티 발생 및 패러티 칼럼 선택회로는 칼럼 어드레스에 응답하여 상기 새로운 패러티를 프로그램할 패러티 플레인을 검출한다. 그리고 상기 패러티 발생 및 패러티 칼럼 선택회로는 복수의 패러티 발생기를 포함하며, 칼럼 어드레스에 응답하여 상기 새로운 패러티를 발생할 패러티 발생기를 선택한다.
본 발명에 따른 낸드 플래시 메모리 장치의 다른 일면은, 복수의 플레인으로 구분되는 셀 어레이; 복수의 패러티 플레인으로 구분되며, 각각의 패러티 플레인은 각각의 플레인에 대한 패러티를 저장하는 패러티 셀 어레이; 상기 각각의 플레인에 저장될 데이터를 입력받고, 상기 각각의 패러티 플레인에 저장될 패러티를 발생하는 패러티 발생회로; 및 상기 패러티 발생회로로부터 패러티를 입력받고, 칼럼 어드레스에 따라 상기 입력된 패러티를 상기 패러티 셀 어레이에 제공하는 패러티 칼럼 선택 회로를 포함하되, 카피 백 프로그램 동작 동안에, 상기 패러티 발생회로는 리로드된 데이터(reloaded data)에 대한 새로운 패러티를 발생하고, 상기 패러티 칼럼 선택 회로는 상기 칼럼 어드레스에 의해 선택된 패러티 플레인에 상기 새로운 패러티를 제공한다.
실시예로서, 상기 패러티 발생 회로는, 상기 각각의 패러티 플레인에 프로그램될 각각의 패러티를 발생할 복수의 패러티 발생기; 및 카피 백 프로그램 동작 동안에, 상기 칼럼 어드레스에 응답하여 상기 복수의 패러티 발생기 중에서 상기 새로운 패러티를 발생할 패러티 발생기를 선택하는 선택회로를 포함한다.
실시예로서, 상기 패러티 칼럼 선택회로는 상기 칼럼 어드레스에 응답하여 상기 새로운 패러티를 프로그램할 패러티 플레인을 검출한다. 상기 패러티 칼럼 선택회로는, 상기 칼럼 어드레스에 응답하여 상기 새로운 패러티를 프로그램할 패러티 플레인을 검출하여 플래그 신호를 발생하는 패러티 플레인 검출기; 및 상기 플래그 신호에 응답하여 상기 새로운 패러티를 상기 선택된 패러티 플레인에 전달하는 로드 드라이버를 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명에 따른 낸드 플래시 메모리 장치는 카피 백 프로그램(copy back program) 동작 시에 에러 검출 코드(Error Detection Code; EDC)를 발생하여 에러 검출 동작(error detection operation)을 수행할 수 있다. 또한, 본 발명에 따른 낸드 플래시 메모리 장치는 카피 백 프로그램 동작 중에 데이터 리로딩 동작(data reloading operation)을 수행할 수 있다. 에러 검출 동작은 도 1을 참조하여 설명 되고, 데이터 리로딩 동작은 도 2를 참조하여 설명된다.
도 1은 본 발명에 따른 낸드 플래시 메모리 장치의 에러 검출 동작을 설명하기 위한 블록도이다. 도 1을 참조하면, 낸드 플래시 메모리 장치는 셀 어레이(110), 페이지 버퍼(120), 칼럼 선택 및 패러티 발생 회로(130), 패러티 셀 어레이(210), 패러티 페이지 버퍼(220), 패러티 발생 및 패러티 칼럼 선택 회로(230), 그리고 비교기(300)를 포함한다.
셀 어레이(110) 및 패러티 셀 어레이(210)는 페이지 단위로 프로그램 및 읽기 동작을 수행한다. 셀 어레이(110)는 데이터를 저장하고, 패러티 셀 어레이(210)는 에러 검출 코드(Error Detection Code; EDC)를 저장한다. 에러 검출 코드는 패러티(parity)라고도 불린다. 패러티 셀 어레이(210)의 어느 페이지(예를 들면, 111)에 저장된 패러티는 동일 페이지(111)의 셀 어레이(110)에 있는 데이터에 대한 에러 검출 코드이다.
페이지 버퍼(120)는 셀 어레이(110)에 프로그램될 데이터 또는 셀 어레이(110)로부터 읽은 데이터를 임시로 저장한다. 패러티 페이지 버퍼(220)는 패러티 셀 어레이(210)에 프로그램될 패러티 또는 패러티 셀 어레이(210)로부터 읽은 패러티를 임시로 저장한다.
칼럼 선택 및 패러티 발생 회로(130)는 데이터 입력 버퍼(도시되지 않음)로부터 데이터를 입력받고, 칼럼 어드레스(CA)에 따라 입력된 데이터를 페이지 버퍼(120)에 제공한다. 한편, 칼럼 선택 및 패러티 발생 회로(130)는 페이지 버퍼(120)로부터 데이터를 입력받아 패러티(Py)를 발생하고, 발생한 패러티(Py)를 비교기 (300)에 제공한다.
패러티 발생 및 패러티 칼럼 선택 회로(230)는 데이터 입력 버퍼(도시되지 않음)로부터 데이터를 입력받아 패러티(Px)를 발생하고, 칼럼 어드레스(Column Address; CA)에 따라 발생된 패러티(Px)를 패러티 페이지 버퍼(220)에 제공한다. 한편, 패러티 발생 및 패러티 칼럼 선택 회로(230)는 패러티 페이지 버퍼(220)로부터 패러티(Px)를 입력받고, 입력된 패러티(Px)를 비교기(300)에 제공한다.
비교기(300)는 2개의 패러티(Px, Py)를 비교하여 에러를 검출한다. 비교기는 두 패러티(Px, Py)가 일치하면 패스신호(Pass)를 발생하고, 다르면 폐일신호(Fail)를 발생한다. 카피 백 프로그램 동작 시에 셀 어레이(110)의 소스 페이지(11)에 저장된 데이터를 읽는 과정에서 에러가 발생하면, 비교기(300)는 폐일신호(Fail)를 발생한다.
이하에서는, 카피 백 프로그램 동작을 수행하는 낸드 플래시 메모리 장치의 에러 검출 동작이 도 1의 데이터 흐름을 참조하여 설명된다.
먼저, 데이터 흐름(①)에서는 데이터 입력 버퍼(도시되지 않음)를 통해 입력된 데이터가 소스 페이지에 프로그램된다. 칼럼 선택 및 패러티 발생 회로(130)는 데이터를 입력받고, 칼럼 어드레스(CA)에 따라 입력된 데이터를 페이지 버퍼(120)에 전달한다. 여기에서, 입력된 데이터가 페이지 버퍼(120)에 전달되는 동작을 데이터 로딩 동작(data loading operation)이라 한다. 즉, 입력된 데이터는 데이터 로딩 동작에 의해 페이지 버퍼(120)에 전달된다. 한편, 패러티 발생 및 패러티 칼럼 선택 회로(230)는 데이터를 입력받아 패러티(Px)를 발생하고, 칼럼 어드레스 (CA)에 따라 발생된 패러티(Px)를 패러티 페이지 버퍼(220)에 전달한다. 페이지 버퍼(120)에 로드된 데이터(loaded data) 및 패러티 페이지 버퍼(220)에 로드된 패러티(loaded parity)는 프로그램 동작에 의해 소스 페이지(11)에 동시에 프로그램된다.
데이터 흐름(②)에서는 셀 어레이(110) 및 패러티 셀 어레이(210)의 소스 페이지(11)에 저장되어 있는 데이터 및 패러티가 페이지 버퍼(120) 및 패러티 페이지 버퍼(220)로 읽혀진다. 소스 페이지(11)의 데이터를 읽는 과정에서 1_비트 에러가 발생할 수 있다. 에러 검출 동작은 소스 페이지(11)의 데이터를 읽는 과정에서 발생된 1_비트 에러를 검출하는 동작이다.
데이터 흐름(③)에서는 칼럼 선택 및 패러티 발생 회로(130)에서 발생된 패러티(Py)와 패러티 발생 및 패러티 칼럼 선택 회로(230)에서 입력된 패러티(Px)를 비교하여 소스 페이지(11)의 데이터를 읽는 과정에서 발생된 1_비트 에러를 검출한다. 칼럼 선택 및 패러티 발생 회로(130)는 페이지 버퍼(120)에 저장된 데이터를 입력받아 패러티(Py)를 발생하고, 발생된 패러티(Py)를 비교기(300)에 제공한다. 패러티 발생 및 패러티 칼럼 선택 회로(230)는 패러티 페이지 버퍼(220)에 저장된 패러티(Px)를 비교기(300)에 제공한다. 비교기(300)는 두 패러티(Px, Py)가 일치하면 패스신호(Pass)를 발생하고, 일치하지 않으면 폐일신호(Fail)를 발생한다. 여기에서, 두 패러티(Px, Py)가 일치한다는 것은 소스 페이지(11)의 데이터를 읽는 과정에서 1_비트 에러가 발생하지 않은 것을 의미하고, 두 패러티(Px, Py)가 일치하지 않은 것은 1_비트 에러가 발생한 것을 의미한다.
데이터 흐름(④)(도시되지 않음, 도 2 참조)에서는 데이터 리로딩 동작(data reloading operation)이 수행된다. 데이터 리로딩 동작은 후술하는 도 2를 참조하여 상세히 설명된다.
데이터 흐름(⑤)에서는 페이지 버퍼(120) 및 패러티 페이지 버퍼(220)에 저장된 데이터 및 패러티를 타겟 페이지(12)에 프로그램한다. 데이터 흐름(③)에서 두 패러티(Px, Py)가 일치하면, 페이지 버퍼(120) 및 패러티 페이지 버퍼(220)에 저장된 데이터 및 패러티는 타겟 페이지(12)에 프로그램된다.
이상에서 살펴 본 바와 같이, 에러 검출 동작은 카피 백 프로그램 동작을 수행하는 도중에 소스 페이지의 데이터를 읽는 과정에서 발생한 1_비트 에러를 검출하는 동작이다. 카피 백 프로그램 동작 중에 1_비트 에러가 발생한 경우에는 카피 백 프로그램을 종료하거나 에러 정정 등의 동작을 수행한다.
도 2 내지 도 4는 본 발명에 따른 낸드 플래시 메모리 장치의 데이터 리로딩 동작을 설명하기 위한 블록도이다. 여기에서, 데이터 리로딩 동작(data reloading operation)이란 카피 백 프로그램 동작 중에 소스 페이지(11)의 일부 데이터를 새로운 데이터로 교체하기 위한 동작이다. 즉, 데이터 로딩 동작은 소스 페이지(11)의 데이터를 페이지 버퍼(120)로 읽어낸 다음에(②), 페이지 버퍼(120)에 새로운 데이터를 리로딩(reloading)하는 동작이다. 이때, 리로드된 데이터(reloaded data)에 대한 새로운 패러티가 패러티 페이지 버퍼(220)에 저장되어야 한다.
도 2는 데이터 리로딩 동작을 수행하는 낸드 플래시 메모리 장치를 보여주는 블록도이다. 도 2에서, 복수의 플레인(111~114) 및 복수의 패러티 플레인(211~214) 은 도 1의 셀 어레이(110) 및 패러티 셀 어레이(210)이다. 즉, 셀 어레이(110)는 복수의 플레인으로 구분되고, 패러티 셀 어레이(210)는 복수의 패러티 플레인(211~214)으로 구분된다. 각각의 패러티 플레인(211~214)은 각각의 플레인(111~114)에 저장되는 데이터에 대한 각각의 패러티를 저장한다. 예를 들면, 제 1 패러티 플레인(211)은 제 1 플레인(111)에 저장되는 데이터에 대한 패러티를 저장한다. 도 1의 데이터 흐름(①)을 참조하면, 각각의 패러티 플레인(211~214)에는 각각의 플레인(111~114)에 대한 패러티가 저장된다. 즉, 패러티 셀 어레이(210)에는 4_비트의 패러티가 저장된다.
소스 페이지(11)의 데이터 및 패러티가 페이지 버퍼(120) 및 패러티 페이지 버퍼(220)로 읽혀지고(②), 에러 검출 동작(③)이 수행된 다음에, 데이터 리로딩 동작(④)이 수행된다. 예를 들어, 제 1 페이지 버퍼(121)에 새로운 데이터가 리로드(reload) 된다고 가정한다. 이때 리로드된 데이터(reloaded data)에 대한 새로운 패러티는 제 1 패러티 페이지 버퍼(221)에 저장된다.
도 2를 참조하면, 칼럼 선택 및 패러티 발생 회로(130)는 데이터 리로딩 동작 시에 리로드된 데이터(reloaded data)를 입력받고, 칼럼 어드레스(CA)에 응답하여 입력된 데이터를 제 1 페이지 버퍼(121)에 전달한다. 한편, 패러티 발생 및 패러티 칼럼 선택 회로(230)는 리로드된 데이터(reloaded data)를 입력받아 새로운 패러티를 발생하고, 칼럼 어드레스(CA)에 응답하여 새로운 패러티를 제 1 패러티 페이지 버퍼(221)에 전달한다.
도 3은 도 2에 도시된 패러티 발생 및 패러티 칼럼 선택 회로(230)의 내부 구성을 보여주는 블록도이다. 도 3을 참조하면, 패러티 발생 및 패러티 칼럼 선택 회로(230)는 디멀티플렉서(410), 복수의 패러티 발생기(421~424), 패러티 플레인 검출기(430), 그리고 복수의 로드 드라이버(441~444)를 포함한다.
디멀티플렉서(410)는 데이터 리로딩 동작 시에 리로드된 데이터(reloaded data)를 입력받고, 칼럼 어드레스(CA)에 응답하여 새로운 패러티를 발생할 패러티 발생기를 선택한다. 예를 들면, 디멀티플렉서(410)는 리로드된 데이터(reloaded data)를 입력받고, 칼럼 어드레스(CA)에 응답하여 입력된 데이터를 제 1 패러티 발생기(421)에 전달한다.
복수의 패러티 발생기(421~424)는 각각 동일한 구성 및 동작 원리를 갖는다. 도 1의 데이터 흐름(①)을 참조하면, 각각의 패러티 발생기(421~424)는 각각의 패러티(P1~P4)를 발생한다. 데이터 리로딩 동작 시에, 제 1 패러티 발생기(421)는 리로드된 데이터(reloaded data)를 입력받고, 새로운 패러티(P1')를 발생한다. 이때 제 2 내지 제 4 패러티 발생기(422~424)는 이전 패러티(previous parity, P2~P4)를 그대로 유지하고 있다.
패러티 플레인 검출기(430)는 데이터 리로딩 동작 시에 칼럼 어드레스(CA)에 응답하여 패러티 플레인을 검출하고, 검출결과로서 플래그 신호를 발생한다. 위의 예에서, 패러티 플레인 검출기(430)는 제 1 패러티 플레인(211)를 검출하고, 제 1 플래그 신호(F1)를 발생한다. 패러티 플레인 검출기(430)의 구성 및 동작은 후술하는 도 4를 참조하여 상세히 설명된다.
복수의 로드 드라이버(441~444)는 동일한 구성 및 동작 원리를 갖는다. 복수 의 로드 드라이버(441~444)는 패러티 플레인 검출기(430)에서 발생한 플래그 신호에 응답하여 복수의 패러티 발생기(421~424)에서 발생한 패러티를 복수의 패러티 페이지 버퍼(221~224)에 전달한다. 위의 예에서, 제 1 로드 드라이버(441)는 데이터 로딩 동작 시에 제 1 플래그 신호(F1)에 응답하여 새로운 패러티(P1')를 제 1 패러티 페이지 버퍼(221)에 전달한다.
도 4는 도3에 도시된 패러티 플레인 검출기의 내부 구성을 보여주는 블록도이다. 도 4를 참조하면, 패러티 플레인 검출기(430)는 복수의 래치(431~434)와 디코더(435)를 포함한다.
복수의 래치(431~434)는 플래그 신호(F1~F4)를 저장하며, 데이터 로딩 동작 시에 클록 신호(CLK)에 동기 되어 플래그 신호(F1~F4)를 복수의 로드 드라이버(도 3 참조, 441~444)에 제공한다. 디코더(435)는 데이터 로딩 동작 시에 칼럼 어드레스(CA)를 디코딩하여 복수의 래치(431~434) 중에서 어느 하나의 래치를 인에이블 한다. 위의 예에서, 디코더(435)는 칼럼 어드레스(CA)를 디코딩하여 제 1 래치(431)를 인에이블 한다. 제 1 래치(431)는 클록 신호(CLK)에 동기 되어 제 1 플래그 신호(F1)를 제 1 로드 드라이버(441)에 제공한다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 낸드 플래시 메모리 장치는 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩 동작을 수행할 수 있다. 특히, 본 발명에 따른 낸드 플래시 메모리 장치는 카피 백 프로그램 동작 동안에 데이터 리로딩 동작을 수행하는 경우에 리로드된 데이터에 대한 새로운 패러티를 발생한다. 새로운 패러티는 칼럼 어드레스에 의해 선택된 패러티 플레인에 프로그 램된다.
한편, 본 발명의 상세한 설명에서는 바람직한 실시예로서 낸드 플래시 메모리 장치에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 다른 반도체 메모리 장치에서도 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 낸드 플래시 메모리 장치에 의하면, 카피 백 프로그램 동작 동안에 소스 페이지의 데이터를 읽는 과정에서 발생한 1_비트 에러를 검출할 수 있다. 특히, 본 발명에 따른 낸드 플래시 메모리 장치는 카피 백 프로그램 동작 동안에 데이터 리로딩 동작을 수행하는 경우에 리로드된 데이터에 대한 새로운 패러티를 발생하고, 새로운 패러티를 칼럼 어드레스에 의해 선택된 패러티 플레인에 프로그램한다.

Claims (8)

  1. 복수의 플레인으로 구분되는 셀 어레이;
    복수의 패러티 플레인으로 구분되며, 각각의 패러티 플레인은 각각의 플레인에 대한 패러티를 저장하는 패러티 셀 어레이; 및
    카피 백 프로그램 동작 동안에 외부에서 리로드된 데이터(reloaded data)에 대한 새로운 패러티를 발생하고, 상기 리로드된 데이터가 저장될 플레인과 대응하는 패러티 플레인에 상기 새로운 패러티를 저장하는 패러티 발생 및 패러티 칼럼 선택회로를 포함하는 낸드 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 패러티 발생 및 패러티 칼럼 선택회로는 칼럼 어드레스에 응답하여 상기 새로운 패러티를 프로그램할 패러티 플레인을 검출하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  3. 제 1 항에 있어서,
    상기 패러티 발생 및 패러티 칼럼 선택회로는 복수의 패러티 발생기를 포함하며, 칼럼 어드레스에 응답하여 상기 새로운 패러티를 발생할 패러티 발생기를 선택하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  4. 복수의 플레인으로 구분되는 셀 어레이;
    복수의 패러티 플레인으로 구분되며, 각각의 패러티 플레인은 각각의 플레인에 대한 패러티를 저장하는 패러티 셀 어레이;
    상기 각각의 플레인에 저장될 데이터를 입력받고, 상기 각각의 패러티 플레인에 저장될 패러티를 발생하는 패러티 발생회로; 및
    상기 패러티 발생회로로부터 패러티를 입력받고, 칼럼 어드레스에 따라 상기 입력된 패러티를 상기 패러티 셀 어레이에 제공하는 패러티 칼럼 선택 회로를 포함하되,
    카피 백 프로그램 동작 동안에, 상기 패러티 발생회로는 리로드된 데이터(reloaded data)에 대한 새로운 패러티를 발생하고, 상기 패러티 칼럼 선택 회로는 상기 칼럼 어드레스에 의해 선택된 패러티 플레인에 상기 새로운 패러티를 제공하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  5. 제 4 항에 있어서,
    상기 패러티 발생 회로는,
    상기 각각의 패러티 플레인에 프로그램될 각각의 패러티를 발생할 복수의 패러티 발생기; 및
    카피 백 프로그램 동작 동안에, 상기 칼럼 어드레스에 응답하여 상기 복수의 패러티 발생기 중에서 상기 새로운 패러티를 발생할 패러티 발생기를 선택하는 선택회로를 포함하는 낸드 플래시 메모리 장치.
  6. 제 5 항에 있어서,
    상기 선택회로는 디멀티플렉서인 것을 특징으로 하는 낸드 플래시 메모리 장치.
  7. 제 4 항에 있어서,
    상기 패러티 칼럼 선택회로는 상기 칼럼 어드레스에 응답하여 상기 새로운 패러티를 프로그램할 패러티 플레인을 검출하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  8. 제 7 항에 있어서,
    상기 패러티 칼럼 선택회로는,
    상기 칼럼 어드레스에 응답하여 상기 새로운 패러티를 프로그램할 패러티 플레인을 검출하여 플래그 신호를 발생하는 패러티 플레인 검출기; 및
    상기 플래그 신호에 응답하여 상기 새로운 패러티를 상기 선택된 패러티 플레인에 전달하는 로드 드라이버를 포함하는 낸드 플래시 메모리 장치.
KR1020050083216A 2005-09-07 2005-09-07 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치 KR100669352B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050083216A KR100669352B1 (ko) 2005-09-07 2005-09-07 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치
US11/430,867 US7779341B2 (en) 2005-09-07 2006-05-10 NAND flash memory device performing error detecting and data reloading operation during copy back program operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083216A KR100669352B1 (ko) 2005-09-07 2005-09-07 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치

Publications (1)

Publication Number Publication Date
KR100669352B1 true KR100669352B1 (ko) 2007-01-16

Family

ID=37885661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083216A KR100669352B1 (ko) 2005-09-07 2005-09-07 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치

Country Status (2)

Country Link
US (1) US7779341B2 (ko)
KR (1) KR100669352B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120021758A (ko) * 2010-08-16 2012-03-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
CN109542671A (zh) * 2018-11-30 2019-03-29 湖南国科微电子股份有限公司 校验数据生成方法及固态硬盘

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823175B1 (ko) * 2007-02-27 2008-04-18 삼성전자주식회사 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것을 포함한 메모리 시스템
KR20080080882A (ko) * 2007-03-02 2008-09-05 삼성전자주식회사 Ｅｃｃ용 레이어를 구비하는 다층 구조 반도체 메모리 장치및 이를 이용하는 에러 검출 및 정정 방법
US8443260B2 (en) * 2007-12-27 2013-05-14 Sandisk Il Ltd. Error correction in copy back memory operations
US8112699B2 (en) * 2008-02-14 2012-02-07 Atmel Rousset S.A.S. Error detecting/correcting scheme for memories
US9594679B2 (en) * 2008-05-01 2017-03-14 Sandisk Il Ltd. Flash cache flushing method and system
US8880970B2 (en) * 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US8286066B2 (en) * 2009-05-18 2012-10-09 Micron Technology, Inc. Non-volatile memory with bi-directional error correction protection
KR101201838B1 (ko) * 2009-12-24 2012-11-15 에스케이하이닉스 주식회사 프로그램 시간을 감소시킨 비휘발성 메모리 장치
US8732557B2 (en) 2011-05-31 2014-05-20 Micron Technology, Inc. Data protection across multiple memory blocks
US10193570B2 (en) * 2013-12-03 2019-01-29 Samsung Electronics Co., Ltd Method of and apparatus for generating spatially-coupled low-density parity-check code
US20160070507A1 (en) * 2014-09-08 2016-03-10 Kabushiki Kaisha Toshiba Memory system and method of controlling memory device
US9619321B1 (en) 2015-10-08 2017-04-11 Seagate Technology Llc Internal copy-back with read-verify
US10567006B2 (en) * 2016-08-05 2020-02-18 Sandisk Technologies Llc Data relocation
US10559351B2 (en) * 2017-02-20 2020-02-11 Texas Instruments Incorporated Methods and apparatus for reduced area control register circuit
US10884662B2 (en) 2018-08-06 2021-01-05 Silicon Motion, Inc. Method for performing storage control in a storage server, associated memory device and memory controller thereof, and associated storage server

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086923A (ko) * 2003-04-03 2004-10-13 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
KR20060022144A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 에러 검출용 패러티 발생기를 구비한 반도체 메모리 장치
KR20060023428A (ko) * 2004-09-09 2006-03-14 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134616A (en) * 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
KR960000681B1 (ko) * 1992-11-23 1996-01-11 삼성전자주식회사 반도체메모리장치 및 그 메모리쎌 어레이 배열방법
JPH11176177A (ja) 1997-12-12 1999-07-02 Toshiba Corp 不揮発性半導体記憶装置
JP2002056671A (ja) * 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
JP4877894B2 (ja) * 2001-07-04 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
KR100454119B1 (ko) * 2001-10-24 2004-10-26 삼성전자주식회사 캐쉬 기능을 갖는 불 휘발성 반도체 메모리 장치 및 그것의 프로그램, 읽기, 그리고 페이지 카피백 방법들
US20030115538A1 (en) * 2001-12-13 2003-06-19 Micron Technology, Inc. Error correction in ROM embedded DRAM
US7010741B2 (en) * 2002-10-29 2006-03-07 Mosaid Technologies Method and circuit for error correction in CAM cells
KR100560802B1 (ko) 2003-04-29 2006-03-13 삼성전자주식회사 파셜 카피 백 동작 모드를 갖는 플래시 메모리 장치
JP4563715B2 (ja) 2003-04-29 2010-10-13 三星電子株式会社 パーシャルコピーバック動作モードを有するフラッシュメモリ装置
JP2005135488A (ja) * 2003-10-29 2005-05-26 Toshiba Corp 半導体記憶装置
US7159069B2 (en) * 2004-06-23 2007-01-02 Atmel Corporation Simultaneous external read operation during internal programming in a flash memory device
JP4555029B2 (ja) * 2004-09-01 2010-09-29 株式会社日立製作所 ディスクアレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086923A (ko) * 2003-04-03 2004-10-13 삼성전자주식회사 에러정정기능을 가진 플래쉬메모리장치
KR20060022144A (ko) * 2004-09-06 2006-03-09 삼성전자주식회사 에러 검출용 패러티 발생기를 구비한 반도체 메모리 장치
KR20060023428A (ko) * 2004-09-09 2006-03-14 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120021758A (ko) * 2010-08-16 2012-03-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
KR101666406B1 (ko) 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
CN109542671A (zh) * 2018-11-30 2019-03-29 湖南国科微电子股份有限公司 校验数据生成方法及固态硬盘
CN109542671B (zh) * 2018-11-30 2022-06-07 湖南国科微电子股份有限公司 校验数据生成方法及固态硬盘

Also Published As

Publication number Publication date
US20070067705A1 (en) 2007-03-22
US7779341B2 (en) 2010-08-17

Similar Documents

Publication Publication Date Title
KR100669352B1 (ko) 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치
US7783941B2 (en) Memory devices with error detection using read/write comparisons
CN107146639B (zh) 半导体存储装置及存储器系统
US8050101B2 (en) Nonvolatile memory devices having erased-state verify capability and methods of operating same
KR100837274B1 (ko) 오토 멀티-페이지 카피백 기능을 갖는 플래시 메모리 장치및 그것의 블록 대체 방법
JP2006079808A (ja) Ｎａｎｄフラッシュメモリ装置及びそれのコピーバックプログラム方法
US8184483B2 (en) Nonvolatile memory device and method of programming the same
US20110202710A1 (en) Protection against data corruption for multi-level memory cell (mlc) flash memory
US20130083619A1 (en) Semiconductor device and method of operating the same
US20170115933A1 (en) Data storage device and data maintenance method thereof
US20120195118A1 (en) Semiconductor memory apparatus, data programming method thereof, and memory system including the same
US20080205152A1 (en) Flash memory device for over-sampling read and interfacing method thereof
KR101205628B1 (ko) 반도체 메모리 장치 및 이의 독출 방법
US20120159284A1 (en) Semiconductor memory device capable of transferring various types of data
US10073741B2 (en) Memory system with reduced program time and method of operating the same
US8531905B2 (en) Memory apparatus and refresh method thereof
CN112000290B (zh) Nor flash擦除干扰纠正方法及装置
JP2013030251A (ja) メモリシステム
KR100634432B1 (ko) 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법
KR100632949B1 (ko) 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법
JP7395011B2 (ja) フラッシュメモリ管理装置、及びフラッシュメモリ管理方法
US11347479B2 (en) Memory system
US9202569B2 (en) Methods for providing redundancy and apparatuses
KR101920638B1 (ko) 반도체 메모리 장치
KR20120036728A (ko) 메모리 장치 및 그 오류 발생 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 14