KR100632949B1 - 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법 - Google Patents

낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법 Download PDF

Info

Publication number
KR100632949B1
KR100632949B1 KR1020040072270A KR20040072270A KR100632949B1 KR 100632949 B1 KR100632949 B1 KR 100632949B1 KR 1020040072270 A KR1020040072270 A KR 1020040072270A KR 20040072270 A KR20040072270 A KR 20040072270A KR 100632949 B1 KR100632949 B1 KR 100632949B1
Authority
KR
South Korea
Prior art keywords
page buffer
parity
data
error
copyback
Prior art date
Application number
KR1020040072270A
Other languages
English (en)
Other versions
KR20060023428A (ko
Inventor
김형곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040072270A priority Critical patent/KR100632949B1/ko
Priority to US11/020,549 priority patent/US7466597B2/en
Priority to JP2005231153A priority patent/JP2006079808A/ja
Priority to DE102005043295A priority patent/DE102005043295A1/de
Publication of KR20060023428A publication Critical patent/KR20060023428A/ko
Application granted granted Critical
Publication of KR100632949B1 publication Critical patent/KR100632949B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 카피백 프로그램 동작 중에 에러가 검출되면 카피백 프로그램을 종료하는 낸드 플래시 메모리 장치 및 카피백 프로그램 방법에 관한 것이다. 본 발명에 따른 낸드 플래시 메모리 장치는 셀 어레이, 페이지 버퍼, 에러 검출기, 그리고 제어장치를 포함한다. 상기 페이지 버퍼는 상기 셀 어레이에 저장된 데이터를 카피백 리드한다. 상기 에러 검출기는 카피백 리드 동작 동안에 발생된 에러를 검출하고 검출신호 발생한다. 상기 제어장치는 상기 검출신호가 패스신호이면 상기 페이지 버퍼에 저장된 데이터가 카피백 프로그램 되도록 하고, 상기 검출신호가 페일신호이면 카피백 프로그램을 수행하지 않고 카피백 동작이 종료되도록 한다. 본 발명에 의하면, 카피백 동작시 2비트의 에러가 발생되는 것을 방지할 수 있다.

Description

낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법 {NAND FLASH MEMORY DEVICE AND ITS COPY_BACK PROGRAM METHOD}
도 1은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치를 보여주는 블록도이다.
도 2는 본 발명에 따른 낸드 플래시 메모리 장치의 카피백 프로그램 방법을 보여주는 순서도이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 낸드 플래시 메모리 장치 110 : 셀 어레이
120 : 페이지 버퍼 130 : 칼럼 선택 회로
140, 150 : 패러티 발생기 160 : 데이터 입력 버퍼
170 : 비교기 180 : 제어로직
181 : 상태 레지스터 190 : 클락 발생기
210 : 리던던시 셀 어레이 220 : 리던던시 페이지 버퍼
본 발명은 낸드 플래시 메모리 장치에 관한 것으로, 더욱 상세하게는 카피백 프로그램 동작 중에 에러가 검출되면 카피백 프로그램을 종료하는 낸드 플래시 메모리 장치 및 카피백 프로그램 방법에 관한 것이다.
낸드 플래시 메모리 장치(NAND Flash Memory Device)는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 반도체 메모리 장치(Semiconductor Memory Device)로서, 전원이 끊어지더라도 저장된 데이터가 소멸되지 않는 불휘발성 메모리 장치(Nonvolatile Memory Device)이다.
낸드 플래시 메모리 장치는 스트링 구조(string structure)를 갖는 많은 수의 메모리 셀들(memory cells)로 이루어진다. 이러한 메모리 셀들의 집합을 셀 어레이(cell array)라고 부른다. 낸드 플래시 메모리 장치에서, 셀 어레이는 복수개의 블록들(Blocks)로 나누어지고, 각각의 블록은 다시 복수개의 페이지들(Pages)로 이루어진다. 각각의 페이지는 하나의 워드라인을 공유하는 복수개의 메모리 셀들로 구성된다.
낸드 플래시 메모리 장치는 페이지(page) 단위로 읽기(read) 및 쓰기(write) 동작을 수행하고, 블록(block) 단위로 소거(erase) 동작을 수행한다. 낸드 플래시 메모리 장치는 읽기(read), 쓰기(write), 소거(erase) 동작 이외에 카피백(copy_back) 동작을 지원한다. 카피백 동작은 제 1 페이지(또는 소스 페이지)에 저장된 데이터를 제 2 페이지(또는 목표 페이지)로 옮기는 동작이다. 일반적으로 카피백 동작은 카피백 리드 동작(copy_back read operation), 카피백 프로그램 동작(copy_back program operation), 그리고 카피백 프로그램 베리파이 동작(copy_back program verify operation)으로 이루어진다.
카피백 리드 동작은 소스 페이지에 저장된 데이터를 읽고 페이지 버퍼에 저장하는 동작이다. 카피백 프로그램 동작은 페이지 버퍼에 저장된 데이터를 외부로 읽어 내는 과정 없이 곧바로 목표 페이지에 다시 프로그램 하는 동작이다. 카피백 프로그램 베리파이 동작은 데이터가 목표 페이지에 올바르게 프로그램 되었는지를 확인하는 동작이다. 카피백 동작을 이용하면, 페이지 버퍼에 저장된 데이터를 외부로 독출하는 과정과 외부에서 페이지 버퍼로 데이터를 로딩하는 과정을 생략할 수 있으므로 낸드 플래시 메모리 장치의 속도를 빠르게 할 수 있다.
그러나 카피백 동작은 카피백 리드 동작 중에 1비트의 에러가 발생할 수 있고, 카피백 프로그램 동작 및 카피백 프로그램 베리파이 동작 중에 추가로 1비트의 에러가 더 발생할 수 있다. 따라서 카피백 동작을 완료한 후에 2비트의 에러가 발생할 가능성이 있다. 일반적인 낸드 플래시 메모리 장치에서 메모리 컨트롤러는 한 페이지에 대해서 1비트의 에러만을 정정할 수 있다. 따라서 카피백 동작에 의해 한 페이지에 2비트의 에러가 발생하는 경우에는 에러 정정이 불가능해진다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 카피백 동작 중에 에러가 발생되면 카피백 프로그램 동작을 종료하여 한 페이지에 2비트의 에러가 발생되는 것을 방지하는 낸드 플래시 메모리 장치 및 카피백 프로그램 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 낸드 플래시 메모리 장치의 카피 백 프로그램 방법은, a) 셀 어레이에 저장된 데이터를 읽는 단계; b) 상기 a) 단계에서 발생된 에러를 검출하는 단계; 및 c) 에러 검출 결과에 따라, 상기 a) 단계에서 읽은 데이터를 카피백 프로그램 하는 단계를 포함한다.
이 실시예에 있어서, 본 발명에 따른 카피백 프로그램 방법은, 상기 에러 검출 결과, 에러가 검출되면 카피백 프로그램 동작을 종료한다.
이 실시예에 있어서, 상기 a) 단계 이전에, 상기 셀 어레이에 데이터를 입력하는 동안에 상기 데이터에 대한 제 1 패러티를 생성하는 단계를 포함한다. 그리고 상기 b) 단계에서 에러를 검출하는 단계는, b1) 상기 페이지 버퍼에 저장된 데이터로부터 제 2 패러티를 생성하는 단계; b2) 상기 제 1 및 제 2 패러티를 비교하여 검출신호를 발생하는 단계; 및 b3) 상기 검출신호를 상태 레지스터에 저장하는 단계를 포함한다. 상기 상태 레지스터에 저장된 검출신호는 입출력 라인을 통해 외부로 출력된다.
이 실시예에 있어서, 상기 b) 단계에서, 에러 검출 동작은 고전압을 발생하고 비트라인을 셋업하는 동작과 동시에 이루어진다.
본 발명에 따른 낸드 플래시 메모리 장치는, 데이터를 저장하는 셀 어레이; 상기 데이터를 카피백 리드하는 페이지 버퍼; 카피백 리드 동작 동안에 발생된 에러를 검출하는 에러 검출기; 및 에러 검출 결과에 따라, 상기 페이지 버퍼에 저장된 데이터가 카피백 프로그램 되도록 상기 페이지 버퍼 및 상기 에러 검출기를 제어하는 제어장치를 포함한다.
이 실시예에 있어서, 상기 제어 장치는, 상기 에러 검출 결과, 에러가 검출 되면 카피백 프로그램 동작이 종료되도록 상기 페이지 버퍼 및 상기 에러 검출기를 제어한다.
이 실시예에 있어서, 상기 셀 어레이는 상기 데이터에 대한 제 1 패러티를 저장한다. 그리고 상기 에러 검출기는, 상기 페이지 버퍼에 저장된 데이터를 입력받고 제 2 패러티를 생성하는 패러티 발생기; 및 상기 제 1 및 제 2 패러티를 비교하여 검출신호를 발생하는 비교기를 포함한다. 상기 제어장치는 상기 검출신호를 저장하는 상태 레지스터를 포함한다. 상기 상태 레지스터에 저장된 검출신호는 입출력 라인을 통해 외부로 출력된다.
본 발명에 따른 낸드 플래시 메모리 장치의 다른 일면은, 데이터 및 상기 데이터에 대한 제 1 패러티를 저장하는 셀 어레이; 상기 데이터 및 상기 제 1 패러티를 카피백 리드하는 페이지 버퍼; 상기 페이지 버퍼에 저장된 데이터를 입력받고, 제 2 패러티를 생성하는 제 1 패러티 발생기; 상기 제 1 및 제 2 패러티를 비교하고, 검출신호를 발생하는 비교기; 및 상기 검출신호의 결과에 따라, 상기 페이지 버퍼에 저장된 데이터가 카피백 프로그램 되도록 상기 페이지 버퍼, 상기 제 1 패러티 발생기, 그리고 상기 비교기를 제어하는 제어장치를 포함한다.
이 실시예에 있어서, 상기 제어 장치는, 상기 검출신호가 페일신호이면 카피백 프로그램 동작이 종료되도록 상기 페이지 버퍼, 상기 제 1 패러티 발생기, 그리고 비교기를 제어한다.
이 실시예에 있어서, 상기 셀 어레이는, 메인 셀 어레이와 리던던시 셀 어레이를 포함하되; 상기 메인 셀 어레이는 상기 데이터를 저장하며; 상기 리던던시 셀 어레이는 상기 제 1 패러티를 저장한다. 그리고 상기 페이지 버퍼는, 메인 페이지 버퍼와 리던던시 페이지 버퍼를 포함하되; 상기 메인 페이지 버퍼는 상기 메인 셀 어레이에 저장된 데이터를 카피백 리드하며; 상기 리던던시 페이지 버퍼는 상기 리던던시 셀 어레이에 저장된 제 1 패러티를 카피백 리드한다.
이 실시예에 있어서, 상기 제어장치는 상기 검출신호를 저장하는 상태 레지스터를 포함한다. 상기 상태 레지스터에 저장된 검출신호는 입출력 라인을 통해 외부에 출력된다.
이 실시예에 있어서, 본 발명에 따른 낸드 플래시 메모리 장치는, 상기 셀 어레이에 데이터를 입력하는 동안에 상기 제 1 패러티를 생성하는 제 2 패러티 발생기를 더 포함한다.
본 발명에 따른 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법은, 카피백 동작 중에 에러가 발생되면 카피백 프로그램 동작을 종료하기 때문에 한 페이지에 2비트의 에러가 발생되는 것을 방지할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치를 보여주는 블록도이다. 도 1을 참조하면, 상기 낸드 플래시 메모리 장치(100)는 셀 어레이(110), 페이지 버퍼(120), 칼럼 선택 회로(130), 패러티 발생기(140, 150), 데이터 입력 버퍼(160), 비교기(170), 제어로직(180), 클락 발생기(190), 리던던시 셀 어레이(210), 그리고 리던던시 페이지 버퍼(220)를 포함한다.
상기 데이터 입력 버퍼(160)는 입출력 라인(IO)을 통해 데이터를 입력받는다. 상기 데이터는 보통 1바이트(byte) 단위 또는 1워드(word) 단위로 입력된다. 여기에서, 1 바이트는 8비트(bits)이고 1워드는 16비트(bits)이다. 상기 데이터 입력 버퍼(150)는 입력받은 데이터를 상기 칼럼 선택 회로(130)와 상기 제 1 패러티 발생기(150)에 공급한다.
상기 칼럼 선택 회로(130)는 칼럼 어드레스(ADDR) 및 어드레스 클락신호(ACLK)에 응답하여 상기 데이터 입력 버퍼(160)로부터 제공되는 데이터를 상기 페이지 버퍼(120)로 전달한다. 상기 칼럼 어드레스(ADDR)는 외부에서 인가되며, 상기 칼럼 선택 회로(130) 내부에 있는 칼럼 디코더(도시되지 않음)에 의해 디코딩된다. 디코딩된 어드레스 신호는 상기 칼럼 선택 회로(130) 내부에 있는 와이 게이트 회로(Y_Gate Circuit)(도시되지 않음)에 있는 트랜지스터를 턴-온 시킨다. 상기 어드레스 클락신호(ACLK)는 상기 칼럼 선택 회로(130) 내부에 있는 어드레스 카운터(도시되지 않음)를 동작시켜서 칼럼 어드레스를 순차적으로 증가시킨다. 이와 같은 동작에 의해 상기 데이터 입력 버퍼(160)에서 제공되는 데이터는 상기 칼럼 선택 회로(130)를 지나 상기 페이지 버퍼(120)에 입력된다. 상기 칼럼 선택 회로(130) 내부에 있는 칼럼 디코더, 와이 게이트 회로, 어드레스 카운터는 이 기술 분야의 당업자에게 잘 알려져 있으므로 상세한 설명은 생략한다.
한편, 상기 제 1 패러티 발생기(150)는 상기 데이터 입력 버퍼(160)로부터 제공된 데이터를 입력받아서 에러 검출 코드(Error Detection Code; EDC)를 생성한 다. 상기 제 1 패러티 발생기(150)에서 생성된 에러 검출 코드를 제 1 패러티(first parity)라고 정의한다. 상기 제 1 패러티 발생기(150)는 패러티 클락신호(PCLK)에 동기되어 입력된 1페이지의 데이터에 대해 1비트의 에러 정보를 갖는 제 1 패러티를 생성한다. 상기 제 1 패러티 발생기(150)는 생성된 제 1 패러티를 상기 리던던시 페이지 버퍼(220)에 공급한다.
상기 페이지 버퍼(120) 및 리던던시 페이지 버퍼(220)는 입력받은 데이터 및 제 1 패러티를 임시적으로 저장한다. 상기 데이터 및 제 1 패러티는 프로그램 동작에 의해 각각 상기 셀 어레이(110) 및 리던던시 셀 어레이(210)의 소스 페이지에 프로그램된다.
도 1에는 도시되어 있지 않지만, 상기 셀 어레이(110)는 복수개의 블록들(Blocks)로 나누어져 있고, 각 블록은 복수개의 페이지들(Pages)로 이루어지고, 각 페이지는 하나의 워드라인을 공유하는 복수개의 메모리 셀들(Memory Cells)로 이루어진다. 일반적으로, 각 블록은 16개, 32개, 또는 64개 등의 페이지들로 이루어지고, 각 페이지는 512 바이트(byte) 개 또는 2048 바이트(byte) 개의 메모리 셀들로 이루어진다.
상기 셀 어레이(110) 및 리던던시 셀 어레이(210)의 소스 페이지에 프로그램된 데이터는 카피백 리드 동작에 의해 다시 상기 페이지 버퍼(120) 및 리던던시 페이지 버퍼(220)에 저장된다. 이때, 상기 셀 어레이(110)의 소스 페이지에 프로그램된 데이터를 읽는 과정에서 1비트의 에러가 발생될 수 있다.
상기 페이지 버퍼(120) 및 리던던시 페이지 버퍼(220)에 저장된 데이터는 다 시 카피백 프로그램 동작에 의해 상기 셀 어레이(110) 및 리던던시 셀 어레이(210)의 목표 페이지에 카피백 프로그램된다. 이때, 상기 페이지 버퍼(120)에 저장된 데이터가 목표 페이지에 카피백 프로그램되는 동안에, 상기 페이지 버퍼(120)에 저장된 데이터는 상기 칼럼 선택 회로(130)를 지나 제 2 패러티 발생기(140)에 입력된다.
상기 제 2 패러티 발생기(140)는 상기 제 1 패러티 발생기(150)와 동일한 동작에 의해 에러 검출 코드(EDC)를 생성한다. 상기 제 2 패러티 발생기(140)에서 생성된 에러 검출 코드를 제 2 패러티(second parity)라고 정의한다. 상기 제 2 패러티는 패러티 클락신호(PCLK)에 동기되어 생성되며, 생성된 제 2 패러티(Y)는 상기 비교기(170)에 제공된다.
상기 비교기(170)는 상기 제 2 패러티 발생기(140)에서 제공된 제 2 패러티(Y)와 상기 리던던시 페이지 버퍼(220)에서 제공된 제 1 패러티(X)를 비교하여 검출신호를 발생한다. 만약, 페일이 발생되지 않았으면 상기 제 1 패러티(X)와 상기 제 2 패러티(Y)는 같은 값을 가진다. 이때 상기 비교기(170)는 클락신호(FCLK)에 동기되어 패스신호(Pass)를 발생한다. 그러나 페일이 발생하여 상기 제 1 패러티(X)와 상기 제 2 패러티(Y)가 일치하지 않으면, 상기 비교기(170)는 클락신호(FCLK)에 동기되어 페일신호(Fail)를 발생한다. 상기 패스신호 또는 페일신호는 상기 제어로직(180)에 제공된다.
상기 제어로직(180)은 내부에 상태 레지스터(181)를 구비한다. 상기 상태 레지스터(181)는 상기 비교기(170)에서 제공된 패스신호 또는 페일신호를 저장한다. 상기 상태 레지스터(181)에 저장된 패스신호 또는 페일신호는 입출력 라인(IO)을 통해 외부로 출력된다. 한편, 상기 제어로직(180)은 상기 낸드 플래시 메모리 장치(100)의 제반 동작을 제어한다. 특히 상기 비교기(170)에서 페일신호를 입력받으면 카피백 프로그램이 수행되지 않도록 상기 페이지 버퍼(120)를 제어한다.
상기 클락 발생기(190)는 상기 제어로직(180)에 의해 제어되며, 상기 칼럼 선택 회로(130) 내에 있는 어드레스 카운터(도시되지 않음)를 동작시키기 위한 어드레스 클락신호(ACLK), 상기 제 1 및 제 2 패러티 발생기(140, 150)로부터 제 1 및 제 2 패러티를 생성시키기 위한 패러티 클락신호(PCLK), 그리고 상기 비교기(170)로부터 패스신호 또는 페일신호를 발생시키기 위한 클락신호(FCLK)를 발생한다.
본 발명에 따른 낸드 플래시 메모리 장치(100)는 데이터 입력시 제 1 패러티를 생성하고, 상기 제 1 패러티를 리던던시 셀 어레이(210)에 저장한다. 그리고 카피백 리드 동작 중에 발생된 에러를 검출하기 위해 제 2 패러티를 생성하고, 상기 제 1 패러티와 비교한다. 비교결과, 상기 제 1 및 제 2 패러티가 일치하면 정상적으로 카피백 프로그램 동작이 수행된다. 그러나 상기 제 1 및 제 2 패러티가 일치하지 않으면, 카피백 프로그램이 수행되지 않고 카피백 동작은 종료된다.
도 2는 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리 장치의 카피백 프로그램 방법을 보여주는 순서도이다. 도 2를 참조하여 본 발명에 따른 낸드 플래시 메모리 장치의 카피백 프로그램 방법을 참조번호에 따라 순차적으로 설명한다.
우선, S110 단계에서는, 셀 어레이에 데이터를 입력하고 상기 데이터에 대한 제 1 패러티를 생성한다. 상기 제 1 패러티는 상기 셀 어레이(도 1 참조)(110)에 데이터가 입력되는 동안에 생성된다. 상기 데이터는 셀 어레이(110)의 소스 페이지에 저장되고, 상기 제 1 패러티는 리던던시 셀 어레이(도 1 참조)(210)의 소스 페이지에 저장된다.
S120 단계에서는, 상기 셀 어레이(110) 및 리던던시 셀 어레이(210)의 소스 페이지에 저장된 데이터 및 제 1 패러티를 읽고, 읽은 데이터 및 제 1 패러티를 페이지 버퍼(도 1 참조)(120) 및 리던던시 페이지 버퍼(도 1 참조)(220)에 저장한다. 이를 카피백 리드 동작(copy_back read operation)이라 한다. 카피백 리드 동작을 수행하는 도중에 1비트의 에러가 발생될 수 있다.
다음으로 상기 페이지 버퍼(120) 및 리던던시 페이지 버퍼(220)에 저장된 데이터 및 제 1 패러티를 상기 셀 어레이(110) 및 리던던시 셀 어레이(210)의 목표 페이지에 프로그램하는 동작이 수행된다. 이러한 동작을 카피백 프로그램 동작(copy_back program operation)이라 한다. 도 2에서 카피백 프로그램 동작은 S130 단계, S140 단계, S150 단계, 그리고 S160 단계를 포함한다.
S130 단계에서는, 카피백 프로그램 동작을 위한 준비 과정으로서 고전압을 발생하고 비트라인을 셋업한다. 여기에서, 고전압은 잘 알려진 바와 같이 낸드 플래시 메모리 장치 내에 있는 고전압 발생회로(또는, 차지펌프회로)에서 발생되며, 발생된 고전압은 워드라인에 공급된다. 비트라인을 셋업(set_up)한다는 것은 비트라인에 프로그램 전압(예를 들면, 0V)을 인가하는 것을 의미한다.
도 2를 참조하면, 상기 S130 단계와 병행하여 EDC 스캔(Error Detection Code Scan) 동작이 수행된다. EDC 스캔 동작은 S210 단계 및 S220 단계를 포함한다.
S210 단계에서는, 상기 S120 단계에서 페이지 버퍼(120)에 저장된 데이터를 입력받고 제 2 패러티를 생성한다.
S220 단계에서는, 상기 S120 단계에서 리던던시 페이지 버퍼(220)에 저장된 제 1 패러티 및 상기 S210 단계에서 생성된 제 2 패러티를 비교한다. 상기 제 1 및 제 2 패러티가 일치하면 패스신호(Pass)가 발생되고, 일치하지 않으면 페일신호(Fail)가 발생된다. 여기에서 패스신호가 발생된 것은 카피백 리드 동작 중에 에러가 발생되지 않은 것을 의미하며, 페일신호가 발생된 것은 에러가 발생된 것을 의미한다. 도 2에는 도시되어 있지 않지만, 상기 S220 단계에서 발생된 패스신호 또는 페일신호를 상태 레지스터(도 1 참조)(181)에 저장된다. 상기 상태 레지스터(181)에 저장된 데이터는 입출력 라인을 통해 외부로 출력된다.
다시 도 2를 참조하면, S140 단계에서는, 상기 제 1 및 제 2 패러티가 일치하는지를 조사한다. 상기 제 1 및 제 2 패러티가 일치하면 패스신호(Pass)가 발생되고 다음 단계(S150)가 진행된다. 그러나 상기 제 1 및 제 2 패러티가 일치하지 않으면 페일신호(Fail)가 발생되고 카피백 동작은 종료된다. 즉, 카피백 프로그램 동작이 수행되지 않는다. 여기에서 패스신호가 발생된 것은 카피백 리드 동작 중에 에러가 발생되지 않은 것을 의미하며, 페일신호가 발생된 것은 에러가 발생된 것을 의미한다. 도 2에는 도시되어 있지 않지만, 상기 S220 단계에서 발생된 패스신호 또는 페일신호를 상태 레지스터(도 1 참조)(181)에 저장된다. 상기 상태 레지스터(181)에 저장된 데이터는 입출력 라인을 통해 외부로 출력된다.
S150 단계에서는, 선택된 워드라인에 고전압(예를 들면, 15V~20V)을 인가하여 카피백 프로그램을 실행한다.
S160 단계에서는, 카피백 프로그램을 실행한 후에 다음 동작을 위해 워드라인 및 비트라인을 초기상태로 만든다. 이를 프로그램 리커버리 동작(program recovery operation)이라 한다.
S170 단계에서는, 카피백 프로그램이 되었는지 페이지 버퍼(120)에 저장된 데이터를 스캔닝(scanning)한다. 이러한 스캔닝 동작을 프로그램 베리파이 동작(program verify operation)이라 한다. 페이지 버퍼(120)에 저장된 데이터가 목표 페이지에 프로그램 되었으면 페이지 버퍼(120)의 데이터는 "0"에서 "1"로 바뀌게 된다. 프로그램 베리파이 동작은 페이지 버퍼(120)에 데이터 "0"이 존재하는지를 확인하는 동작이다.
S180 단계에서는, 프로그램이 올바르게 되었는가를 확인한다. 즉, 상기 S170 단계에서 페이지 버퍼(120)에 저장된 데이터가 모두 "1"로 바뀌었는지를 확인한다. 만약, 페이지 버퍼(120)의 데이터가 모두 "1"이면, 카피백 동작을 종료한다. 그러나 페이지 버퍼(120)의 데이터에 "0"이 존재하면 다음 단계(S190)를 수행한다.
S190 단계에서는, 카피백 프로그램을 다시 실행하기 위한 준비단계로서, 워드라인 및 비트라인을 셋업한다. 즉, 워드라인에 상기 S130 단계에서 발생한 고전압보다 약간 높은 전압을 인가하고, 비트라인에 프로그램 전압(예를 들면, 0V)을 인가한다. 그리고, 상기 S150 단계 내지 S180 단계를 반복 수행한다.
본 발명에 따른 카피백 프로그램 방법은 데이터 입력시 제 1 패러티를 생성하고, 상기 제 1 패러티를 리던던시 셀 어레이(210)에 저장한다. 그리고 카피백 리드 동작 중에 발생된 에러를 검출하기 위해 제 2 패러티를 생성하고, 상기 제 1 패러티와 비교한다. 비교결과, 상기 제 1 및 제 2 패러티가 일치하면 정상적으로 카피백 프로그램 동작이 수행되고, 상기 제 1 및 제 2 패러티가 일치하지 않으면 카피백 프로그램이 수행되지 않고 카피백 동작은 종료된다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 낸드 플래시 메모리 장치 및 카피백 프로그램 방법에 의하면, 카피백 동작 중에 에러가 발생되면, 카피백 프로그램을 수행하지 않고 카피백 동작을 종료하기 때문에 목표 페이지에 2비트의 에러가 발생되는 것을 방지할 수 있다.

Claims (22)

  1. 낸드 플래시 메모리 장치의 카피백 프로그램 방법에 있어서:
    a) 셀 어레이에 저장된 데이터를 읽고, 읽은 데이터를 페이지 버퍼에 저장하는 단계;
    b) 상기 a) 단계에서 발생된 에러를 검출하는 단계; 및
    c) 에러 검출 결과, 에러가 검출되면 카피백 프로그램 동작을 종료하고, 에러가 검출되지 않으면 상기 a) 단계에서 읽은 데이터를 카피백 프로그램하는 단계를 포함하는 카피백 프로그램 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 a) 단계 이전에, 상기 셀 어레이에 데이터를 입력하는 동안에 상기 데이터에 대한 제 1 패러티를 생성하는 단계를 더 포함하는 카피백 프로그램 방법.
  5. 제 4 항에 있어서,
    상기 b) 단계에서 에러를 검출하는 단계는,
    b1) 상기 페이지 버퍼에 저장된 데이터로부터 제 2 패러티를 생성하는 단계; 및
    b2) 상기 제 1 및 제 2 패러티를 비교하여 검출신호를 발생하는 단계를 포함하는 카피백 프로그램 방법.
  6. 제 5 항에 있어서,
    b3) 상기 검출신호를 상태 레지스터에 저장하는 단계를 더 포함하는 카피백 프로그램 방법.
  7. 제 6 항에 있어서,
    상기 상태 레지스터에 저장된 검출신호는, 입출력 라인을 통해 외부로 출력되는 것을 특징으로 하는 카피백 프로그램 방법.
  8. 제 1 항에 있어서,
    상기 b) 단계에서, 에러 검출 동작은 고전압을 발생하고 비트라인을 셋업하는 동작과 동시에 이루어지는 것을 특징으로 하는 카피백 프로그램 방법.
  9. 제 8 항에 있어서,
    상기 c) 단계에서, 카피백 프로그램하는 단계는,
    c1) 선택된 워드라인에 상기 고전압을 인가하는 단계; 및
    c2) 프로그램 리커버리를 하는 단계를 포함하는 카피백 프로그램 방법.
  10. 데이터를 저장하는 셀 어레이;
    상기 데이터를 카피백 리드하는 페이지 버퍼;
    카피백 리드 동작 동안에 발생된 에러를 검출하는 에러 검출기; 및
    에러 검출 결과에 따라, 상기 페이지 버퍼에 저장된 데이터가 카피백 프로그램되도록 상기 페이지 버퍼 및 상기 에러 검출기를 제어하는 제어장치를 포함하는 낸드 플래시 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제어 장치는, 상기 에러 검출 결과, 에러가 검출되면 카피백 프로그램 동작이 종료되도록 상기 페이지 버퍼 및 상기 에러 검출기를 제어하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  12. 제 10 항에 있어서,
    상기 셀 어레이는, 상기 데이터에 대한 제 1 패러티를 저장하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  13. 제 12 항에 있어서,
    상기 에러 검출기는, 상기 페이지 버퍼에 저장된 데이터를 입력받고 제 2 패러티를 생성하는 패러티 발생기; 및
    상기 제 1 및 제 2 패러티를 비교하여 검출신호를 발생하는 비교기를 포함하는 낸드 플래시 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제어장치는, 상기 검출신호를 저장하는 상태 레지스터를 포함하는 낸드 플래시 메모리 장치.
  15. 제 14 항에 있어서,
    상기 상태 레지스터에 저장된 검출신호는, 입출력 라인을 통해 외부로 출력되는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  16. 데이터를 저장하는 메인 셀 어레이;
    상기 데이터에 대한 제 1 패러티를 저장하는 리던던시 셀 어레이;
    상기 데이터 및 상기 제 1 패러티를 카피백 리드하는 페이지 버퍼;
    상기 페이지 버퍼에 저장된 데이터를 입력받고, 제 2 패러티를 생성하는 제 1 패러티 발생기;
    상기 제 1 및 제 2 패러티를 비교하고, 검출신호를 발생하는 비교기; 및
    상기 검출신호의 결과에 따라, 상기 페이지 버퍼에 저장된 데이터가 카피백 프로그램되도록 상기 페이지 버퍼, 상기 제 1 패러티 발생기, 그리고 상기 비교기를 제어하는 제어장치를 포함하는 낸드 플래시 메모리 장치.
  17. 제 16 항에 있어서,
    상기 제어 장치는, 상기 검출신호가 페일신호이면 카피백 프로그램 동작이 종료되도록 상기 페이지 버퍼, 상기 제 1 패러티 발생기, 그리고 비교기를 제어하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  18. 삭제
  19. 제 16 항에 있어서,
    상기 페이지 버퍼는, 메인 페이지 버퍼와 리던던시 페이지 버퍼를 포함하되;
    상기 메인 페이지 버퍼는 상기 메인 셀 어레이에 저장된 데이터를 카피백 리드하며;
    상기 리던던시 페이지 버퍼는 상기 리던던시 셀 어레이에 저장된 제 1 패러티를 카피백 리드하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  20. 제 16 항에 있어서,
    상기 제어장치는, 상기 검출신호를 저장하는 상태 레지스터를 포함하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  21. 제 20 항에 있어서,
    상기 상태 레지스터에 저장된 검출신호는, 입출력 라인을 통해 외부에 출력되는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  22. 제 16 항에 있어서,
    상기 메인 셀 어레이에 데이터를 입력하는 동안에 상기 제 1 패러티를 생성하는 제 2 패러티 발생기를 더 포함하는 낸드 플래시 메모리 장치.
KR1020040072270A 2004-09-09 2004-09-09 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법 KR100632949B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040072270A KR100632949B1 (ko) 2004-09-09 2004-09-09 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법
US11/020,549 US7466597B2 (en) 2004-09-09 2004-12-22 NAND flash memory device and copyback program method for same
JP2005231153A JP2006079808A (ja) 2004-09-09 2005-08-09 Ｎａｎｄフラッシュメモリ装置及びそれのコピーバックプログラム方法
DE102005043295A DE102005043295A1 (de) 2004-09-09 2005-09-09 Fehlerdetektionsverfahren, Rückkopierprogrammierverfahren und NAND-Flashspeicherbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072270A KR100632949B1 (ko) 2004-09-09 2004-09-09 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20060023428A KR20060023428A (ko) 2006-03-14
KR100632949B1 true KR100632949B1 (ko) 2006-10-11

Family

ID=37129642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072270A KR100632949B1 (ko) 2004-09-09 2004-09-09 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법

Country Status (1)

Country Link
KR (1) KR100632949B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669352B1 (ko) * 2005-09-07 2007-01-16 삼성전자주식회사 카피 백 프로그램 동작 동안에 에러 검출 및 데이터 리로딩동작을 수행할 수 있는 낸드 플래시 메모리 장치
KR101360133B1 (ko) * 2008-03-14 2014-02-11 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Also Published As

Publication number Publication date
KR20060023428A (ko) 2006-03-14

Similar Documents

Publication Publication Date Title
US7466597B2 (en) NAND flash memory device and copyback program method for same
KR100926475B1 (ko) 멀티 비트 플래시 메모리 장치 및 그것의 프로그램 방법
US9117530B2 (en) Preserving data from adjacent word lines while programming binary non-volatile storage elements
EP1488429B1 (en) Novel method and structure for efficient data verification operation for non-volatile memories
US7296128B2 (en) Nonvolatile memory with error correction for page copy operation and method thereof
JP6127200B2 (ja) メモリデバイスにおけるエラー訂正動作
JP5236949B2 (ja) 消去されたセクタの検出メカニズム
US7783941B2 (en) Memory devices with error detection using read/write comparisons
US8214725B2 (en) Memory access system
JP5085939B2 (ja) 書き込み／消去失敗検出機構を有するフラッシュ記憶システム
JP2008504637A (ja) フラッシュメモリ装置における内部プログラミング中の同時の外部読出動作
JP2006107710A (ja) 停電によるプログラムエラーの有無を検出することができる集積回路メモリ装置及び方法
US8347183B2 (en) Flash memory device using ECC algorithm and method of operating the same
US20160307610A9 (en) Memory system that detects bit errors due to read disturbance and methods thereof
JP6115740B1 (ja) 半導体記憶装置
KR102560902B1 (ko) 반도체 기억 장치 및 독출 방법
KR100634432B1 (ko) 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법
KR100632949B1 (ko) 낸드 플래시 메모리 장치 및 그것의 카피백 프로그램 방법
US8923068B2 (en) Low margin read operation with CRC comparision
KR20130072715A (ko) 비휘발성 메모리 장치 및 그 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13