KR20120036728A - 메모리 장치 및 그 오류 발생 방법 - Google Patents

메모리 장치 및 그 오류 발생 방법 Download PDF

Info

Publication number
KR20120036728A
KR20120036728A KR1020110027458A KR20110027458A KR20120036728A KR 20120036728 A KR20120036728 A KR 20120036728A KR 1020110027458 A KR1020110027458 A KR 1020110027458A KR 20110027458 A KR20110027458 A KR 20110027458A KR 20120036728 A KR20120036728 A KR 20120036728A
Authority
KR
South Korea
Prior art keywords
address
command
error
memory device
signal
Prior art date
Application number
KR1020110027458A
Other languages
English (en)
Inventor
김귀동
허태형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20120036728A publication Critical patent/KR20120036728A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리 장치 및 그 오류 발생 방법이 개시된다. 메모리 장치는, 커맨드를 입력받아 내부 커맨드를 생성하는 커맨드 디코더, 상기 커맨드에 대응하는 어드레스를 입력받는 어드레스 버퍼부, 상기 내부 커맨드와 상기 입력받은 어드레스에 응답하여 데이터가 저장 또는 독출되는 메모리 셀 어레이, 상기 입력받은 어드레스가 기설정된 오류 발생 어드레스와 동일한 경우 오류 발생 신호를 활성화하는 어드레스 비교부 및 상기 오류 발생 신호가 활성화되면 상기 내부 커맨드에 대응하는 동작이 수행되지 않도록 하는 커맨드 제어부를 포함한다.

Description

메모리 장치 및 그 오류 발생 방법{MEMORY DEVICE AND ERROR GENERATING METHOD THEREOF}
본 발명은 의도된 오류를 발생시키는 메모리 장치 및 그 오류 발생 방법에 관한 것이다.
시스템에 새로운 회로를 삽입하는 경우, 그 회로가 올바르게 동작하는지를 확인하기 위해 오류 발생 정보를 필요로 하는 때가 있다. 예를 들어, 메모리 장치에서 리드(Read) 또는 라이트(Write) 동작의 오류를 탐지하는 회로를 설계하여 삽입하는 경우가 그러하다.
종래의 메모리 장치에서 이러한 오류 탐지 회로의 올바른 동작 여부를 테스트하기 위해서는 수많은 리드/라이트 동작을 수행하여 오류가 발생하기를 기다려야 한다. 또한, 오류가 발생했다 하더라도 그것이 메모리 장치에서 발생한 진정한 오류인지, 외부 시스템에서 발생한 오류인지, 아니면 오류 탐지 회로 자체의 오류인지가 불명확하고, 이후 반복되는 테스트에서도 오류가 발생하는 위치가 계속 변할 수 있어, 회로 동작 검증에 대한 신뢰성 확보가 어려운 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 기설정된 특정 어드레스에서 항상 오류가 발생하도록 제어함으로써 오류 분석을 용이하게 하고 그 신뢰성 또한 높일 수 있는 오류 발생 회로 및 발생 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명에 의한 메모리 장치는, 커맨드를 입력받아 내부 커맨드를 생성하는 커맨드 디코더, 상기 커맨드에 대응하는 어드레스를 입력받는 어드레스 버퍼부, 상기 내부 커맨드와 상기 입력받은 어드레스에 응답하여 데이터가 저장 또는 독출되는 메모리 셀 어레이, 상기 입력받은 어드레스가 기설정된 오류 발생 어드레스와 동일한 경우 오류 발생 신호를 활성화하는 어드레스 비교부 및 상기 오류 발생 신호가 활성화되면 상기 내부 커맨드에 대응하는 동작이 수행되지 않도록 하는 커맨드 제어부를 포함한다.
또한, 본 발명에 의한 메모리 장치는 상기 오류 발생 어드레스를 저장하는 어드레스 저장부를 더 포함할 수 있으며, 상기 어드레스 저장부는 저장 신호의 활성화시에 입력되는 어드레스를 상기 오류 발생 어드레스로 저장할 수 있다.
상기 커맨드 제어부는 상기 내부 커맨드에 응답하여 컬럼 억세스 신호를 생성하되, 상기 오류 발생 신호의 활성화시에는 상기 컬럼 억세스 신호를 비활성화할 수 있다.
상기 내부 커맨드는 상기 메모리 셀 어레이에 데이터를 저장하기 위한 라이트 커맨드이거나, 상기 메모리 셀 어레이에 저장된 데이터를 독출하기 위한 라이트 커맨드일 수 있다.
본 발명에 의한 메모리 장치의 오류 발생 방법은, 커맨드를 입력받는 단계, 상기 커맨드를 디코딩하여 내부 커맨드를 생성하는 단계, 상기 커맨드에 대응하는 어드레스를 입력받는 단계, 상기 입력받은 어드레스와 오류 발생 어드레스를 비교하는 단계 및 상기 비교 결과 상기 입력받은 어드레스가 상기 오류 발생 어드레스와 동일한 경우 오류를 발생시키는 단계를 포함한다.
상기 오류를 발생시키는 단계는, 상기 입력받은 어드레스가 상기 오류 발생 어드레스와 동일한 경우 오류 발생 신호를 활성화하는 단계 및 상기 오류 발생 신호가 활성화되면 상기 오류 발생 어드레스에 대응하는 메모리 셀을 억세스하지 못하도록 상기 내부 커맨드를 제어하는 단계를 포함할 수 있다.
상기 내부 커맨드를 제어하는 단계는, 상기 오류 발생 신호가 활성화되면 상기 내부 커맨드에 응답하여 생성되는 컬럼 억세스 신호를 비활성화하는 단계를 포함할 수 있다.
본 발명에 의하면, 입력받은 어드레스가 기설정된 오류 발생 어드레스와 동일한 경우 그에 대응하는 커맨드 동작이 수행되지 않도록 함으로써, 새롭게 적용된 회로의 오류 분석을 용이하게 수행할 수 있고 그 신뢰성 또한 높일 수 있는 효과가 있다.
도 1은 일반적인 메모리 장치의 구성도.
도 2는 본 발명에 의한 메모리 장치의 제 1 실시예 구성도.
도 3은 본 발명에 의한 메모리 장치의 제 2 실시예 구성도.
도 4는 도 2의 어드레스 비교부(205)의 상세 구성도.
도 5는 도 3의 어드레스 비교부(303)의 상세 구성도.
도 6은 도 2 및 도 3의 커맨드 제어부(201)의 상세 구성도.
도 7은 본 발명의 제 1 실시예에 의한 메모리 장치의 오류 발생 동작을 설명하기 위한 타이밍도.
도 8은 본 발명의 제 2 실시예에 의한 메모리 장치의 오류 발생 동작을 설명하기 위한 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 일반적인 메모리 장치의 구성도이다.
도 1을 참조하면, 메모리 장치는 커맨드 디코더(101), 커맨드 제어부(103), 어드레스 버퍼부(105) 및 메모리 셀 어레이(107)을 포함한다.
커맨드 디코더(101)는 외부 시스템으로부터 커맨드(CMD)를 입력받아 내부 커맨드(INT_CMD)를 생성한다. 여기에서 커맨드(CMD)는 로우 어드레스 스트로브(Row Address Strobe, RAS) 신호, 컬럼 어드레스 스트로브(Column Address Strobe, CAS) 신호 및 라이트 인에이블(Write Enable, WE) 신호의 조합으로 이루어질 수 있으며, 커맨드 디코더(101)는 이를 디코딩하여 내부 커맨드(INT_CMD)를 생성할 수 있다. 내부 커맨드(INT_CMD)는 메모리 셀 어레이(107)에 데이터를 저장하기 위한 라이트 커맨드이거나, 메모리 셀 어레이(107)에 저장된 데이터를 독출하기 위한 리드 커맨드일 수 있다.
커맨드 제어부(103)는 내부 커맨드(INT_CMD)에 응답하여 컬럼 억세스 신호(YI)를 생성한다. 컬럼 억세스 신호(YI)는 메모리 셀 어레이(107) 내에서 입력받은 어드레스(ADD)에 의해 선택된 메모리 셀에 데이터가 억세스되도록 하는 신호이다. 즉, 컬럼 억세스 신호(YI)의 활성화시에 그에 대응하는 어드레스(ADD)에 의해 선택된 메모리 셀에 데이터가 저장되거나, 메모리 셀로부터 데이터가 독출된다.
어드레스 버퍼부(105)는 커맨드(CMD)에 대응하는 어드레스(ADD)를 입력받아 내부 어드레스(INT_ADD)로 전달한다. 이 때, 입력받은 어드레스(ADD)를 카스 레이턴시(CL) 또는 라이트 레이턴시(WL)에 맞도록 지연(shift)시켜 메모리 셀 어레이(107)에 전달할 수 있다.
메모리 셀 어레이(107)에서는 전달된 컬럼 억세스 신호(YI)와 내부 어드레스(INT_ADD)에 응답하여 라이트 또는 리드 동작이 수행된다.
도 2는 본 발명에 의한 메모리 장치의 제 1 실시예 구성도이다.
도 2를 참조하면, 본 발명의 제 1 실시예에 의한 메모리 장치는, 커맨드(CMD)를 입력받아 내부 커맨드(INT_CMD)를 생성하는 커맨드 디코더(101), 커맨드(CMD)에 대응하는 어드레스(ADD)를 입력받는 어드레스 버퍼부(203), 내부 커맨드(INT_CMD)와 입력받은 어드레스(ADD)에 응답하여 데이터가 저장 또는 독출되는 메모리 셀 어레이(107), 입력받은 어드레스(ADD)가 기설정된 오류 발생 어드레스와 동일한 경우 오류 발생 신호(ERR_EN)를 활성화하는 어드레스 비교부(205) 및 오류 발생 신호(ERR_EN)가 활성화되면 내부 커맨드(INT_CMD)에 대응하는 동작이 수행되지 않도록 하는 커맨드 제어부(201)를 포함한다.
본 발명에서는 오류를 발생시키고자 하는 메모리 셀 어레이(107) 상의 임의의 어드레스를 오류 발생 어드레스(ERR_ADD)로 미리 설정해 놓고, 커맨드(CMD)에 대응하여 입력되는 어드레스(ADD)를 기설정된 오류 발생 어드레스(ERR_ADD)와 비교하여 양 어드레스가 동일한 경우에는 커맨드 제어부(201)에서 내부 커맨드(INT_CMD)에 의한 동작이 수행되지 않도록 제어함으로써 의도된 오류를 발생시킨다. 여기에서 내부 커맨드(INT_CMD)는 전술한 바와 같이 커맨드 디코더(101)에서 생성되는 라이트 커맨드와 리드 커맨드를 포함한다.
어드레스 버퍼부(203)는 외부에서 입력된 어드레스(ADD)를 카스 레이턴시(CL) 또는 카스 라이트 레이턴시(CWL)에 맞도록 지연시키고, 이를 내부 커맨드(INT_CMD)에 동기시켜 내부 어드레스(INT_ADD)로 전달할 수 있다. 내부 어드레스(INT_ADD)는 메모리 셀 어레이(107)로 입력되어 리드 또는 라이트 동작을 위한 특정 메모리 셀이 선택되도록 한다.
어드레스 비교부(207)는 입력받은 어드레스(ADD)와 오류 발생 어드레스(ERR_ADD)를 비교하여 오류 발생 신호(ERR_EN)를 생성하고, 이를 커맨드 제어부(201)로 전달한다. 본 실시예에서 오류 발생 어드레스(ERR_ADD)는 어드레스 비교부(207) 내에 기설정된 값으로 저장되어 있을 수 있다. 이를 이용하여, 어드레스 비교부(207)는 비교 신호(COMP)가 '하이'로 활성화되면 입력받은 어드레스(ADD)와 오류 발생 어드레스(ERR_ADD)를 비교하고, 양 어드레스가 일치하는 경우 오류 발생 신호(ERR_EN)을 '하이'로 활성화한다. 비교 신호(COMP)가 '로우'이거나, 입력된 양 어드레스가 일치하지 않는 경우 오류 발생 신호(ERR_EN)는 '로우' 상태로 있게 된다.
커맨드 제어부(201)는 입력받은 오류 발생 신호(ERR_EN)가 '하이'로 활성화되면 내부 커맨드(INT_CMD)에 대응하는 컬럼 억세스 신호(YI)를 생성하지 않는다 (이하 도 6에서 보다 상세히 설명하기로 한다). 이 경우 메모리 셀 어레이(107)에는 입력된 내부 어드레스(INT_ADD)와 대응하는 컬럼 억세스 신호(YI)가 인가되지 않으므로, 내부 커맨드(INT_CMD)에 의한 정상적인 라이트 또는 리드 동작을 수행하지 못하고 오류가 발생하게 된다. 오류 발생 신호(ERR_EN)가 '로우'일 때에는 내부 커맨드(INT_CMD)에 응답하여 정상적으로 컬럼 억세스 신호(YI)를 생성한다.
도 3은 본 발명에 의한 메모리 장치의 제 2 실시예 구성도이다.
도 3을 참조하면, 본 발명의 제 2 실시예에 의한 메모리 장치는, 커맨드(CMD)를 입력받아 내부 커맨드(INT_CMD)를 생성하는 커맨드 디코더(101), 커맨드(CMD)에 대응하는 어드레스(ADD)를 입력받아 내부 어드레스(INT_ADD)로 전달하는 어드레스 버퍼부(203), 내부 커맨드(INT_CMD)와 입력받은 어드레스(ADD)에 응답하여 데이터가 저장 또는 독출되는 메모리 셀 어레이(107), 오류 발생 어드레스(ERR_ADD)를 저장하는 저장부(301), 입력받은 어드레스(ADD)가 오류 발생 어드레스(ERR_ADD)와 동일한 경우 오류 발생 신호(ERR_EN)를 활성화하는 어드레스 비교부(303) 및 오류 발생 신호(ERR_EN)가 활성화되면 내부 커맨드(INT_CMD)에 대응하는 동작이 수행되지 않도록 하는 커맨드 제어부(201)를 포함한다.
본 실시예에서와 같이, 오류 발생 어드레스(ERR_ADD)를 특정 값으로 미리 설정해 두지 않고, 어드레스 저장부(301)를 이용하여 사용자가 오류를 발생시키고자 하는 임의의 어드레스를 오류 발생 어드레스(ERR_ADD)로 저장할 수 있도록 구현할 수도 있다.
이를 위해, 어드레스 저장부(301)는 저장 신호(STORE)를 인가받고, 저장 신호(STORE)가 '하이'로 활성화되는 구간에 외부에서 입력되는 어드레스(ADD)를 오류 발생 어드레스(ERR_ADD)로 저장하는 레지스터(Register) 형태로 구현될 수 있다.
어드레스 비교부(207)는 입력받은 어드레스(ADD)와 어드레스 저장부(303)에 저장된 오류 발생 어드레스(ERR_ADD)를 비교하여 오류 발생 신호(ERR_EN)를 생성하고, 이를 커맨드 제어부(201)로 전달한다.
커맨드 제어부(201) 및 어드레스 버퍼부(203)의 기능 및 동작은 도 2에서 설명한 것과 동일하다.
도 4는 도 2의 어드레스 비교부(205)의 상세 구성도이다.
본 실시예에서 어드레스(ADD)는 5비트(ADD0 ~ ADD4)로 구성되고, 기설정된 오류 발생 어드레스(ERR_ADD)는 "10100"인 것으로 가정한다.
도 4에 도시된 바와 같이, 어드레스 비교부(205)는 입력받은 어드레스(ADD0 ~ ADD4)를 비트 단위로 기설정된 오류 발생 어드레스(ERR_ADD)와 비교하기 위한 다수의 NAND 게이트(401, 403, 405, 407, 409)와, 다수의 인버터(411, 413, 415) 및 NOR 게이트(417)를 포함하여 구성될 수 있다.
비교신호(COMP)가 '로우'인 경우에는 모든 NAND 게이트(401, 403, 405, 407, 409)의 출력은 '하이'이고, NOR 게이트(417)의 출력은 '로우' 상태를 유지한다.
비교신호(COMP)가 '하이'로 되면 입력받은 어드레스(ADD0 ~ ADD4)와 오류 발생 어드레스(ERR_ADD)의 비교 동작이 수행되어, ADD0 ~ ADD4가 '하이, 로우, 하이, 로우, 로우(1, 0, 1, 0, 0)'의 입력을 가질 경우에는 NAND 게이트(401, 405)의 출력은 '로우'이고, NAND 게이트(403, 407, 409)의 출력은 '하이'이므로 인버터(411, 413, 415)에 의해 NOR 게이트(417)로의 입력은 모두 '로우'가 된다. 따라서 NOR 게이트(417)의 출력은 '하이'가 되어 오류 발생 신호(ERR_EN)가 활성화된다. 그러나 ADD0 ~ ADD4 중 한 비트라도 오류 발생 어드레스(ERR_ADD)와 다른 경우에는 NOR 게이트(417)로의 입력에 '하이' 신호가 있게 되어 오류 발생 신호(ERR_EN)는 '로우' 상태에 있게 된다.
도 5는 도 3의 어드레스 비교부(303)의 상세 구성도이다.
도 4에 도시된 바와 같이, 어드레스 비교부(303)는, 입력받은 어드레스(ADD0 ~ ADD4)와 오류 발생 어드레스(ERR_ADD0 ~ ERR_ADD4)를 비트 단위로 각각 비교하는 다수의 XOR 게이트(501, 503, 505, 507, 509), 비교 신호(COMP)를 반전시키는 인버터(511) 및 다수의 XOR 게이트(501, 503, 505, 507, 509)의 출력과 인버터(511)의 출력을 입력받아 오류 발생 신호(ERR_EN)를 생성하는 NOR 게이트(513)를 포함하여 구성될 수 있다.
본 실시예에서는 다수의 XOR 게이트(501, 503, 505, 507, 509)에 의해 비교 신호(COMP)가 '하이'이고 입력받은 어드레스(ADD0 ~ ADD4)와 오류 발생 어드레스(ERR_ADD0 ~ ERR_ADD4)가 모두 동일한 경우에만 오류 발생 신호(ERR_EN)가 '하이'로 활성화된다. 비교 신호(COMP)가 '로우'이거나, 내부 어드레스(ADD0 ~ ADD4)와 오류 발생 어드레스(ERR_ADD0 ~ ERR_ADD4)가 하나라도 다른 경우에는 오류 발생 신호(ERR_EN)은 항상 '로우'로 되어 커맨드 제어부(201)의 정상적인 컬럼 억세스 신호(YI)의 생성에 영향을 주지 않는다.
도 6은 도 2 및 도 3의 커맨드 제어부(201)의 상세 구성도이다.
도 6에 도시된 바와 같이, 커맨드 제어부(201)는 라이트 커맨드(WT)에 응답하여 컬럼 억세스 신호(WT_YI)를 생성하는 제 1 생성부(601) 및 리드 커맨드(RD)에 응답하여 컬럼 억세스 신호(RD_YI)를 생성하는 제 2 생성부(603)를 포함하여 구성될 수 있다.
제 1 생성부(601)와 제 2 생성부(603)는 오류 발생 신호(ERR_EN)에 의해 제어되도록 구현된다. 또한, 설계자의 의도에 따라 라이트 커맨드(WT)를 제어할 것인지, 리드 커맨드(RD)를 제어할 것인지를 선택할 수 있다. 라이트 커맨드(WT)를 제어할 경우 오류 발생 신호(ERR_EN)의 활성화시에 제 1 생성부(601)에서 라이트 커맨드(WT)에 의한 컬럼 억세스 신호(WT_YI)가 생성되지 않도록 할 수 있고, 리드 커맨드(RD)를 제어할 경우 오류 발생 신호(ERR_EN)의 활성화시에 제 2 생성부(603)에서 리드 커맨드(RD)에 의한 컬럼 억세스 신호(RD_YI)가 생성되지 않도록 할 수 있다. 라이트 커맨드(WT)와 리드 커맨드(RD)를 모두 제어하는 것도 물론 가능하다.
도 7 및 도 8은 각각 본 발명의 제 1, 2 실시예에 의한 메모리 장치의 오류 발생 동작을 설명하기 위한 타이밍도이다.
도 7의 경우, 비교 신호(COMP)가 '로우'인 때에는 오류 발생 어드레스(ERR_ADD)와 동일한 어드레스(matched address)가 입력되더라도 오류 발생 신호(ERR_EN)는 '로우' 상태에 있고 내부 커맨드(INT_CMD)에 대응하는 컬럼 억세스 신호(YI)가 정상적으로 생성된다.
반면에 비교 신호(COMP)가 '하이'로 활성화되고 오류 발생 어드레스(ERR_ADD)와 동일한 어드레스(matched address)가 입력되면 오류 발생 신호(ERR_EN)가 '하이'로 활성화되어 내부 커맨드(INT_CMD)에 대응하는 컬럼 억세스 신호(YI)가 활성화되지 않는다.
도 8의 경우, 저장 신호(STORE)와 비교 신호(COMP)가 '로우'인 때에는 오류 발생 어드레스(ERR_ADD)가 저장되지 않고, 오류 발생 신호(ERR_EN)도 '로우' 상태를 유지하여 내부 커맨드(INT_CMD)에 대응하는 컬럼 선택 신호(YI)가 정상적으로 생성된다.
반면에, 저장신호(STORE)가 '하이'로 활성화되면 내부 어드레스(INT_ADD)가 오류 발생 어드레스(ERR_ADD)로 저장되어 유지된다. 이어서 비교 신호(COMP)가 '하이'로 활성화되고 오류 발생 어드레스(ERR_ADD)와 동일한 어드레스(matched address)가 입력되면 오류 발생 신호(ERR_EN)가 '하이'로 활성화되어 내부 커맨드(INT_CMD)에 대응하는 컬럼 선택 신호(YI)가 활성화되지 않는다.
여기에서, 내부 커맨드(INT_CMD)가 '하이'로 활성화된 이후 대응하는 컬럼 선택 신호(YI)가 활성화되기 이전에 오류 발생 신호(ERR_EN)가 먼저 '하이'로 활성화되도록 타이밍을 조절함으로써, 컬럼 선택 신호(YI)의 활성화 여부를 제어할 수 있게 된다.
전술한 바와 같이, 본 발명에서는 특정 어드레스를 오류 발생 어드레스로 설정하여, 입력받은 어드레스가 기설정된 오류 발생 어드레스와 동일한 경우 그에 해당하는 커맨드 동작이 수행되지 않도록 함으로써, 새롭게 적용된 회로의 오류 분석을 용이하게 수행할 수 있고 그 신뢰성 또한 높일 수 있는 오류 발생 회로 및 발생 방법을 제안하였다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (13)

  1. 커맨드를 입력받아 내부 커맨드를 생성하는 커맨드 디코더;
    상기 커맨드에 대응하는 어드레스를 입력받는 어드레스 버퍼부;
    상기 내부 커맨드와 상기 입력받은 어드레스에 응답하여 데이터가 저장 또는 독출되는 메모리 셀 어레이;
    상기 입력받은 어드레스가 기설정된 오류 발생 어드레스와 동일한 경우 오류 발생 신호를 활성화하는 어드레스 비교부; 및
    상기 오류 발생 신호가 활성화되면 상기 내부 커맨드에 대응하는 동작이 수행되지 않도록 하는 커맨드 제어부
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 커맨드 제어부는
    상기 내부 커맨드에 응답하여 컬럼 억세스 신호를 생성하되, 상기 오류 발생 신호의 활성화시에는 상기 컬럼 억세스 신호를 비활성화하는
    메모리 장치.

  3. 제 1항에 있어서,
    상기 오류 발생 어드레스를 저장하는 어드레스 저장부
    를 더 포함하는 메모리 장치.
  4. 제 3항에 있어서,
    상기 어드레스 저장부는
    저장 신호의 활성화시에 입력되는 어드레스를 상기 오류 발생 어드레스로 저장하는
    메모리 장치.
  5. 제 1항에 있어서,
    상기 어드레스 버퍼부는
    상기 입력받은 어드레스를 상기 내부 커맨드에 동기시켜 내부 어드레스로 전달하는
    메모리 장치.

  6. 제 1항에 있어서,
    상기 내부 커맨드는
    상기 메모리 셀 어레이에 데이터를 저장하기 위한 라이트 커맨드인
    메모리 장치.
  7. 제 1항에 있어서,
    상기 내부 커맨드는
    상기 메모리 셀 어레이에 저장된 데이터를 독출하기 위한 리드 커맨드인
    메모리 장치.
  8. 커맨드를 입력받는 단계;
    상기 커맨드를 디코딩하여 내부 커맨드를 생성하는 단계;
    상기 커맨드에 대응하는 어드레스를 입력받는 단계;
    상기 입력받은 어드레스와 오류 발생 어드레스를 비교하는 단계; 및
    상기 비교 결과 상기 입력받은 어드레스가 상기 오류 발생 어드레스와 동일한 경우 오류를 발생시키는 단계
    를 포함하는 메모리 장치의 오류 발생 방법.
  9. 제 8항에 있어서,
    상기 오류를 발생시키는 단계는
    상기 입력받은 어드레스가 상기 오류 발생 어드레스와 동일한 경우 오류 발생 신호를 활성화하는 단계; 및
    상기 오류 발생 신호가 활성화되면 상기 오류 발생 어드레스에 대응하는 메모리 셀을 억세스하지 못하도록 상기 내부 커맨드를 제어하는 단계
    를 포함하는 메모리 장치의 오류 발생 방법.
  10. 제 9항에 있어서,
    상기 내부 커맨드를 제어하는 단계는
    상기 오류 발생 신호가 활성화되면 상기 내부 커맨드에 응답하여 생성되는 컬럼 억세스 신호를 비활성화하는 단계를 포함하는
    메모리 장치의 오류 발생 방법.
  11. 제 10항에 있어서,
    상기 오류 발생 어드레스를 입력받아 저장하는 단계
    를 더 포함하는 메모리 장치의 오류 발생 방법.
  12. 제 8항에 있어서,
    상기 내부 커맨드는
    상기 메모리 셀 어레이에 데이터를 저장하기 위한 라이트 커맨드인
    메모리 장치의 오류 발생 방법.
  13. 제 8항에 있어서,
    상기 내부 커맨드는
    상기 메모리 셀 어레이에 저장된 데이터를 독출하기 위한 라이트 커맨드인
    메모리 장치의 오류 발생 방법.
KR1020110027458A 2010-10-08 2011-03-28 메모리 장치 및 그 오류 발생 방법 KR20120036728A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100098149 2010-10-08
KR20100098149 2010-10-08

Publications (1)

Publication Number Publication Date
KR20120036728A true KR20120036728A (ko) 2012-04-18

Family

ID=46138270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110027458A KR20120036728A (ko) 2010-10-08 2011-03-28 메모리 장치 및 그 오류 발생 방법

Country Status (1)

Country Link
KR (1) KR20120036728A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348654B2 (en) 2020-03-02 2022-05-31 Samsung Electronics Co., Ltd. Memory device and method for reducing bad block test time

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348654B2 (en) 2020-03-02 2022-05-31 Samsung Electronics Co., Ltd. Memory device and method for reducing bad block test time

Similar Documents

Publication Publication Date Title
US9524770B2 (en) Semiconductor memory devices including redundancy memory cells
US10754563B2 (en) Memory device for efficiently determining whether to perform re-training operation and memory system including the same
US10990400B2 (en) Memory apparatus and data processing system including the same
KR101980314B1 (ko) 메모리 장치 및 이의 동작방법
US10922170B2 (en) Memory module including a volatile memory device, memory system including the memory module and methods of operating a multi-module memory device
US9589676B2 (en) Semiconductor device and operating method thereof
JP4663274B2 (ja) メモリコントローラとそれを備えるスマートカード、およびメモリのデータ読出し動作制御方法
US11650752B2 (en) Computing system and operating method thereof
CN104810043A (zh) 突发长度控制电路
JP2008097715A (ja) 半導体メモリ及びメモリモジュール
KR20140059684A (ko) 집적회로 및 메모리 장치
TW201836276A (zh) 半導體裝置
CN108962304B (zh) 存储装置及其操作方法
US6725325B2 (en) Semiconductor memory device having a double data rate (DDR) mode and utilizing a plurality of comparison circuits to prevent errors due to a late write function
US20150294740A1 (en) Memory device and operation method thereof
US10872645B1 (en) Semiconductor devices
KR20120036728A (ko) 메모리 장치 및 그 오류 발생 방법
KR20130102398A (ko) 반도체 메모리 장치의 병렬 비트 테스트 회로
US10698781B2 (en) Semiconductor memory module, semiconductor memory system, and method of accessing semiconductor memory module
US20080244157A1 (en) Semiconductor memory device
KR20210131814A (ko) 기준전압 트레이닝 동작을 수행하기 위한 시스템
US10288677B2 (en) Semiconductor device method relating to latch circuit testing
KR20160044850A (ko) 어드레스 디코딩 회로 및 그것을 포함하는 반도체 장치
US6751130B2 (en) Integrated memory device, method of operating an integrated memory, and memory system having a plurality of integrated memories
US20140136910A1 (en) Data communication apparatus and control method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination