JP7395011B2 - フラッシュメモリ管理装置、及びフラッシュメモリ管理方法 - Google Patents

フラッシュメモリ管理装置、及びフラッシュメモリ管理方法 Download PDF

Info

Publication number
JP7395011B2
JP7395011B2 JP2022558661A JP2022558661A JP7395011B2 JP 7395011 B2 JP7395011 B2 JP 7395011B2 JP 2022558661 A JP2022558661 A JP 2022558661A JP 2022558661 A JP2022558661 A JP 2022558661A JP 7395011 B2 JP7395011 B2 JP 7395011B2
Authority
JP
Japan
Prior art keywords
area
data
flash memory
low
data holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022558661A
Other languages
English (en)
Other versions
JPWO2022091240A1 (ja
Inventor
昌彦 片山
成晃 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022091240A1 publication Critical patent/JPWO2022091240A1/ja
Application granted granted Critical
Publication of JP7395011B2 publication Critical patent/JP7395011B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Description

本願は、フラッシュメモリ管理装置、及びフラッシュメモリ管理方法に関するものである。
不揮発性フラッシュメモリ(ＮＯＲフラッシュメモリ／ＮＡＮＤフラッシュメモリ等)は、セルの浮遊ゲートに電荷を蓄えてデータを保存する。各セルの浮遊ゲートに蓄えられた電荷は時間の経過とともに失われ、これによりデータにエラーが生じる。電荷が失われることによりデータにエラーが生じるまでの時間のことをデータリテンション時間と呼ぶ。
不揮発性フラッシュメモリのデータリテンション時間は温度依存性を有し、温度が高いほどデータリテンション時間は短くなる。車載機器に搭載された記憶装置は、室温で用いられる記憶装置に比べてデータリテンション時間が短くなる。
また、データリテンション時間は書き換え回数依存性を有し、書き換え回数が多くなるほど、データリテンション時間は短くなる。
例えば特許文献１には、フラッシュＲＯＭ（Read only memory）に対してデータリテンション時間の短いセルを追加し、そのセルの参照結果に基づいてデータを再書き込みするようにした技術が開示されている。
また、例えば特許文献２には、フラッシュＲＯＭの書き込み回数あるいは温度等に基づき、フラッシュＲＯＭに記憶されているデータの保持可能時間を予測し、その保持可能時間が経過する以前に、フラッシュＲＯＭに記憶されているデータの再書き込みを行う技術が開示されている。
特開２０００－２５１４８３号公報 特開２００９－００３８４３号公報
しかしながら、特許文献１に開示された技術においては、一般的なフラッシュＲＯＭにデータリテンション時間の短いセルはなく、データリテンション時間の短いセルを追加することによりコストアップにつながる課題がある。また、特許文献２に開示された技術においては、書き込み回数、温度、あるいは書き込み間隔を、書き込みのたびに記録する必要があり、処理が煩雑となる課題がある。
本願は、上記のような課題を解決するための技術を開示するものであり、コストアップを抑えながら単純な処理にて、フラッシュメモリの長寿命化を図ることを目的とする。
本願に開示されるフラッシュメモリ管理装置は、データ保持用デバイスとして使用されるフラッシュメモリと、上記フラッシュメモリを管理する制御部と、を備え、
上記フラッシュメモリは、書き換えタイミングの異なる第１データ保持領域と第２データ保持領域の少なくとも２つのデータ保持領域を有するデータ保持領域と、上記第１データ保持領域に対応した第１低寿命領域と、上記第２データ保持領域に対応した第２低寿命領域を有する低寿命領域と、を有し、上記制御部は、上記第１データ保持領域を書き換える場合は上記第１低寿命領域を書き換え、上記第２データ保持領域を書き換える場合は上記第２低寿命領域を書き換えることを特徴とする。
本願に開示されるフラッシュメモリ管理装置によれば、コストアップを抑えながら単純な処理にて、フラッシュメモリの長寿命化を図ることができる。
実施の形態１に係るフラッシュメモリ管理装置を用いた車載システムの構成図である。 実施の形態１に係るフラッシュメモリ管理装置におけるフラッシュメモリへの初期書き込みのフローを示す図である。 実施の形態１に係るフラッシュメモリ管理装置における制御部の動作を説明するフロー図である。 実施の形態１に係るフラッシュメモリ管理装置における制御部の動作を説明するフロー図である。 実施の形態２に係るフラッシュメモリ管理装置におけるフラッシュメモリと制御部の配置を説明する図である。
以下、本願に係るフラッシュメモリ管理装置、及びフラッシュメモリ管理方法の実施の形態について図面を用いて説明する。なお、各図において、同一符号は同一もしくは相当する部分を示している。
実施の形態１．
図１は、実施の形態１に係るフラッシュメモリ管理装置を用いた車載システムの構成図である。図１において、符号１０はフラッシュメモリ管理装置を示し、このフラッシュメモリ管理装置１０は、フラッシュメモリ１１、データ格納用のＲＡＭ（ランダム・アクセス・メモリ）、例えばダイナミック・ランダム・アクセス・メモリ（以下、ＤＲＡＭという。）１２、制御部１３、及び通信部１４を備えて構成されている。
フラッシュメモリ１１は、不揮発性フラッシュメモリ、例えばＮＡＮＤ型フラッシュメモリで、ＯＳ（Operating System）等のプログラム、ユーザあるいはソフトウエアの実行に基づいて作成されたデータ等を格納する。ＤＲＡＭ１２は、フラッシュメモリ１１から読みだしたプログラム、あるいはデータを格納する。また、ＤＲＡＭ１２は、制御部１３が実行するプログラムの記憶、あるいはワーク領域として使用される。
制御部１３は、例えばＣＰＵ（Central Processing Unit）であり、フラッシュメモリ１１を管理すると共に、フラッシュメモリ管理装置１０の全体を制御する。このため制御部１３は、ＤＲＡＭ１２に置かれた命令コードを逐次実行し、フラッシュメモリ１１へのアクセス制御、及び通信部１４を介してフラッシュメモリ管理装置１０の外部との通信を行う。また、制御部１３は、後述する低寿命領域のデータを確認し、確認したデータに応じて、後述するデータ保持領域の寿命を検知し、データのリフレッシュを図る。
通信部１４は、フラッシュメモリ管理装置１０の外部との通信を実行し、例えば、ＣＡＮ（Controller Area Network）、Ｅｔｈｅｒｎｅｔ（登録商標）、ＳＡＴＡ（Serial Advanced Technology Attachment）、ＭＭＣ（Multi Media Card Interface）が使用される。
図２は、フラッシュメモリ１１への初期書き込みのフローを示す図である。フラッシュメモリ１１への初期書き込みは、オフボード(基板への実装前)とオンボード(基板への実装後)のどちらでもよい。
フラッシュメモリ１１は、書き込む頻度、タイミング毎に複数のデータ保持領域を保有しており、例えば、第１データ保持領域は、制御部１３が実行するプログラムを保有し、第２データ保持領域は、例えば、フラッシュメモリ管理装置１０を有するミリ波レーダーあるいはカメラを車両に取り付けた際に軸線を正しい方向に向ける軸調整の結果のデータを保有し、それぞれに対応する低寿命領域を有している。なお、それぞれに対応する低寿命領域は、データ保持領域と同じセル構造で、データ保持領域よりデータ保持特性が劣るものである。
上記低寿命領域は複数のセルで構成されており、例えばＮＡＮＤ型フラッシュメモリの場合、ページと呼ばれる単位で構成してもよい。
図２のフローにおいて、初期書き込みでは第１低寿命領域に対して、所定回数（Ｎ回、但し、Ｎ≧２）データ書き込みを繰り返す（ステップＳ２０１、ステップＳ２０２）。この際、書き込むデータはフラッシュメモリ１１のセルに電子を注入するデータとし、例えばＳＬＣ（Single Level Cell）のＮＡＮＤ型フラッシュメモリの場合は、データ０を書き込むことによりフラッシュメモリ１１のセルに電子を注入することになるため、低寿命領域の全てのセルに対して、０を書き込むことにする。
その後、第１データ保持領域にデータ（制御部１３が実行するプログラム）を書き込む（ステップＳ２０３）。
その後、第２低寿命領域にデータ（制御部１３が実行するプログラム）に対し、所定回数（Ｎ－１回）データ書き込みを繰り返す（ステップＳ２０４、ステップＳ２０５）。この際、書き込むデータはフラッシュメモリ１１のセルに電子を注入するデータとする。
図３Ａ及び図３Ｂは、制御部１３の動作を説明するフロー図である。図３Ａ及び図３Ｂのフローにおいて、まず、制御部１３はフラッシュメモリ１１からデータを読み込み、ＤＲＡＭ１２にコピーする(ステップＳ３０１からステップＳ３０２)。以降、ＤＲＡＭ１２にコピーしたプログラム（第１データ保持領域のデータ）で制御部１３は動作する。
次に、通信部１４を介して第１データ保持領域の書き換えデータがあるか確認し、あった場合は、第１低寿命領域のセルに電子を注入するデータを書き込み、その後、第１データ保持領域のデータを書き換える(ステップＳ３０３からステップＳ３０５)。
第２データ保持領域についても、第１データ保持領域と同等の動作を行う(ステップＳ３０６からステップＳ３０８)。
次に、エラーチェックのトリガーがあるか確認する。トリガーは、例えばフラッシュメモリ管理装置１０が起動した１回目でもよいし、所定時間経過した場合でもよい。また、トリガーは、制御部１３が他の処理を行っていないタイミングでもよい（ステップＳ３０９）。
トリガーがあった場合、第１低寿命領域のデータを読み出し、ステップＳ２０１で書き込んだデータと比較し、第１低寿命領域のデータにエラーが発生していないか（もともと書き込んだデータが変わっていないか）確認する。または、ＮＡＮＤ型フラッシュメモリの場合は、ＥＣＣ（Error Checking And Correction）機能が一般に搭載されているため、ＥＣＣを確認し、第１低寿命領域にエラーが発生していないか確認してもよい（ステップＳ３１０）。
エラーが発生している場合は、第１低寿命領域のセルに電子を注入するデータを書き込み、その後、第１データ保持領域のデータをリフレッシュ(読み出し及び書き込み)する(ステップＳ３１１からステップＳ３１３)。
第２データ保持領域についても、第１データ保持領域と同等の動作を行う(ステップＳ３１４からステップＳ３１７)。
本実施の形態では、第１データ保持領域と第２データ保持領域の２つのデータ保持領域を有する場合について説明したが、データ保持領域は２つでなくともよく、１つまたは２つより多くても問題ない。
また、本実施の形態では、制御部１３をフラッシュメモリ１１の外部に配置して説明しているが、制御部１３とフラッシュメモリ１１を制御回路（図示なし）に取り込んで本機能を実行しても構わない。
以上のように、実施の形態１に係るフラッシュメモリ管理装置１０によれば、低寿命領域のデータからデータ保持領域の寿命を検知し、データをリフレッシュできるので、コストアップを抑えながら単純な処理にてフラッシュメモリの長寿命化が図れる。
また、データ保持領域よりも書き換え回数を多くした低寿命領域を設けることにより、同じセル構造においては低寿命となり、寿命を検知するための低寿命領域を設けることができる。
また、複数のセルで低寿命領域を構成することにより、セル間の寿命のばらつきの影響を抑制できる。
更に、データ保持領域のデータを書き換える際に、データ領域に先立って低寿命領域を書き換えることにより、データ領域の寿命より低寿命領域の寿命を短くでき、データ領域の寿命をより正確に検知できる。
データ格納用のＤＲＡＭ１２を備えており、制御部１３はデータ保持領域からＤＲＡＭ１２へデータを転送し、ＤＲＡＭ１２へのデータ転送後に低寿命領域のデータを確認するようにすれば、制御部１３がＤＲＡＭ１２からプログラムを実行する場合において、制御部１３の空いている時間にリフレッシュすることができる。
実施の形態２．
次に、実施の形態２に係るフラッシュメモリ管理装置及びフラッシュメモリ管理方法について説明する。
図４は、実施の形態２に係るフラッシュメモリ管理装置１０のフラッシュメモリ１１と制御部１３の配置を説明する図である。なお、フラッシュメモリ管理装置１０のその他の構成、及びフラッシュメモリ管理方法については、実施の形態１と同様であり、説明を省略する。
実施の形態２に係るフラッシュメモリ管理装置１０のフラッシュメモリ１１と制御部１３は、基板１５に搭載されている。フラッシュメモリ１１は、第１データ保持領域１６、第２データ保持領域１７、第１低寿命領域１８、及び第２低寿命領域１９を保有している。なお、図４に示すフラッシュメモリ１１のデータ保持領域は一例を示すもので、データ保持領域は２つでなくともよく、２つより多くてもよい。
制御部１３は一般的に消費電力が高く、発熱が大きいため、その発熱は制御部１３を中心として放射状に基板１５に広がる。第１低寿命領域１８は第１データ保持領域１６よりも制御部１３に近い側に配置し、第２低寿命領域１９は第２データ保持領域１７よりも制御部１３に近い側に配置する。これにより、第１低寿命領域１８の温度は第１データ保持領域１６の温度よりも高くなり、第２低寿命領域１９の温度は第２データ保持領域１７の温度よりも高くなる。
そのため、第１低寿命領域１８のデータリテンション時間は第１データ保持領域１６のデータリテンション時間より短くなり、第１低寿命領域１８のエラーを確認することにより、第１データ保持領域１６のリフレッシュ要否を判断することができる。また、第２低寿命領域１９のデータリテンション時間は第２データ保持領域１７のデータリテンション時間より短くなり、第２低寿命領域１９のエラーを確認することにより、第２データ保持領域１７のリフレッシュ要否を判断することができる。
このように、実施の形態２に係るフラッシュメモリ管理装置１０は、書き換えタイミングの異なる少なくとも２つ以上のデータ保持領域を有すると共に、低寿命領域として第１データ保持領域に対応した第１低寿命領域、第２データ保持領域に対応した第２低寿命領域を有し、制御部１３は、第１データ保持領域を書き換える場合は第１低寿命領域を、第２データ保持領域を書き換える場合は第２低寿命領域を書き換える。これにより、より正確な寿命を検知することが可能となる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１０ フラッシュメモリ管理装置、１１ フラッシュメモリ、１２ ＤＲＡＭ、１３ 制御部、１４ 通信部、１５ 基板、１６ 第１データ保持領域、１７ 第２データ保持領域、１８ 第１低寿命領域、１９ 第２低寿命領域。

Claims (7)

  1. データ保持用デバイスとして使用されるフラッシュメモリと、
    上記フラッシュメモリを管理する制御部と、を備え、
    上記フラッシュメモリは、書き換えタイミングの異なる第１データ保持領域と第２データ保持領域の少なくとも２つのデータ保持領域を有するデータ保持領域と、上記第１データ保持領域に対応した第１低寿命領域と、上記第２データ保持領域に対応した第２低寿命領域を有する低寿命領域と、を有し、
    上記制御部は、上記第１データ保持領域を書き換える場合は上記第１低寿命領域を書き換え、上記第２データ保持領域を書き換える場合は上記第２低寿命領域を書き換えることを特徴とするフラッシュメモリ管理装置。
  2. 上記第１データ保持領域よりも書き換え回数を多くした上記第１低寿命領域を設けると共に、上記第２データ保持領域よりも書き換え回数を多くした上記第２低寿命領域を設けることを特徴とする請求項１に記載のフラッシュメモリ管理装置。
  3. 上記第１低寿命領域を上記第１データ保持領域よりも上記制御部に近い側に配置し、上記第２低寿命領域を上記第２データ保持領域よりも上記制御部に近い側に配置したことを特徴とする請求項１または２に記載のフラッシュメモリ管理装置。
  4. 上記第１および上記第２低寿命領域は複数のセルで構成されることを特徴とする請求項１から３の何れか一項に記載のフラッシュメモリ管理装置。
  5. 上記第１データ保持領域のデータを書き換える際は、書き換えに先立って上記第１低寿命領域を書き換え、上記第２データ保持領域のデータを書き換える際は、書き換えに先立って上記第２低寿命領域を書き換えることを特徴とする請求項１から４の何れか一項に記載のフラッシュメモリ管理装置。
  6. データ格納用のＲＡＭを備え、
    上記制御部は、上記第１データ保持領域を書き換える場合、上記第１データ保持領域から上記ＲＡＭへデータを転送し、その後、上記第１低寿命領域のデータを確認し、上記第２データ保持領域を書き換える場合、上記第２データ保持領域から上記ＲＡＭへデータを転送し、その後、上記第２低寿命領域のデータを確認することを特徴とする請求項１から５の何れか一項に記載のフラッシュメモリ管理装置。
  7. 書き換えタイミングの異なる第１データ保持領域と第２データ保持領域の少なくとも２つのデータ保持領域を有するデータ保持領域と、上記第１データ保持領域に対応した第１低寿命領域と、上記第２データ保持領域に対応した第２低寿命領域を有する低寿命領域と、を有するフラッシュメモリを管理するフラッシュメモリ管理方法であって、
    上記低寿命領域のデータを制御部により確認し、上記第１データ保持領域を書き換える場合は上記第１低寿命領域を書き換え、上記第２データ保持領域を書き換える場合は上記第２低寿命領域を書き換えることを特徴とするフラッシュメモリ管理方法。
JP2022558661A 2020-10-28 2020-10-28 フラッシュメモリ管理装置、及びフラッシュメモリ管理方法 Active JP7395011B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/040365 WO2022091240A1 (ja) 2020-10-28 2020-10-28 フラッシュメモリ管理装置、及びフラッシュメモリ管理方法

Publications (2)

Publication Number Publication Date
JPWO2022091240A1 JPWO2022091240A1 (ja) 2022-05-05
JP7395011B2 true JP7395011B2 (ja) 2023-12-08

Family

ID=81382171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022558661A Active JP7395011B2 (ja) 2020-10-28 2020-10-28 フラッシュメモリ管理装置、及びフラッシュメモリ管理方法

Country Status (5)

Country Link
US (1) US20230223068A1 (ja)
JP (1) JP7395011B2 (ja)
CN (1) CN116324996A (ja)
DE (1) DE112020007747T5 (ja)
WO (1) WO2022091240A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003843A (ja) 2007-06-25 2009-01-08 Denso Corp フラッシュｒｏｍのデータ管理装置及びフラッシュｒｏｍのデータ管理方法
JP2012094210A (ja) 2010-10-27 2012-05-17 Sony Corp 不揮発性記憶装置及びデータ保持状態監視方法
US20140369110A1 (en) 2013-06-17 2014-12-18 Samsung Electronics Co., Ltd. Semiconductor memory device and semiconductor package
JP2017054173A (ja) 2015-09-07 2017-03-16 Ｎｅｃプラットフォームズ株式会社 メモリー管理回路、記憶装置、メモリー管理方法、及びメモリー管理プログラム
WO2020014057A1 (en) 2018-07-12 2020-01-16 Micron Technology, Inc. Determination of data integrity based on sentinel cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528788A (ja) * 1991-03-28 1993-02-05 Nec Corp 不揮発性メモリ装置
JPH06110793A (ja) * 1992-09-30 1994-04-22 Toshiba Corp 不揮発性半導体記憶装置
JPH10150171A (ja) * 1996-11-19 1998-06-02 Nissan Motor Co Ltd 半導体装置
JP2000251483A (ja) 1999-02-24 2000-09-14 Sanyo Electric Co Ltd １チップマイクロコンピュータとそのデータリフレッシュ方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009003843A (ja) 2007-06-25 2009-01-08 Denso Corp フラッシュｒｏｍのデータ管理装置及びフラッシュｒｏｍのデータ管理方法
JP2012094210A (ja) 2010-10-27 2012-05-17 Sony Corp 不揮発性記憶装置及びデータ保持状態監視方法
US20140369110A1 (en) 2013-06-17 2014-12-18 Samsung Electronics Co., Ltd. Semiconductor memory device and semiconductor package
JP2017054173A (ja) 2015-09-07 2017-03-16 Ｎｅｃプラットフォームズ株式会社 メモリー管理回路、記憶装置、メモリー管理方法、及びメモリー管理プログラム
WO2020014057A1 (en) 2018-07-12 2020-01-16 Micron Technology, Inc. Determination of data integrity based on sentinel cells

Also Published As

Publication number Publication date
CN116324996A (zh) 2023-06-23
DE112020007747T5 (de) 2023-08-17
JPWO2022091240A1 (ja) 2022-05-05
WO2022091240A1 (ja) 2022-05-05
US20230223068A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US10061512B2 (en) Data storage device and data writing method thereof
KR100894809B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
US20220197504A1 (en) Memory devices and systems for host controlled enablement of automatic background operations in a memory device
CN107608628B (zh) 闪存控制器
CN107146639B (zh) 半导体存储装置及存储器系统
US7877668B2 (en) Memory access system
US9747173B2 (en) Data storage devices and data maintenance methods
US7505338B2 (en) Memory systems and memory cards that use a bad block due to a programming failure therein in single level cell mode and methods of operating the same
JP4528242B2 (ja) メモリシステムおよびメモリシステムの動作方法
US20140059404A1 (en) Memory control device, memory device, information processing system and memory control method
KR20080067509A (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
US10241678B2 (en) Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted
CN104051018A (zh) 非易失性存储器装置及其操作方法
US20180277233A1 (en) Methods of verifying data path integrity
JP2007094921A (ja) メモリカードとその制御方法
US20210327514A1 (en) Erase cycle healing using a high voltage pulse
JP7395011B2 (ja) フラッシュメモリ管理装置、及びフラッシュメモリ管理方法
US9502095B1 (en) Memory system
KR102119179B1 (ko) 반도체 장치 및 그 동작 방법
KR102434821B1 (ko) 프로그램을 업데이트하기 위한 방법 및 장치
KR20210136090A (ko) 비휘발성 메모리 장치를 작동하는 방법 및 장치
CN112199045A (zh) 存储装置以及数据操作方法
JP2018136730A (ja) 自動車用電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231128

R151 Written notification of patent or utility model registration

Ref document number: 7395011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151