JP2012094210A - 不揮発性記憶装置及びデータ保持状態監視方法 - Google Patents

不揮発性記憶装置及びデータ保持状態監視方法 Download PDF

Info

Publication number
JP2012094210A
JP2012094210A JP2010240306A JP2010240306A JP2012094210A JP 2012094210 A JP2012094210 A JP 2012094210A JP 2010240306 A JP2010240306 A JP 2010240306A JP 2010240306 A JP2010240306 A JP 2010240306A JP 2012094210 A JP2012094210 A JP 2012094210A
Authority
JP
Japan
Prior art keywords
memory cell
reference memory
data
operation period
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010240306A
Other languages
English (en)
Inventor
Jun Sumino
潤 角野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010240306A priority Critical patent/JP2012094210A/ja
Publication of JP2012094210A publication Critical patent/JP2012094210A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 より簡易な構成でかつ高精度に無電源期間のデータ保持状態をモニタすることができる不揮発性記憶装置を提供する。
【解決手段】 不揮発性記憶装置1を、データ記憶部2と、参照メモリセル部3と、状態検出部4と、制御回路部5とを備える構成とし、各部の構成及び機能を次のようにする。参照メモリセル部3は、非動作期間のデータ保持状態を検出するための参照メモリセル3aを含む。状態検出部4は、参照メモリセル3aの状態を検出する。そして、制御回路部5は、状態検出部4での検出結果に基づいて、非動作期間のデータ保持状態を特定する。
【選択図】 図1

Description

本発明は、電気的にデータの書き換えが可能であり、かつ、無電源状態でもデータを保存することができる不揮発性記憶装置及びそのデータ保持状態監視方法に関する。
従来、例えばEEPROM(Electrically Erasable and Programmable Read Only Memory)やフラッシュメモリ等の不揮発性半導体記憶装置が様々な分野で使用されている。不揮発性半導体記憶装置では、例えば書き換え回数やデータ保持耐性等の向上(信頼性向上)、及び、構造の微細化によるコスト低減が、従来から常に重要な課題となっている。特に、データ保持耐性は、電源供給無しでもデータ保存が可能という大きな特徴を有する不揮発性半導体記憶装置において、その価値を決める重要な項目である。
データ保持耐性は、書き換え回数(素子の劣化度)や保存環境等により大きく変動するため、従来の信頼性設計はあらゆる使用環境を考慮して行われ、現在では、例えばデータ保持期間を10年間とする製品仕様が提示されている。なお、その信頼性評価手法も、JEDEC(Joint Electron Device Engineering Council)やJESD(JEDEC Standards)47Eの規格に規定されている。
また、従来、不揮発性半導体記憶装置の書き換え回数をモニタして劣化度を検出する手法が種々提案されている(例えば特許文献1参照)。さらに、保存環境を示すパラメータの一つである保持時間(無電源状態で保持されている期間)を計時する手法も、従来、提案されている(例えば、特許文献2参照)。
特許文献2では、2つの機能ブロック(メモリ及びデコーダ)間に半導体時限スイッチを設けた有効期限付き機能利用装置が提案されており、半導体時限スイッチは電源が切断された際に動作し、所定時間が経過するとオフ状態となる。すなわち、半導体時限スイッチが無電源状態での計時デバイスとして作用する。
特開平8−241599号公報 特許第4068519号
ところで、不揮発性記憶装置の信頼性向上を図るためには、無電源期間(非動作期間)のデータ保持状態をモニタして、不揮発性記憶装置の劣化度を評価することが望ましい。なお、ここでいう「非動作期間」は、例えば、不揮発性記憶装置がホストマシンから外された状態(電源断状態)の期間を含む。さらに、「非動作期間」には、ホストマシンに装着された状態で、ある時刻で例えば書き込み、消去等の処理が実施されてから、次に例えば書き込み、消去等の処理が実施されるまでの期間も含まれる。
不揮発性記憶装置において、上記特許文献2で提案されている計時デバイスを用いて非動作期間の経過時間を計時することは可能である。しかしながら、非動作期間の経過時間のみで、非動作期間のデータ保持状態を正確に検出することは困難である。さらに、この手法では、計時デバイスを別途作製して、不揮発性記憶装置に実装する必要があり、この場合、コストが増大するという問題が生じる。
本発明は、上記状況を鑑みなされたものである。本発明の目的は、上述した計時デバイスを別途作製して実装することなく、より簡易な構成でかつ高精度に非動作期間のデータ保存状態を検出することができる不揮発性記憶装置及びそのデータ保持状態監視方法を提供することである。
上記課題を解決するために、本発明の不揮発性記憶装置は、データ記憶部と、参照メモリセル部と、状態検出部と、制御回路部とを備える構成とし、各部の構成及び機能を次のようにする。参照メモリセル部は、非動作期間のデータ保持状態を検出するための参照メモリセルを含む。状態検出部は、参照メモリセルの状態を検出する。そして、制御回路部は、状態検出部での検出結果に基づいて、非動作期間のデータ保持状態を特定する。
また、本発明のデータ保持状態監視方法は、上記本発明の不揮発性記憶装置におけるデータ保持状態の監視方法であり、次の手順で行われる。まず、制御回路部が、状態検出部を介して、再動作時の参照メモリセルの状態として、参照メモリセルの閾値を取得する。次いで、制御回路部が、参照メモリセルの劣化度、及び、取得した参照メモリセルの閾値に基づいて非動作期間の参照メモリセルの閾値の変動特性を特定し、該特定された変動特性に基づいて非動作期間のデータ保持状態を特定する。そして、制御回路部が、特定された非動作期間のデータ保持状態に基づいて、該データ保存状態に対応する所定動作を行う。
上述のように、本発明では、非動作期間のデータ保持状態を検出するための参照メモリセルを設け、状態検出部で参照メモリセルの状態を検出し、その検出結果に基づいて、非動作期間のデータ保持状態を特定する。すなわち、本発明では、非動作期間における参照メモリセルの状態(物理的な特性)を検出してデータ保持状態を特定する。それゆえ、本発明によれば、非動作期間のデータ保持状態を高精度に検出(モニタ)することができる。
また、本発明では、上記特許文献2で提案されているような計時デバイスを別途設ける必要がなく、非動作期間のデータ保持状態を検出するための参照メモリセルを設けるだけの構成であるので、より簡易な構成となる。
本発明の一実施形態に係る不揮発性記憶装置の概略ブロック構成図である。 窒化膜トラップ型の不揮発性半導体メモリセルの概略断面図である。 窒化膜トラップ型の不揮発性半導体メモリセルの閾値電圧の変動特性例を示す図である。 窒化膜トラップ型の不揮発性半導体メモリセルの閾値電圧の変動特性例を示す図である。 窒化膜トラップ型の不揮発性半導体メモリセルの閾値電圧の変動特性例を示す図である。 窒化膜トラップ型の不揮発性半導体メモリセルの閾値電圧の変動特性例を示す図である。 本発明の一実施形態に係る不揮発性記憶装置におけるデータ保持状態の監視処理の手順を示すフローチャートである。
以下に、本発明の実施形態に係る不揮発性記憶装置及びそのデータ保持状態監視手法の一例を、図面を参照しながら下記の順で説明する。なお、本発明は下記の例に限定されない。
1.不揮発性記憶装置の構成例
2.データ保持状態の検出原理
3.データ保持状態の監視手法
4.各種変形例
<1.不揮発性記憶装置の構成例>
[不揮発性半導体メモリの構成]
図1に、本発明の一実施形態に係る不揮発性半導体メモリ(不揮発性記憶装置)の概略構成を示す。なお、図1は、本実施形態の不揮発性半導体メモリの概略ブロック構成図である。
不揮発性半導体メモリ1は、データ記憶部2と、参照メモリセル部3と、閾値検出部4(状態検出部)と、制御回路部5とを備える。
データ記憶部2は、データ記憶用の複数の不揮発性半導体メモリセル2a(以下、データメモリセル2aという)で構成される。データメモリセル2a(データ記憶用メモリセル)の数は、必要とする記憶容量により適宜設定される。なお、データ記憶部2で用いるデータメモリセル2aの構成は、後で詳述する。
参照メモリセル部3は、データ保持状態監視用の少なくとも一つの不揮発性半導体メモリセル3a(以下、参照メモリセル3aという)で構成される。なお、本実施形態では、参照メモリセル3aを、データ記憶部2内のデータメモリセル2aと同じ構成とする。ただし、本発明はこれに限定されず、参照メモリセル3aを、データメモリセル2aとは異なる構成にしてもよい。また、データ記憶部2のエリアに対する参照メモリセル部3のエリアの割合は例えば用途等に応じて適宜設定される。なお、参照メモリセル部3及び参照メモリセル3aの具体的な構成は、後で詳述する。
閾値検出部4は、参照メモリセル部3及び制御回路部5に接続され、参照メモリセル3aの閾値電圧(状態)を検出し、該検出した閾値電圧を制御回路部5に出力する。なお、本実施形態では、閾値検出部4では、参照メモリセル3aの閾値電圧を直接測定してもよいし、例えば、次のようにして間接的に参照メモリセル3aの閾値電圧を求めてもよい。まず、参照メモリセル3aの閾値を特定するための基準電流源(基準セル)を不揮発性半導体メモリ1内に複数設ける。そして、閾値検出部4は、参照メモリセル3aの特性と、各基準電流源の特性とを比較して、その比較結果に対応する閾値電圧を出力するように構成してもよい。
制御回路部5は、不揮発性半導体メモリ1の動作全体を制御する回路である。例えば、制御回路部5は、データ記憶部2へのデータの書き込み、データ消去等の処理動作の制御を行う。
また、制御回路部5は、演算部5aと、記憶部5b(変動特性記憶部)とを備える。演算部5aは、閾値検出部4及び記憶部5bに接続される。なお、記憶部5bには、後述するように、例えば、参照メモリセル3aの閾値電圧の変動特性(変動曲線)を示すデータが格納される。
演算部5aは、再動作時に閾値検出部4で検出された参照メモリセル3aの閾値電圧、及び、記憶部5bに格納された参照メモリセル3aの閾値電圧の変動特性のデータに基づいて、非動作期間のデータ保持状態を示すパラメータを同定(検出)する。具体的には、演算部5aは、非動作期間の保持時間t(経過時間)及び/又は保存環境温度Tを検出する。そして、演算部5aは、検出したデータ保持状態を示すパラメータを、インターフェース(図1中のI/F)を介して外部のホストマシンに出力する。なお、非動作期間のデータ保持状態を示すパラメータの検出原理は、後で詳述する。
[不揮発性半導体メモリセルの構成]
次に、データ記憶部2及び参照メモリセル部3で用いる不揮発性半導体メモリセル(データメモリセル2a及び参照メモリセル3a)の構成を説明する。なお、本実施形態では、不揮発性半導体メモリセルとして、窒化膜トラップ型の不揮発性半導体メモリセルを用いる。
図2に、窒化膜トラップ型の不揮発性半導体メモリセル(以下、単にメモリセルという)の概略構成を示す。なお、図2は、窒化膜トラップ型のメモリセル10の概略断面図である。
メモリセル10は、主に、半導体基板11と、該半導体基板の一方の表面付近に形成されたソース領域12及びドレイン領域13と、第1酸化膜14と、窒化膜15と、第2酸化膜16と、ゲート電極17とで構成される。そして、第1酸化膜14、窒化膜15、第2酸化膜16及びゲート電極17は、半導体基板11のソース領域12及びドレイン領域13間の表面上に、この順で積層される。すなわち、窒化膜トラップ型のメモリセル10では、窒化膜15が第1酸化膜14及び第2酸化膜16で挟み込まれた構造となる。
なお、半導体基板11は、例えばSi基板で形成される。また、窒化膜15は例えばSiN膜で形成され、第1酸化膜14及び第2酸化膜16は例えばSiO膜で形成される。
窒化膜トラップ型のメモリセル10において、窒化膜15に電子を注入した状態と、ホールを注入した状態とでは、メモリセル10の閾値電圧(閾値)が異なり、この差を利用して、データ記録を行う。より具体的には、窒化膜トラップ型のメモリセル10では、窒化膜15に電子を注入することによりデータを書き込み、ホールを注入することによりデータの消去を行う。
[参照メモリ部及び参照メモリセルの構成]
本実施形態では、参照メモリセル部3を構成する参照メモリセル3aとして、所定の劣化度を有する不揮発性半導体メモリセルを用いる。なお、本実施形態では、出荷前に予め参照メモリセル3aに対して所定回数、書き換えを行い、参照メモリセル3aの劣化度を所定の劣化度に調整する。
ただし、参照メモリセル3aの劣化度の調整手法は、書き換え回数で調整する手法に限定されず、例えば電圧印加、電流印加等のストレスを与える手法により、参照メモリセル3aの劣化度を調整してもよい。
また、参照メモリセル3aの劣化度は、例えば用途、不揮発性半導体メモリ1の構成等に応じて適宜設定できる。なお、データ保持時間に対する参照メモリセル3aの閾値電圧の変動量を精度良く検出するために、参照メモリセル3aの劣化度を、閾値電圧の変動量がある程度大きくなるような劣化度に設定することが好ましい。
参照メモリセル3aの数は、参照メモリセル3aから検出する非動作期間のデータ保持状態のパラメータ(保持時間t及び/又は保存環境温度T)に応じて適宜設定する。
具体的には、保持時間t及び保存環境温度Tの一方を参照メモリセル3aから検出する場合には、参照メモリセル3aを少なくとも1つ設ければよい。また、保持時間t及び保存環境温度Tの両方を参照メモリセル3aから検出する場合には、参照メモリセル3aを少なくとも2つ設ければよい。なお、この場合、データ保持状態の検出精度を向上させるため、2つの参照メモリセル3a間の劣化度の差はできる限り大きくすることが好ましい。
また、後述する本実施形態のデータ保持状態監視手法では、非動作期間の開始直前(以下、単に非動作開始時ともいう)に参照メモリセル3aに書き込みを行う。すなわち、本実施形態では、非動作期間が発生する度に参照メモリセル3aに書き込みを行うことになる。それゆえ、本実施形態では、参照メモリセル3aの劣化を防止するために、同じ劣化度の参照メモリセル3aを複数用意してもよい。
また、参照メモリセル部3には、非動作期間のデータ保持状態を検出するための参照メモリセル3aだけでなく、出荷時からのデータ保持状態を検出するための参照メモリセル3aを別途設けてもよい。さらに、データ記憶部2内のコンテンツデータ(データブロック)毎に参照メモリセル3aを設けてもよい。
<2.データ保持状態の検出原理>
次に、不揮発性半導体メモリ1の非動作期間のデータ保持状態を示すパラメータ(保持時間t及び保存環境温度T)の検出原理を説明する。
まず、データ保持状態の検出原理の概要を説明する。上述のように、不揮発性半導体メモリ1の信頼性向上のため、例えば不揮発性半導体メモリ1が非動作状態にある期間のデータ保持特性をモニタすることが好ましい。しかしながら、非動作期間では不揮発性半導体メモリ1は無電源状態であるので、その期間中の保存環境温度やデータ劣化度をモニタすることは困難である。
それゆえ、例えば不揮発性半導体メモリ1が意図せず高温下に放置されると、再動作(電源再投入)後、不揮発性半導体メモリ1のデータが予期せず消失するといった事態を招くおそれがある。それゆえ、本実施形態では、非動作期間のデータの保持時間tだけでなく、保存環境温度Tも検出する。これにより、不揮発性半導体メモリ1を再動作させた際にデータの劣化度をより正確に判別することができ、予期せぬデータ消失といった事態を未然に防ぐことができる。
一般に、窒化膜トラップ型のメモリセル10では、非動作期間の保持時間t及び/又は保存環境温度Tの変化により、その閾値電圧VtPKが変化することが知られている。また、その閾値電圧VtPKの変動特性がメモリセル10の劣化度(書き換え回数)によっても変化することが知られている。
そこで、本実施形態では、所定の劣化度を有する参照メモリセル3aの非動作期間の閾値電圧VtPKの変動特性(変動量ΔVtPK)を特定し、その変動特性に基づいて非動作期間の保持時間t及び/又は保持環境温度T(データ保持状態)を検出する。
次に、不揮発性半導体メモリ1の非動作期間の保持時間t及び/又は保持環境温度Tの検出原理をより具体的に説明する。なお、従来、窒化膜トラップ型のメモリセル10の性能及び信頼性の評価については、例えば文献「IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY, VOL. 4, NO. 3, SEPTEMBER 2004, p.404-415」に示されている。下記に示す数式は、この文献にも記載されている。
いま、メモリセル10が予めc回書き換えられて劣化されているものとする。この場合、メモリセル10の閾値電圧VtPKの変動量ΔVtPKと、書き換え回数cと、保持時間t(非動作期間)と、保存環境温度Tとの間には、下記数式1が成立する。
Figure 2012094210
なお、上記数式1中の書き換え回数cの関数F(c)は、下記数式2で表される。
Figure 2012094210
上記数式2中の「A」及び「γ」は定数である。また、上記数式1中の保持時間t及び保存環境温度Tの関数Y(t,T)は、下記数式3で表される。
Figure 2012094210
なお、上記数式3中の「β」及び「τ」は、保存環境温度Tの関数であり、下記数式4で表される。
Figure 2012094210
上記数式4中の「T」は定数である。また、上記数式4中の「Eτ」はデータの保持損失過程の特性エネルギー係数であり、「k」はボルツマン定数(=8.617×10−5[eV/K])である。また、上記数式4中の「τ」は時間係数であり、下記数式5で表される。なお、下記数式5中の「τ00」は定数であり、「EMN」は特性エネルギーである。
Figure 2012094210
ここで、上記数式1〜5で求まる閾値電圧VtPKの変動特性(変動曲線)と、閾値電圧VtPKの実測値とのフィッティング結果を図3〜6に示す。なお、図3は、10回書き換え後の閾値電圧VtPKの変動特性であり、図4は、300回書き換え後の閾値電圧VtPKの変動特性である。また、図5は、3000回書き換え後の閾値電圧VtPKの変動特性であり、図6は、30000回書き換え後の閾値電圧VtPKの変動特性である。
図3〜6に示す閾値電圧VtPKの変動特性では、横軸がデータ書き換え後の経過時間(保持時間t)であり、縦軸が閾値電圧VtPKである。なお、縦軸に示す閾値電圧VtPKは、非動作期間の閾値電圧VtPKの初期値Vto(各図中の破線で示す値)に上記数式1で算出される閾値電圧VtPKの変動量ΔVtPKを加算した値である。また、図3〜6の各図には、保存環境温度T=25℃、55℃、90℃、150℃及び200℃における閾値電圧VtPKの変動特性を示す。
なお、図3〜6に示す閾値電圧VtPKの各変動曲線は、上記数式2〜5中の各種定数をそれぞれ、A=0.022[V]、γ=0.33、T=2500[K]、τ00=0.18[sec]、及び、EMN=0.038[eV]として算出したものである。また、図3〜5に示す閾値電圧VtPKの各変動曲線では、特性エネルギー係数Eτ=0.97[eV]とし、図6に示す閾値電圧VtPKの各変動曲線では、特性エネルギー係数Eτ=1.10[eV]とした。
図3〜6に示す閾値電圧VtPKの各変動曲線から、メモリセル10の書き換え回数cが増加すると、すなわち、メモリセル10の劣化が進むと、閾値電圧VtPKの変動量ΔVtPKが大きくなり、保存環境温度Tに対する変動感度も大きくなることが分かる。
また、図3〜6のフィッティング結果から明らかなように、上記数式1〜5で求まる閾値電圧VtPKの変動曲線と、閾値電圧VtPKの実測値とが精度良く合致することが分かる。すなわち、所定の書き換え回数cで劣化されたメモリセル10の閾値電圧VtPKは、保持時間tの経過とともに、対応する保存環境温度Tの閾値電圧VtPKの変動曲線上に沿って変化することが分かる。本実施形態では、この閾値電圧VtPKの変動特性を利用して非動作期間の保持時間t及び/又は保存環境温度Tを検出(同定)する。
具体的には、まず、図3〜6に示すような、参照メモリセル3aの閾値電圧VtPKの変動曲線データを複数種の書き換え回数c毎に用意する。この際、図3〜6に示すように、各書き換え回数cに対して、複数種の保存環境温度Tでそれぞれ得られる複数の閾値電圧VtPKの変動曲線データを用意する。すなわち、書き換え回数cと保存環境温度Tとの種々の組み合わせにおいて、それぞれ、参照メモリセル3aの閾値電圧VtPKの変動曲線データを用意する。
なお、閾値電圧VtPKの変動曲線データは不揮発性半導体メモリ1毎に異なるので、不揮発性半導体メモリ1毎に閾値電圧VtPKの変動曲線データを用意し、そのデータを制御回路部5内の記憶部5bに格納する。
用意する閾値電圧VtPKの変動曲線データの書き換え回数cは、参照メモリセル3aに対して最初に設定される劣化度(書き換え回数)に応じて設定される。具体的には、参照メモリセル3aの最初の書き換え回数以上の複数の書き換え回数にそれぞれ対応する複数の閾値電圧VtPKの変動曲線データを用意する。
また、用意する閾値電圧VtPKの変動曲線データの書き換え回数cの間隔は、例えば書き換え回数cに対する変動曲線の変化量や必要とするデータ保持状態の検出精度等に応じて適宜設定される。例えば、書き換え回数cが10回程度以上変化しないと変動曲線に大きな変化が現れない場合には、用意する閾値電圧VtPKの変動曲線データの書き換え回数cの間隔を10回程度とする。なお、閾値電圧VtPKの変動曲線データの書き換え回数cの間隔は、等間隔としてもよいし、図3〜6に示す例のように不等間隔にしてもよい。
さらに、各書き換え回数cにおいて用意する閾値電圧VtPKの変動曲線データの保存環境温度Tの間隔は、保存環境温度Tに対する変動曲線の変化量や必要とするデータ保持状態の検出精度等に応じて適宜設定される。例えば、保存環境温度Tが10℃程度以上変化しないと変動曲線に大きな変化が現れない場合には、用意する閾値電圧VtPKの変動曲線データの保存環境温度Tの間隔を10℃程度とする。なお、閾値電圧VtPKの変動曲線データの保存環境温度Tの間隔は、等間隔としてもよいし、図3〜6に示す例のように不等間隔にしてもよい。
次いで、データ記憶部2への例えば書き込み等の処理が行われ、非動作期間が開始する際に、制御回路部5は、所定の書き換え回数で劣化された参照メモリセル3aに書き込みを行う。なお、この際、制御回路部5は、書き込み処理された参照メモリセル3aの書き換え回数cを例えば記憶部5b等に格納する。
次いで、不揮発性半導体メモリ1の再動作時(電源の再投入時やデータの再書き込み時)に、制御回路部5内の演算部5aは、非動作開始時に書き込みが実施された参照メモリセル3aの閾値電圧VtPKを、閾値検出部4を介して取得する。次いで、演算部5aは、参照メモリセル3aの書き換え回数cに対応する参照メモリセル3aの閾値電圧VtPKの変動曲線データを記憶部5bから読み出す。
そして、演算部5aは、取得した参照メモリセル3aの再動作時の閾値電圧VtPKと、参照メモリセル3aの閾値電圧VtPKの変動曲線データとに基づいて、非動作期間の保持時間t及び/又は保存環境温度Tを同定する。
ただし、非動作期間の保持時間t及び/又は保存環境温度Tを同定する際、保持時間t及び保存環境温度Tの一方が既知である場合と、両方が未知である場合とでは、以下に説明するように、同定手法が変わる。なお、例えば、用途、日時等に応じて予め保存環境が限定される場合には、非動作期間の保持時間t及び保存環境温度Tの一方を予め設定することができる。
(1)非動作期間の保存環境温度Tが既知である場合(第1の場合)
第1の場合には、まず、演算部5aは、参照メモリセル3aの書き換え回数cに対応し、かつ、保存環境温度Tに対応する閾値電圧VtPKの変動曲線データを記憶部5bから読み出す。
なお、この際、再動作時の参照メモリセル3aの書き換え回数cと一致する書き換え回数の変動曲線データが記憶部5bに格納されていない場合には、再動作時の参照メモリセル3aの書き換え回数cに近い書き換え回数の変動曲線データを読み出す。
例えば、記憶部5bに書き換え回数c=3000回及び3010回の変動曲線データが格納されており、再動作時の書き換え回数c=3004回である場合、演算部5aは、書き換え回数c=3000回の変動曲線データを読み出す。ただし、本発明はこれに限定されない。例えば、記憶部5bに書き換え回数c=3000回及び3010回の変動曲線データが格納されている場合、再動作時の書き換え回数c=3000〜3009回であれば、書き換え回数c=3000回の変動曲線データを読み出すようにしてもよい。
また、変動曲線データの読み出し処理において、非動作期間の保存環境温度Tと一致する保存環境温度の変動曲線データが記憶部5bに格納されていない場合には、非動作期間の保存環境温度Tに近い保存環境温度の変動曲線データを読み出す。
例えば、記憶部5bに保存環境温度T=50℃及び55℃の変動曲線データが格納されており、非動作期間の保存環境温度T=52℃である場合、演算部5aは、保存環境温度T=50℃の変動曲線データを読み出す。ただし、本発明はこれに限定されず、例えば、記憶部5bに保存環境温度T=50℃及び55℃の変動曲線データが格納されている場合、非動作期間の保存環境温度T=50〜54℃であれば、保存環境温度T=50℃の変動曲線データを読み出すようにしてもよい。
次いで、演算部5aは、記憶部5bから読み出した閾値電圧VtPKの変動曲線データと、再動作時に検出した参照メモリセル3aの閾値電圧VtPKとを比較して、再動作時の参照メモリセル3aの閾値電圧VtPKに対応する経過時間(保持時間t)を特定する。
この際、読み出した閾値電圧VtPKの変動曲線データに、再動作時に検出した参照メモリセル3aの閾値電圧VtPKと一致する閾値電圧のデータが無い場合には、最も近い閾値電圧に対応する保持時間tを変動曲線データから抽出する。保存環境温度Tが既知である場合には、このようにして、非動作期間の保持時間tを同定する。
(2)非動作期間の保持時間tが既知である場合(第2の場合)
第2の場合には、まず、演算部5aは、参照メモリセル3aの再動作時の書き換え回数cに対応する複数の閾値電圧VtPKの変動曲線データを、上記第1の場合と同様にして、記憶部5bから読み出す。
次いで、演算部5aは、再動作時に検出した参照メモリセル3aの閾値電圧VtPKと、既知の保持時間tとの組み合わせのデータが最も近い閾値電圧VtPKの変動曲線データを特定する。そして、演算部5aは、特定された閾値電圧VtPKの変動曲線データに対応する保存環境温度Tを読み出す。
保持時間tが既知である場合には、このようにして、非動作期間の保存環境温度Tを同定する。ただし、非動作期間に保存環境温度Tが一定であるとは限らないので、ここで特定される保存環境温度Tは非動作期間の平均的な保存環境温度となる。なお、上述した保持時間t及び保存環境温度Tの一方が既知である場合における他方のパラメータの同定手法では、その原理から明らかなように、参照メモリセル3aを少なくとも一つ用意すればよい。
(3)保持時間t及び保存環境温度Tの両方が未知である場合(第3の場合)
第3の場合には、参照メモリセル部3内に互いに劣化度の異なる参照メモリセル3aを少なくとも2つ(以下では、第1参照メモリセル及び第2参照メモリセルという)用意する。
なお、ここでは、再動作時の第1参照メモリセルの劣化度は書き換え回数c1に対応する劣化度(第1劣化度)とし、第2参照メモリセルの劣化度は書き換え回数c2(≠c1)に対応する劣化度(第2劣化度)とする。また、再動作時には、演算部5aは、第1参照メモリセル及び第2参照メモリセルの閾値電圧VtPK(以下、それぞれ第1閾値電圧VtPK1及び第2閾値電圧VtPK2という)を、閾値検出部4を介して取得する。
第3の場合には、まず、演算部5aは、第1参照メモリセルの書き換え回数c1に対応する閾値電圧VtPKの変動曲線データ(第1変動特性)を、上記第1の場合と同様にして、記憶部5bから読み出す。この際、図3〜6に示すように、複数の保存環境温度Tにそれぞれ対応する複数の閾値電圧VtPKの変動曲線データが記憶部5bから読み出される。
次いで、演算部5aは、読み出した各閾値電圧VtPKの変動曲線データから、再動作時に検出した第1参照メモリセルの第1閾値電圧VtPK1に対応する保持時間t(経過時間)と保存環境温度Tとの第1の組み合わせのデータを抽出する。この際、保持時間tと保存環境温度Tとの第1の組み合わせも記憶部5bから読み出した閾値電圧VtPKの変動曲線の数と同数抽出される。ただし、読み出した閾値電圧VtPKの変動曲線データに、再動作時に検出した第1参照メモリセルの第1閾値電圧VtPK1と一致する閾値電圧のデータが無い場合には、最も近い閾値電圧に対応する第1の組み合わせのデータを変動曲線データから抽出する。
また、演算部5aは、第2参照メモリセルの書き換え回数c2に対応する閾値電圧VtPKの変動曲線データ(第2変動特性)を、上記第1の場合と同様にして、記憶部5bから読み出す。この際、複数の保存環境温度Tにそれぞれ対応する複数の閾値電圧VtPKの変動曲線データが記憶部5bから読み出される。
次いで、演算部5aは、読み出した各閾値電圧VtPKの変動曲線データから、再動作時に検出した第2参照メモリセルの第2閾値電圧VtPK2に対応する保持時間t(経過時間)と保存環境温度Tとの第2の組み合わせのデータを抽出する。この際、保持時間tと保存環境温度Tとの第2の組み合わせも記憶部5bから読み出した閾値電圧VtPKの変動曲線の数と同数抽出される。ただし、読み出した閾値電圧VtPKの変動曲線データに、再動作時に検出した第2参照メモリセルの第2閾値電圧VtPK2と一致する閾値電圧のデータが無い場合には、最も近い閾値電圧に対応する第2の組み合わせのデータを変動曲線データから抽出する。
そして、演算部5aは、抽出した保持時間t及び保存環境温度Tの複数の第1の組み合わせと、複数の第2の組み合わせとを比較し、合致する保持時間t及び保存環境温度Tの組み合わせを特定する。保持時間t及び保存環境温度Tの両方が未知である場合に、このようにして、非動作期間の保持時間t及び保存環境温度Tを同定する。
<3.データの保持状態の監視手法>
次に、本実施形態の不揮発性半導体メモリ1における非動作期間のデータ保持状態の検出処理から、その検出結果に基づいて不揮発性半導体メモリ1で行う所定処理までの一連の処理(監視処理)を、図7を参照しながら説明する。なお、図7は、非動作期間のデータ保持状態の監視処理の手順を示すフローチャートである。
まず、例えば、データ記憶部2への書き込み等の処理が行われ、非動作期間が始まる直前(非動作開始時)に、制御回路部5は、参照メモリセル部3内の所定の参照メモリセル3aに書き込みを行う(ステップS1)。なお、この際、制御回路部5は、書き込み処理された参照メモリセル3aの書き込み回数cを記憶部5bに格納する。
次いで、所定期間、非動作状態(無電源状態)で放置された後、再動作が行われた際に、演算部5aは、直近の非動作開始時に書き込みが実施された参照メモリセル3aの閾値電圧VtPKを、閾値検出部4を介して検出する(ステップS2)。なお、再動作時であるか否かの判別は、例えば、電源再投入時に発生する開始信号やホストマシンからのアクセス信号等の信号が、制御回路部5に入力されたか否かを判定することにより行うことができる。
次いで、演算部5aは、ステップS2で検出した再動作時の参照メモリセル3aの閾値電圧VtPKと、記憶部5bに格納された参照メモリセル3aの非動作開始時の書き換え回数cとに基づいて、保持時間t及び/又は保存環境温度Tを同定する(ステップS3)。この際、非動作期間の保持時間t及び/又は保存環境温度Tは、上述した原理に基づいて同定する。
次いで、制御回路部5は、ステップS3で同定した保持時間t及び/又は保存環境温度Tに基づいて、不揮発性半導体メモリ1のデータ記憶部2又はホストマシンに対して所定の処理を行うか否かを判定する(ステップS4)。
ステップS4において、制御回路部5により所定動作を行う必要がないと判定された場合、ステップS4はNO判定となる。この場合には、制御回路部5は、非動作期間のデータ保持状態の監視処理を終了する。
一方、ステップS4において、制御回路部5により所定動作を行う必要があると判定された場合、ステップS4はYES判定となる。この場合には、制御回路部5は、次のような所定動作(非動作期間のデータ保持状態に対応する所定動作)を行う(ステップS5)。
例えば、不揮発性半導体メモリ1のデータ記憶部2に期限付きコンテンツが記憶されている場合には、制御回路部5は、同定した保持時間tと該コンテンツの期限とを比較してコンテンツのデータを消去する必要があるか否か判定する。そして、保持時間tが該コンテンツの期限以上であれば、制御回路部5は、その期限付きコンテンツを消去する。
また、例えば、ステップS3で同定した保持時間t及び保存環境温度Tから、制御回路部5は、不揮発性半導体メモリ1が非動作期間にデータエラーが発生しうる状態に放置されていたか否かを判定する。そして、制御回路部5は、その判定結果に基づいてデータ記憶部2のデータの再書き込み処理(リフレッシュ処理)やホストマシンへのアラーム(警告信号)の出力処理を行う。
本実施形態では、このようにして非動作期間のデータ保持状態の検出を行い、その検出結果に基づいて、不揮発性半導体メモリ1又はホストマシンに対して所定の処理を行う。なお、上記ステップS4以降の処理は、データ記憶部2全体に対して実施してもよいし、データ記憶部2内のコンテンツデータ(データブロック)毎に実施してもよい。
上述のように、本実施形態の不揮発性半導体メモリ1では、非動作(無電源)期間の保持時間t及び保存環境温度Tを、劣化度が既知である参照メモリセル3aの非動作期間の閾値電圧VtPKの変動特性から特定する。すなわち、本実施形態では、非動作期間のデータ保持状態を参照メモリセル3aの物理的な特性変化に基づいて同定する。それゆえ、本実施形態では、例えば、不揮発性半導体メモリ1が非動作期間に特異な環境にさらされても、その非動作期間のデータ保持状態をより正確に検出することができる。
また、本実施形態では、参照メモリセル3aの構成をデータメモリセル2aのそれと同じにするので、製造コストをより低減することができる。
さらに、本実施形態では、非動作期間のデータ保持状態の検出結果に基づいて、例えば、データの消去処理、データのリフレッシュ処理、アラームの出力処理等の所定処理を行う。それゆえ、本実施形態では、不揮発性半導体メモリ1において、予期しないデータ消失を未然に防止することができる。
また、本実施形態では、上記特許文献2で提案されているような計時デバイスを別途作製して実装する必要はなく、劣化度が既知である参照メモリセル3aを設けるだけの構成であるので、より簡易な構成となる。
さらに、本実施形態では、上述した特許文献2の技術に対して、次のような利点も有する。特許文献2に記載されているような計時デバイスは環境温度により特性差が生じるため、保存環境温度Tが変化すると計時結果にもばらつきが生じる。それに対して、本実施形態では、非動作期間の参照メモリセル3aの物理的な特性変化から非動作期間の保持時間tを特定するので、保存環境温度Tに依存することなく正確な計時が可能になる。
また、本実施形態の不揮発性半導体メモリ1は、所定期間でデータが消去される時限消去メモリとしても適用可能であり、その場合には次のような効果が得られる。
本実施形態では、上述のように、非動作期間の参照メモリセル3aの閾値電圧VtPKの変動特性を特定して、非動作期間の保持時間t及び保存環境温度Tを特定する。それゆえ、例えば、データ保持期間(非動作期間)中に、故意に環境温度を変えて時限消去メモリのタイマーを誤動作させるような行為が行われても、正確な計時と異常な保存環境温度の検出が可能になる。
また、本実施形態では、上述のように、互いに劣化度の異なる少なくとも2つの参照メモリセルの閾値電圧VtPKの変動特性を特定することにより、データ保持期間中の経過時間tだけでなく、保存環境温度Tも同定することができる。それゆえ、本実施形態の不揮発性半導体メモリ1を時限消去メモリに適用した場合でも、保存環境温度Tに依存することなく正確な計時が可能になる。
さらに、参照メモリセル3aの閾値電圧VtPKの変動特性は、書き換え回数を著しく加えない限り維持されるので、前回の閾値の変動量ΔVtPKを検出した後、再書き込みを行うことにより非動作期間のモニタ(保持時間tの計時)をリセットすることができる。すなわち、本実施形態の不揮発性半導体メモリ1は、時限消去メモリとして用いた場合においても、繰り返し利用が可能である。それゆえ、本実施形態の不揮発性半導体メモリ1は、例えばレンタルビデオ等のコンテンツ貸出し用のメディア(時限消去メモリ)として応用することも可能である。
<4.各種変形例>
本発明の不揮発性半導体メモリ及びそのデータ保持状態監視手法は、上記実施形態の例に限定されない。以下、上記実施形態の各種変形例について説明する。
[変形例1]
上記実施形態では、予め記憶部5bに格納された参照メモリセル3aの閾値電圧VtPKの変動曲線データを参照して、直近の非動作期間の保持時間t及び保存環境温度Tを同定する例を説明したが本発明はこれに限定されない。
例えば、制御回路部5が、再動作時の参照メモリセル3aの劣化度(書き込み回数)及び閾値電圧VtPKの変動量ΔVtPKに基づいて、直近の非動作期間の保持時間t及び保存環境温度Tを上記数式1〜5から演算して求めてもよい。
ただし、この場合には、非動作期間の閾値電圧VtPKの初期値Vto(図3〜6中の破線で示す値)を予め算出する。閾値電圧VtPKの初期値Vtoの算出方法としては、非動作開始時に参照メモリセル3aに書き込みを行った直後に閾値電圧VtPKを検出し、その値を初期値Vtoとしてもよい。また、参照メモリセル3aの劣化度(書き換え回数)に対応する閾値電圧VtPKの初期値Vtoのデータを予め記憶部5bに格納しておいてもよい。
この例において、非動作期間の保持時間t及び保存環境温度Tの一方が既知である場合には、次のようにして、他方のパラメータを同定する。この場合、参照メモリセル3aの書き換え回数c、閾値電圧VtPKの初期値Vto、再動作時の閾値電圧VtPK、並びに、保持時間t及び保存環境温度Tの一方を上記数式1に代入することにより、保持時間t及び保存環境温度Tの他方を同定する。
一方、非動作期間の保持時間t及び保存環境温度Tの両方が未知である場合には、次のようにして、両方のパラメータを同定する。まず、第1参照メモリセルの書き換え回数c1、第1閾値電圧VtPK1の初期値Vto1、及び、再動作時の第1閾値電圧VtPK1を上記数式1に代入する。また、第2参照メモリセルの書き換え回数c2、第2閾値電圧VtPK2の初期値Vto2、及び、再動作時の第2閾値電圧VtPK2を上記数式1に代入する。そして、上記各種パラメータが代入された2つの上記数式1を連立方程式として解くことにより、非動作期間の保持時間t及び保存環境温度Tの両方を同定する。
上述のように、この例においても、上記実施形態と同様にして非動作期間の保持時間t及び/又は保存環境温度Tを同定することができ、同様の効果が得られる。また、この例のように、上記数式1〜5に基づいて直近の非動作期間のデータ保持状態を演算して求めた場合、同定処理は若干複雑になるが、参照メモリセル3aの閾値電圧VtPKの変動曲線データを予め用意する必要がない。それゆえ、この場合には、制御回路部5内に設ける記憶部5bの容量を小さくすることができる。
[変形例2]
本実施形態の不揮発性半導体メモリ1では、例えば、データ記憶部2のデータ書き換え回数を管理するための書き換え回数モニタ部(不図示)を、制御回路部5にさらに設けてもよい(変形例2)。なお、この場合、書き換え回数モニタ部(書き換え回数管理部)は、複数のデータメモリセル2aからなるデータブロック毎(コンテンツ毎)に書き換え回数を管理することが好ましいが、データメモリセル単位で書き換え回数を管理してもよい。
この例にように、制御回路部5に書き換え回数モニタ部を設けた場合、各データブロックの書き換え回数から、各データブロックのデータ保持特性(例えば、図3〜6のような閾値電圧の変動特性)をある程度予測することができる。この場合、制御回路部5で、データブロック毎に残りの書き換え回数及びデータ保持予測時間を見積もることができる。また、再動作時には、非動作期間のデータ保持状態の情報から、制御回路部5で、データブロック毎に残りの書き換え回数及びデータ保持予測時間を再計算して見積もることもできる。
そして、この例では、制御回路部5で見積もられたデータブロック毎の残りの書き換え回数及びデータ保持予測時間の情報をホストマシンに出力して表示することが可能になる。これにより、例えばユーザがバッテリーの残量をホストマシンでモニタするのと同様に、ユーザはデータ記憶部2内に格納された各コンテンツデータの劣化度を知ることができ、そのデータの予期せぬ消失や、メモリ寿命による故障等の事態を防止することができる。
[変形例3]
上記実施形態では、出荷時に参照メモリセル3aに対して予め所定回数書き換えを行って、参照メモリセル3aの劣化度を所定の劣化度に設定する例を説明したが、本発明はこれに限定されない。
例えば、出荷時には参照メモリセル3aを劣化していない状態(書き換え回数c=0)とし、不揮発性半導体メモリ1が最初に使用された際に、参照メモリセル3aに対して所定回数書き換えを行い、劣化度を所定の値に設定してもよい。なお、この場合、不揮発性半導体メモリ1の使用が最初であるか否かを判定する処理、及び、劣化度(書き換え回数)の設定処理は例えば制御回路部5により行われる。
[変形例4]
上記実施形態では、不揮発性記憶装置のメモリセルとして、不揮発性半導体メモリセルを用いた例に挙げて説明したが、本発明はこれに限定されない。また、上記実施形態では、不揮発性半導体メモリセルとして、窒化膜トラップ型の不揮発性半導体メモリセルを用いた例に挙げて説明したが、本発明はこれに限定されない。
メモリセルの閾値が、書き換え回数c(劣化度)、保持時間t及び保存環境温度Tの変化に対して、例えば図3〜6に示すように変化するものであれば任意の不揮発性メモリセルを本発明に適用することができ、同様の効果が得られる。
1…不揮発性半導体メモリ、2…データ記憶部、2a…データメモリセル、3…参照メモリセル部、3a…参照メモリセル、4…閾値検出部、5…制御回路部、5a…演算部、5b…記憶部

Claims (16)

  1. データ記憶部と、
    非動作期間のデータ保持状態を検出するための参照メモリセルを含む参照メモリセル部と、
    前記参照メモリセルの状態を検出する状態検出部と、
    前記状態検出部での検出結果に基づいて、前記非動作期間のデータ保持状態を特定する制御回路部と
    を備える不揮発性記憶装置。
  2. 前記状態検出部が、前記参照メモリセルの状態として、前記参照メモリセルの閾値を求め、
    前記制御回路部が、前記参照メモリセルの劣化度、及び、再動作時に前記状態検出部で求めた前記参照メモリセルの閾値に基づいて前記非動作期間の前記参照メモリセルの閾値の変動特性を特定し、該特定された変動特性に基づいて前記非動作期間のデータ保持状態を特定し、かつ、該特定された前記非動作期間のデータ保持状態に対応する所定動作を行う
    請求項1に記載の不揮発性記憶装置。
  3. 前記参照メモリセルは、予め所定の劣化度で劣化されている
    請求項2に記載の不揮発性記憶装置。
  4. 前記制御回路部は、前記特定された前記非動作期間の前記参照メモリセルの閾値の変動特性に基づいて、前記非動作期間の経過時間及び/又は保存環境温度を算出する
    請求項3に記載の不揮発性記憶装置。
  5. 前記参照メモリセル部が、第1劣化度を有する第1参照メモリセルと、該第1劣化度とは異なる第2劣化度を有する第2参照メモリセルとを含み、
    前記制御回路部が、前記第1参照メモリセルの前記第1劣化度、及び、再動作時に前記状態検出部で求めた前記第1参照メモリセルの閾値に基づいて前記非動作期間の前記第1参照メモリセルの閾値の第1変動特性を特定し、前記第2参照メモリセルの前記第2劣化度、及び、該再動作時に前記状態検出部で求めた前記第2参照メモリセルの閾値に基づいて前記非動作期間の前記第2参照メモリセルの閾値の第2変動特性を特定し、かつ、該特定された第1変動特性及び第2変動特性に基づいて前記非動作期間の経過時間及び保存環境温度を特定する
    請求項4に記載の不揮発性記憶装置。
  6. 前記制御回路部が、前記参照メモリセルの閾値の変動特性を格納する変動特性記憶部を有する
    請求項2に記載の不揮発性記憶装置。
  7. 前記データ記憶部が、複数のデータ記憶用メモリセルを有し、
    前記参照メモリセルと、前記データ記憶用メモリセルとが同じ構成である
    請求項2に記載の不揮発性記憶装置。
  8. 前記参照メモリセルの劣化度は、前記参照メモリセルの書き換え回数により調整される
    請求項2に記載の不揮発性記憶装置。
  9. 前記参照メモリセルの劣化度は、前記参照メモリセルに電圧又は電流を印加することにより調整される
    請求項2に記載の不揮発性記憶装置。
  10. 前記制御回路部は、前記非動作期間の開始時に、前記参照メモリセルに書き込みを行う
    請求項2に記載の不揮発性記憶装置。
  11. 前記制御回路部は、前記データ記憶部の書き換え回数を管理する書き換え回数管理部を有し、該書き換え管理部で管理される前記データ記憶部の書き換え回数、及び、前記特定された前記非動作期間のデータ保持状態に基づいて、前記所定動作を行う
    請求項2に記載の不揮発性記憶装置。
  12. 前記所定動作が、前記データ記憶部に格納された所定のデータを消去する動作である
    請求項2に記載の不揮発性記憶装置。
  13. 前記所定動作が、前記データ記憶部に格納された所定のデータに対して再書き込みを行う動作である
    請求項2に記載の不揮発性記憶装置。
  14. 前記所定動作が、外部装置に警告信号を出力する動作である
    請求項2に記載の不揮発性記憶装置。
  15. 前記参照メモリセルが、窒化膜トラップ型の不揮発性半導体メモリセルである
    請求項2に記載の不揮発性記憶装置。
  16. データ記憶部と、非動作期間のデータ保持状態を検出するための参照メモリセルを含む参照メモリセル部と、該参照メモリセルの状態を検出する状態検出部と、該非動作期間のデータ保持状態を特定する制御回路部とを備える不揮発性記憶装置の前記制御回路部が、前記状態検出部を介して、再動作時の前記参照メモリセルの状態として、前記参照メモリセルの閾値を取得するステップと、
    前記制御回路部が、前記参照メモリセルの劣化度、及び、前記取得した前記参照メモリセルの閾値に基づいて前記非動作期間の前記参照メモリセルの閾値の変動特性を特定し、該特定された変動特性に基づいて前記非動作期間の前記データ保持状態を特定するステップと、
    前記制御回路部が、前記特定された前記非動作期間のデータ保持状態に基づいて、該データ保存状態に対応する所定動作を行うステップと
    を含むデータ保持状態監視方法。
JP2010240306A 2010-10-27 2010-10-27 不揮発性記憶装置及びデータ保持状態監視方法 Pending JP2012094210A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010240306A JP2012094210A (ja) 2010-10-27 2010-10-27 不揮発性記憶装置及びデータ保持状態監視方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010240306A JP2012094210A (ja) 2010-10-27 2010-10-27 不揮発性記憶装置及びデータ保持状態監視方法

Publications (1)

Publication Number Publication Date
JP2012094210A true JP2012094210A (ja) 2012-05-17

Family

ID=46387371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010240306A Pending JP2012094210A (ja) 2010-10-27 2010-10-27 不揮発性記憶装置及びデータ保持状態監視方法

Country Status (1)

Country Link
JP (1) JP2012094210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022091240A1 (ja) * 2020-10-28 2022-05-05 三菱電機株式会社 フラッシュメモリ管理装置、及びフラッシュメモリ管理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022091240A1 (ja) * 2020-10-28 2022-05-05 三菱電機株式会社 フラッシュメモリ管理装置、及びフラッシュメモリ管理方法
JPWO2022091240A1 (ja) * 2020-10-28 2022-05-05
JP7395011B2 (ja) 2020-10-28 2023-12-08 三菱電機株式会社 フラッシュメモリ管理装置、及びフラッシュメモリ管理方法

Similar Documents

Publication Publication Date Title
US7768811B2 (en) Ferroelectric memory apparatus and control method of the same
JP5016027B2 (ja) 最終期を計算する不揮発性メモリシステム
US7944744B2 (en) Estimating values related to discharge of charge-storing memory cells
US9520200B2 (en) Method and device for temperature-based data refresh in non-volatile memories
US8806106B2 (en) Estimating wear of non-volatile, solid state memory
KR101348665B1 (ko) 플래시 디스크 메모리의 기대 수명을 추정하고 리포팅하는방법
US8374014B2 (en) Rejuvenation of analog memory cells
US10332613B1 (en) Nonvolatile memory system with retention monitor
US20120268995A1 (en) Non-volatile semiconductor memory device and electronic apparatus
TWI428739B (zh) 記憶卡之壽命終點恢復及尺寸重整
JP2008269473A (ja) データ残存期間管理装置及び方法
US11513933B2 (en) Apparatus with temperature mitigation mechanism and methods for operating the same
KR20170054300A (ko) 데이터 보유 충전 손실 센서
CN107818810B (zh) 存储装置和用于管理存储装置的方法
JP2000187992A (ja) 電気的書換可能な不揮発性メモリのリフレッシュ制御回路
US7921340B2 (en) Nonvolatile memory device, nonvolatile memory system, and defect management method for nonvolatile memory device
JP2012094210A (ja) 不揮発性記憶装置及びデータ保持状態監視方法
US10650879B2 (en) Device and method for controlling refresh cycles of non-volatile memories
US9904479B1 (en) Method for extending period of data retention of flash memory device and device for the same
JP2020030872A (ja) メモリ書き込み制御装置及び不揮発性メモリの不良判定方法
JP2002208286A (ja) 不揮発性半導体記憶装置
JP2007109815A (ja) 電子タイマー及びシステムlsi
Seif et al. Refresh frequency reduction of data stored in SSDs based on A-timer and timestamps
JPH11102600A (ja) 強誘電体メモリの試験方法
US8120379B2 (en) Operating characteristic measurement device and methods thereof