TWI428739B - 記憶卡之壽命終點恢復及尺寸重整 - Google Patents

記憶卡之壽命終點恢復及尺寸重整 Download PDF

Info

Publication number
TWI428739B
TWI428739B TW096117240A TW96117240A TWI428739B TW I428739 B TWI428739 B TW I428739B TW 096117240 A TW096117240 A TW 096117240A TW 96117240 A TW96117240 A TW 96117240A TW I428739 B TWI428739 B TW I428739B
Authority
TW
Taiwan
Prior art keywords
memory device
memory
host
capacity
remaining life
Prior art date
Application number
TW096117240A
Other languages
English (en)
Other versions
TW200821827A (en
Inventor
Reuven Elhamias
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/536,192 external-priority patent/US7596656B2/en
Priority claimed from US11/536,158 external-priority patent/US20080082725A1/en
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW200821827A publication Critical patent/TW200821827A/zh
Application granted granted Critical
Publication of TWI428739B publication Critical patent/TWI428739B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

記憶卡之壽命終點恢復及尺寸重整
本發明大體而言係關於大量數位資料儲存系統，且更明確地說，係關於此等記憶體裝置之容量之尺寸重整。
諸如快閃記憶體儲存系統之非揮發性記憶體系統之使用正在增加，其歸因於此等記憶體系統之緊密的實體尺寸及非揮發性記憶體被重複性地再程式化之能力。快閃記憶體儲存系統之緊密的實體尺寸便於此等儲存系統在正變得日益風行的裝置中之使用。使用快閃記憶體儲存系統之裝置包括(但不限於)數位相機、數位攝錄影機、數位音樂播放器、掌上型個人電腦及全球定位裝置。重複性地對包括於快閃記憶體儲存系統中之非揮發性記憶體再程式化之能力使得能夠使用及再使用快閃記憶體儲存系統。
雖然快閃記憶體系統內之非揮發性記憶體(或更具體言之，非揮發性記憶體儲存元件)可經重複性地程式化及抹除，但在該元件用壞前，僅可抹除每一元件或實體位置特定次數。在一些系統中，在一元件被考慮為不可使用前，該元件可經抹除高達大約一萬次。在其他系統中，在一元件被考慮為用壞前，該元件可經抹除高達大約十萬次或者甚至高達百萬次。當一元件被用壞時(藉此引起快閃記憶體系統之整個儲存容量之一部分的用途喪失或效能之顯著降級)，例如經由儲存的資料之丟失或不能夠儲存資料，快閃記憶體系統之使用者可受到不利影響。
快閃記憶體系統內的元件或者實體位置之磨損視該等元件中之每一者經程式化之頻率而變化。若一元件(或更通常地，一記憶體元件)經一次程式化且接著再也未經有效地再程式化，則與彼元件相關聯之磨損將通常相對低。然而，若一元件經重複性地寫入及抹除，則與彼元件相關聯之磨損將通常相對高。因為邏輯區塊位址(LBA)由主機(例如，存取或使用一快閃記憶體系統之系統)用來存取儲存於一快閃記憶體系統內之資料，如熟習此項技術者應瞭解，若主機重複地使用同樣的LBA寫入及覆寫資料，則該快閃記憶體系統內之相同的實體位置或元件經重複地寫入及抹除。
當一些元件實際上被用壞，而其他的元件相對未受磨損時，用壞的元件之存在一般損害快閃記憶體系統之整個效能，其可表現於不能程式化或抹除(且最終地，系統可能用完了儲存資料所需之區塊)或者具有當讀取時並不可靠的資料之區塊中。雖然可使用誤差校正技術，但誤差校正需要時間，且在一些時間點，系統可達到資料儲存可靠性不可接受(歸因於不可校正的誤差或較高量的可校正的誤差)之一時間點，此引起過多的指令(讀取及寫入)執行潛時。系統可甚至在其用完備用區塊前達到此狀態，其歸因於程式化或抹除區塊故障。除了與用壞的元件自身相關聯之效能的降級之外，當並未被用壞的不足數目之元件可用於儲存所要的資料時，快閃記憶體系統之整個效能可受到不利影響。通常，當在一快閃記憶體系統內存在臨界數目的用壞之元件時，可認為該快閃記憶體系統不可用，即使當該快閃記憶體系統內之許多其他元件相對未磨損。
雖然存在增加此等記憶體之壽命的許多方法，但使用者知曉記憶體在被用壞及資料被丟失或其陷入為唯讀模式前還剩多長壽命將係有利的。美國專利申請公開案第US 2003/0002366 A1號描述一種當備用儲存區之數目小於一預定值時產生一警告之記憶體，但此警告僅在該記憶體已達到此狀態後給出且係基於彼時備用儲存剩餘區之數目而定。其並不提供基於隨著時間之磨損之線性增加的量測之評估或隨著時間之剩餘壽命之指示。因此，存在對在向使用者提供關於記憶體之狀態及其剩餘壽命之資訊中之改良的空間。
主機可具備對一記憶體裝置(諸如，快閃或其他記憶卡)之容量進行尺寸重整的能力。在一例示性實施例中，該尺寸重整可用於壽命終點(EOL)環境中以能夠在減小的容量的情況下延長記憶體裝置之可使用的壽命。主機亦可具備經由一組用於此目的之指令來對卡之容量進行尺寸重整的能力。在一實施例中，延長一記憶體裝置之壽命的一組指令包括：一第一指令，其用於請求該記憶體裝置之狀態；一第二指令，其用於使該記憶體裝置將邏輯單元之尺寸報告至該主機，卡利用該等邏輯單元而操作；及一第三指令，其用於對該記憶體裝置之容量進行尺寸重整。回應於該尺寸重整容量指令，卡或記憶體裝置將接著抹除指定數目之邏輯邏輯單元。卡將因此接著更新其用於其協定之資料庫。卡可向主機指示此過程完成之時間且該卡可接著經邏輯重新格式化。
本發明之額外的態樣、優勢及特徵包括於其例示性實例之以下描述中。為了所有目的，本文中所引用之所有的專利、專利申請案、論文、書籍、說明書、其他公開案、文件及事物在此全部被以此引用的方式併入於本文中。就該等併入的公開案、文件或事物中之任一者與本文件之本文之間的術語之定義或使用中之任何不一致或衝突而言，本文件中之術語之定義或使用應佔優勢地位。
本發明係關於向使用者提供關於有限壽命之記憶卡或其他記憶體裝置之剩餘壽命之資訊及其壽命終點(EOL)資訊。雖然本文中描述之實施例描述基於非揮發性EEPROM之記憶體系統，但本發明之各種態樣可適用於易於受到"磨損"之任何類型的儲存媒體。舉例而言，一新出現之類型的非揮發性記憶體技術為相變記憶體。藉由改變給定材料之相位來儲存資訊。此等系統之許多其他實例係於美國專利申請案10/841,379中給出。此等系統亦可能易於"磨損"，其中，隨著媒體已經循環之次數增加，儲存媒體較不能夠儲存資訊。本發明可易於應用至此等技術。
改良記憶體壽命之許多方法係已知的，諸如，使用"較柔和"的操作值或演算法(諸如，智慧抹除或程式化方法)、磨損均衡(例如，描述於美國專利申請案10/686,399中)、使用邊限值(例如，描述於美國專利5,532,962中)、在二進位模式下操作多級記憶體(例如，描述於美國專利6,456,528中)或者編碼及儲存資料之方法(諸如，描述於美國專利申請案第11/321,217號及第11/320,916號中)。雖然此等及其他技術可改良記憶體將持續之時間，但最終其將仍達到不可接受的剩餘之可使用容量(歸因於區塊故障)或效能(速度、可靠性)之時間點。使用者具有此何時有可能發生之一些指示將具有大的效用，此因此允許其計劃。
本發明具有許多態樣及實施例。根據此等態樣及實施例之第一者，一記憶卡或其他記憶體裝置可按時間單位(小時、天)向使用者提供剩餘壽命量。在另一實施例中，該卡可按其剩餘命量占初始壽命量之百分比而言提供其剩餘壽命量。在任一選擇中，該記憶體亦可提供一EOL警告，其為該卡達到一些相對使用期限(比方說，壽命之80%或95%過去了)之指示。雖然主要使用一記憶卡類型實施例給出討論，但本發明之各種態樣可經實施用於可經可拆卸地連接至主機之記憶體系統(諸如，記憶卡、USB裝置等等)、嵌入式記憶體系統等。
本發明提供計算相對壽命終點之若干方法。舉例而言，剩餘壽命之百分比可基於每記憶體區塊之抹除的數目，或者若備用區塊之數目變得太低，則剩餘壽命之百分比係可調整的。如上提及，在其他實施例中，可根據讀取時的誤差率、程式化及抹除時間、區塊故障率等進行調整。此等方法亦可提供一EOL警告旗標。在各方法中，按時間單位之記憶體剩餘壽命之計算可由卡基於來自主機之校準資訊或基於由該主機進行的量測而進行。在本發明之其他態樣中，呈現顯示壽命終點資訊之許多方式。
A.記憶體組織及基本定義
首先參看圖1a，將描述一包括一非揮發性記憶體裝置(例如，諸如緊密快閃記憶體卡之記憶卡)之一般主機系統。主機或電腦系統100通常包括一系統匯流排104，其允許一微處理器108、一隨機存取記憶體(RAM)112及輸入/輸出電路116通信。應瞭解，主機系統100可通常包括其他組件，例如，顯示器裝置及網路連接裝置(為了說明之目的，其未圖示)。
一般而言，主機系統100可能夠捕獲或儲存以下資訊，包括(但不限於)靜態影像資訊、音訊資訊、視訊影像資訊或其他類型之資料。可即時捕獲此等資訊，且可以無線方式將其傳輸至主機系統100。雖然主機系統100可大體上為任一系統，但主機系統100通常為諸如下列之一系統：數位相機、視訊相機、蜂巢式通信裝置、攜帶型計算裝置、音訊播放器、視訊播放器或其他電氣設備。然而，應瞭解，主機系統100可通常為儲存資料或資訊且擷取資料或資訊之大體上任一系統。其亦可為僅捕獲資料或僅擷取資料之一系統。亦即，主機系統100可為一儲存資料之專用系統，或者主機系統100可為一讀取資料之專用系統。藉由實例，主機系統100可為一經配置僅寫入或儲存資料之記憶體寫入器。或者，主機系統100可為一諸如MP3播放器之裝置，其通常經配置以讀取或擷取資料，且並不捕獲資料。
非揮發性記憶體裝置120經配置以與匯流排104連接以儲存資訊。一可選的介面電路區塊130可允許非揮發性記憶體裝置120與匯流排104通信。當存在時，介面電路區塊130(例如，及介面)用以減小匯流排104上之負載。非揮發性記憶體裝置120包括非揮發性記憶體124及一記憶體控制系統128。在一實施例中，非揮發性記憶體裝置120可實施於一單一晶片或一晶粒上。或者，非揮發性記憶體裝置120可實施於一多晶片模組上，或作為多個離散組件。下文將關於圖1b較詳細地描述非揮發性記憶體裝置120之一實施例。非揮發性記憶體裝置120可為大體上任一合適的非揮發性記憶體裝置，例如，一可移除記憶卡或一嵌入式子系統。
非揮發性記憶體124經配置以儲存資料，使得可按需要存取及讀取資料。儲存資料、讀取資料及抹除資料之過程通常係由記憶體控制系統128控制。在一實施例中，記憶體控制系統128管理非揮發性記憶體124之操作，使得藉由基本上使非揮發性記憶體124之不同區段以大體上同一速率而被用壞，而使其壽命大體上最大化。舉例而言，記憶體控制器可實施許多磨損均衡技術中之一者，諸如，再循環具有低磨損之區塊，其中彼等區塊處於經歷有效磨損之區中。磨損均衡技術中之一些實例在2004年11月15日申請之美國專利申請案第10/990,189號中給出。
已大體將非揮發性記憶體裝置120描述為包括一記憶體控制系統128，亦即，一控制器。具體言之，非揮發性記憶體裝置120可包括用於非揮發性記憶體124及控制器128功能之單獨晶片。藉由實例，雖然包括(但不限於)PC卡、緊密快閃卡、多媒體卡及安全數位卡之非揮發性記憶體裝置包括可實施於一單獨晶片上之控制器，但是其他非揮發性記憶體裝置可不包括實施於一單獨晶片上之控制器。在非揮發性記憶體裝置120不包括單獨的記憶體及控制器晶片之一實施例中，可將記憶體及控制器功能整合至一單一晶片中。另外，可使控制器位於主機系統及經由連接器或任一其他類型之介面連接至主機上的控制器之非揮發性記憶體裝置120上。無論如何，本發明之範疇包含記憶體系統之所有不同形式及組合，其中記憶體媒體內之磨損之位準由一控制系統控制。舉例而言，該控制器可實施於主機系統之微處理器上的軟體內。
參看圖1b，將較詳細地描述非揮發性記憶體裝置120之一實施例。應瞭解，圖1b展示包括一單一快閃記憶體晶片124及一單獨的控制器128之非揮發性記憶體裝置120之一實施例。記憶體124可為記憶體元件之一陣列以及形成於一半導體基板上之合適的定址及控制電路，其中藉由在記憶體元件之個別記憶體元件中儲存電荷之兩個或兩個以上的位準或分布中之一者，將一或多個位元之資料儲存於個別記憶體元件中。非揮發性快閃電可抹除可程式化唯讀記憶體(EEPROM)為用於此等系統之一常見類型的記憶體之一實例。
在所描述的實施例中，控制器128在匯流排15上與一主機電腦或正使用該記憶體系統儲存資料之其他系統通信。匯流排15通常為圖1a之匯流排104之一部分。控制系統128亦控制記憶體124(記憶體124可包括一記憶體元件陣列11)之操作，以在操作記憶體124中寫入由主機提供之資料、讀取由該主機請求之資料及執行各種內務處理功能。控制系統128可包括具有相關聯之記憶體、各種邏輯電路及其類似物之一通用微處理器或微控制器。亦常包括一或多個狀態機，用於控制特定常式之執行。
記憶體元件陣列11通常由控制系統128經由位址解碼器17定址。解碼器17可將校正電壓施加至陣列11之字線及位元線，以便程式化資料至正由控制系統128定址之一組記憶體元件、自其讀取資料或將其抹除。額外的電路19可包括臨時儲存正經讀取或寫入之資料的資料暫存器、視正被程式化至一組經定址的元件內之資料而控制施加至陣列之元件的電壓之程式化驅動器，及控制各種電壓及控制信號之定序之狀態機。此等支援及控制電路19亦可包括一些數量的非揮發性記憶體，用於計數器或其他控制資訊。電路19亦可包括感應放大器及自一組經定址的記憶體元件讀取資料所必需之其他電路。待被程式化至陣列11之資料或最近自陣列11讀取之資料通常被儲存於控制系統128內之一緩衝記憶體21中。控制系統128亦通常含有各種暫存器，用於臨時儲存指令及狀態資料及其類似物。控制系統128亦可包括一些數量的非揮發性記憶體25，其可將其即使在斷電時亦想要維持之各種控制資料儲存於該非揮發性記憶體25中。在其他情況下，控制系統128可將任何此等永久紀錄保持於非揮發性記憶體124中。
在一特定實施例中，陣列11被分為記憶體元件之許多區塊0－N。在較佳實施例中，一區塊為一抹除單位－經一起抹除之記憶體元件之最小數目。每一區塊通常被分為許多頁，如亦說明於圖1b中。頁為程式化之最小單位，且使用者資料之一或多個扇區通常被儲存於每一頁中。扇區為主機將定址或轉移至非揮發性記憶體或者自非揮發性記憶體定址或轉移之邏輯資料之最小單位。在磁碟機應用中，此通常為512位元組。一些非揮發性記憶體允許部分頁程式化，其中可在隨後的頁程式化操作中程式化在第一程式化後保持於抹除狀態中之個別位元，而並不首先抹除該頁。一些多狀態記憶體甚至可允許在隨後的頁程式化操作中將已經程式化於一較低程式化狀態中之位元程式化至一較高狀態中。在此等記憶體中，可在不同時間程式化扇區或甚至扇區之部分。然而，一頁保持程式化之基本單位；其僅為一些位元可經遮蔽且稍後程式化。可將本發明應用至任一合適的記憶體系統，其無論抹除、讀取及/或寫入之單位的實體實施。
如所描述的實施例之圖1b中所示，一頁可包括使用者資料及附加資料。附加資料通常包括一已自包含於該頁中之使用者資料計算之誤差校正碼(ECC)，且該ECC可包括一些或所有附加資料。當資料正被程式化至陣列11中時，控制系統128之一部分23計算ECC，且亦當正自陣列11讀取資料時，檢查ECC。附加資料亦可包括使用者資料之邏輯位址、頁及/或區塊之實體位址、位址映射資訊、實體區塊經歷之抹除循環之數目、加密資訊及/或其他統計或資料。可將部分或所有附加資料儲存於每一頁中，如圖1b中所說明。或者，可將部分或所有附加資料儲存於每一區塊內之特定位置中，或甚至可將其儲存於與使用者資料分離之區塊中。儲存於附加資料中之ECC可用以給出相關聯的資料讀取之可靠性的一些指示，其係藉由指示誤差位元之數目。記憶體系統控制器可追蹤此等誤差之頻率及量值。此資訊提供一參數，藉由該參數，可推斷一組元件之磨損。
資料之一扇區最常見地包括於每一頁中，但兩個或兩個以上的扇區可代替地形成一頁，或者一頁可小於一扇區。舉例而言，美國專利5,890,192及5,430,859描述以塊為單位程式化及讀取資料，其中該塊為一扇區之一小部分。在一些記憶體系統中，一扇區包括於一頁中，且一頁可形成一區塊。最常見地，在NAND記憶體系統中，一或多個扇區包括於每一頁中，且8、16或32個頁形成一區塊。在其他記憶體系統中，區塊係形成自相對大量的頁，諸如，512、1024或甚至更多的頁。區塊之數目經選擇以提供記憶體系統之所要的資料儲存。陣列11通常被分為幾個子陣列(未圖示)，其中之每一者含有區塊之一部分，其稍相互獨立地操作以在各種記憶體操作之執行中增加並行度。多個子陣列之使用的一實例描述於先前引用之美國專利第5,890,192號中。
在控制器128上使用其CPU(未明確展示)進行在下列章節中較詳細地描述之追蹤演算法及各種壽命終點技術，但視其包括之性能而定，可在記憶體124上執行一些操作。基於(例如)BCH或裏德－所羅門(Reed－Solomon)方法，ECC硬體及軟體23提供關於誤差之數量資訊(誤差之數目及量值或者誤差位元之數目)。卡介面將允許將各種EOL資訊報告至主機，且在需要其之實施中，允許將時間自主機傳遞至儲存裝置。
B.相對壽命終點計算：主要原理
相對EOL計算方法給出卡之適當的剩餘壽命，其以總壽命之百分比來表達。記憶體通常維持表達記憶體已經歷的抹除－程式化循環之數目的"熱計數"或"經歷計數"。藉由僅計數所有抹除操作且以區塊之數目除該值，可計算平均熱計數。舉例而言，在美國專利公開案第US－2005－0144360－A1號、第US－2005－0141313－A1號、第US－2005－0141312－A1號、第US－2005－0166087－A1號及第US－2005－0144365－A1號中描述之記憶體系統(可將其作為以下描述之例示性實施例)中，此將為MML空間中之區塊之數目。或者，在使用磨損均衡循環指標之系統中，藉由計數該磨損均衡循環指標環繞卡之次數，可進行此。舉例而言，在美國專利第6,230,233號、美國專利申請案第10/990,189號、第10/686,399號及第10/281,739中描述之循環磨損均衡方法中，每一計數皆將為每區塊之X次平均抹除之函數(通常為線性)，其中X為在磨損均衡交換操作之間執行之抹除的數目。亦可考量備用元區塊或者抹除之其他邏輯或實體單元之當前數目。若備用之數目(或程式化或抹除時間)急劇下降(或誤差率上升)，則可調整基於平均熱計數計算之"壽命之百分比"。
壽命終點(EOL)計算之一些主要原理說明於圖2a至圖2c及圖3中，其中圖2a至圖2c展示一典型的壽命終點情況，且圖3展示記憶體區塊降級比預期的要快時之情形。在此特定實例中，調整將僅基於區塊故障之數目及備用區塊之數目而加以進行。更通常地，可考量其他參數(誤差率、程式化或抹除時間等)。在典型的情況下，區塊故障機率(圖2a)具有對平均區塊抹除循環之數目的浴盆依賴性，其中升高之陡峭的斜度對於記憶體類型(浮動閘極EEPROM、介電質等)及條件(諸如，操作電壓及溫度)而言係特定的。在初始階段，弱的或有缺陷的元件將相對快地出現故障，其後，在裝置之壽命中的多數時候，機率將保持或多或少的平坦。隨著記憶體元件開始用壞，機率將變得陡峭，因為接近壽命終點且進入了警報區域。EOL計算方法係基於此依賴性之使用，其亦可以其他形式加以呈現，如有故障的區塊之數目對平均區塊抹除循環之數目之依賴性(圖2b)。對於每一給定之產品，應已知典型或最壞的情況依賴性，以便進行實際EOL計算。
圖2c展示就裝置上剩餘的備用區塊之數目而言之此相同資訊。除了展示基於過去的壽命之百分比(此處為80%)的警報區域之外，圖2c亦展示可利用之備用區塊之數目變得低得危險時之範圍("低備用")。
圖2a至圖2c展示記憶體裝置遵循預期的降級模式之情況。然而，更通常地，降級之速率可與預期之位準不同或可隨著裝置經操作而改變。舉例而言，在其壽命之半途中，裝置可用於較極端的操作條件下，其導致增加的變壞速率。此展示於圖3中。實線與圖2c中所示相同，虛線為歸因於較快的變壞之變化之值。如可看出，降級速率按預期開始，但接著比將僅基於預期的抹除循環之標準數目所預期速率的更快得增加。
EOL計算係基於將平均區塊抹除之當前數目n與區塊抹除之最大數目N比較，其中N為卡上之區塊可經受之預期的實際或最壞情況之抹除循環平均之數目。其中，N高度視記憶體類型、電壓範圍、操作溫度範圍、存取模式及備用區塊之初始數目而定。主要問題在於獲得作為參數之函數的合理準確之區塊故障依賴性。通常以相對於N之百分比來計算剩餘的卡之壽命：剩餘壽命%＝(N－n)/N*100%。
舉例而言，若n為0.8 N，則剩餘壽命＝20%。
指示EOL之另一方式可為卡達到某一磨損之位準之指示。在此實例中，當相信卡百分之八十被用壞且該卡處於"警報"工作區域中時，以旗標表示EOL警告。警告旗標可在內部加以設定，且若一特殊指令發出則將向主機指示該警告旗標。若抹除循環之平均數目達到N，則應指示0%的剩餘壽命，同時卡應保持充分工作，直至其用完了備用區塊。當卡用完了備用區塊時，其應進入唯讀模式。
除了基於抹除循環之計算之外，若卡上的區塊之正進行的降級與預期的區塊故障分布(諸如圖3中所示)有差異，則可調整EOL計算。圖3說明在此情況下，可不藉由每區塊之抹除循環之高數目，而藉由剩餘的備用區塊之低位準而觸發警報。因此，基於抹除的循環之數目之EOL計算經校正以匹配卡之真實狀態。最簡單之實施可為僅設定低EOL值(比方說，百分之五)及警報(若存在僅一備用區塊)。在此情況下，EOL計算將遵循在圖4之表中總結之規則。
圖4展示考量記憶體已經經由之抹除循環之數目及備用區塊之數目的壽命終點計算之一特定實施例。抹除循環之數目將隨著存取之數目而連續增加，而備用區塊之數目將不連續地減少。列對應於按預期壽命N表達之抹除循環之數目N，其中當操作裝置時，可更新N，其視使用而經增加或減少。第一列為小於0.8 N之安全範圍，第二列為0.8 N至N之警報區域，及底部列表示已達到預期之壽命之時候。第一行表示不僅剩餘備用區塊之時候，在該情況下，將壽命表達為剩餘的預期百分比。第二行表示僅剩餘一單一的備用區塊之時候，在該情況下，將壽命設定為預設值5%，除非達到了N，而在該情況下，此值被置換且設定為0%。最後一行表示何時不剩餘備用區塊，在該情況下，將壽命看作為0%，且在例示性實施例中，該裝置將陷入唯讀模式。左上角為安全操作區域，第一行之其餘部分及所有第二行為將設定EOL旗標之警報區域，在最後一行中，裝置進一步進入唯讀模式。
更通常地，基於滿足或接近的一或多個壽命終點準則，所描述的各種實施例之記憶體可按一或多個方式改變其性能。除了進入唯讀模式或改變其性能之外，記憶體可使各種操作慢下來、變化其演算法、減少特殊用途區塊(諸如，在美國專利公開案US－2005－0144365－A1中之例示性實施例中的更新區塊)之數目等等。
在接受到壽命終點資訊後，系統即可以許多方式通知或警告使用者。舉例而言，其可經由狀態條將此資訊提供至使用者且當更新壽命終點估計時更新此顯示。除了使用者基於此資訊可採取之任何行動之外，視實施例而定，主機自身可採取步驟。舉例而言，可藉由主機之作業系統傳遞警告或將警告傳遞至各種應用程式。此可導致主機系統中之部分或所有的備份過程之啟動或應用程式之關閉。
如上提及，雖然上述實施例使用抹除之數目、備用區塊之數目或此等之組合，但亦可結合或替代此等參數使用其他參數作為使用期限之度量。舉例而言，藉由併入諸如區塊故障率(比方說，基於程式化故障及/或抹除故障之間的距離)、ECC結果、程式化或抹除時間或指示元件使用期限之其他特徵之事物，調整亦可基於記憶體元件性能。可加以使用之ECC結果可包括誤差之數目、最大或每單位資料、此等誤差之量值(若使用之ECC方法供應此等)、此等誤差之頻率或者此等之一些組合。
即使當在常規條件下不存在讀取誤差時，邊限讀取(諸如，在美國專利第5,532,962號中描述之邊限讀取)亦可用以估計資料保存能力品質，其中根據各種實施例，可自控制器、記憶體晶片自身、另一記憶體晶片或甚至主機提供各種參考電壓。可個別地使用此等各種調整參數作為EOL之僅有的估計參數。舉例而言，備用區塊之數目單獨地可經單獨使用以判斷EOL。同樣地，在各種參數之間常存在相關性或甚至重疊，但藉由考量較多的參數，常可達成較佳的結果。舉例而言，可能存在大量備用區塊，但慢的程式化速度，其將指示EOL臨近。在相同元件之假設情況下，所有此等理想的元件將同時出現故障，且在資料讀取時將展示同一誤差率。同樣地，可能存在備用且程式化時間並不太長，但誤差率高。此將類似地指示EOL臨近，此歸因於不良的資料保存能力。
C.按時間單位的壽命終點計算－主要原理
按時間單位(諸如，小時、天或週)之EOL計算可基於卡之使用模式及存取頻率。在連貫使用模式之情況下，若存在一系統時鐘且卡之使用率得到量測，則可按時間單位進行剩餘壽命之計算。在以下實例中，按小時計之剩餘壽命可作為每區塊之抹除循環的當前數目n及每天每區塊之抹除的當前數目之函數而加以計算。
剩餘壽命(小時)＝(N－n)/(N*#每小時每區塊之抹除)。在此情況下，如圖5中所示之時間T為卡之總壽命，其對應於當卡達到每區塊N次平均抹除之位準時的狀態。類似地，仍剩餘的20%之壽命之位準將意謂卡之剩餘壽命為0.2 T。
圖5展示老化情形之恆定速率，其歸因於連貫使用及一致操作條件或者作為較複雜的情形之接近。圖5之頂部分展示使用率，此處被看作在整個壽命期間係連貫的，其中將警報區域設為當卡之壽命的80%(0.8 T)已過去時。上部的曲線為指示連貫的磨損之直線，而下部曲線展示備用區塊之數目。
若卡之使用不連貫，則基於當前使用率之EOL計算可經調整以匹配使用率之改變。圖6說明當卡之使用率增加且壽命終點時間T之計算經重新計算為新值T' (因為預期該卡快得多地達到每區塊N次抹除之位準)時之情況。
如圖6之頂部分處所示，當此實例中之使用位準(就每天抹除之數目而言)在預期壽命之約三分之一內被看作在第一位準下恆定，接著增加至較高的使用率時。隨著使用率(每天每區塊之抹除之數目)增加，剩餘壽命之百分比將較快地降低。此反映於剩餘壽命曲線圖中，其開始於第一恆定斜度處。若使用保持連貫，則此將繼續進行，如以虛線所展示。歸因於增加的數目之抹除，斜度代替地變得陡峭，其反映較短之預期壽命。在0.8 T處，警報區域將再次被觸發。雖然現在此較快，但可能為，該數目與連貫使用情況以同一速率減少，如在圖6之底部曲線圖中所示。
為了按即時單位表達剩餘壽命之量，以上方法需要一些時間參考(諸如，系統時鐘)，以便量測當前使用率。在卡之使用具有週期性的模式之情況下，則卡可能難以辨認出模式及進行準確的EOL計算。下列章節描述在一不具有系統時鐘之卡中按時間單位計算剩餘壽命之一實施例。
D.由主機之校準
在由主機之校準實施例中，具有即時系統時鐘之主機可使用一特殊指令發送當前時間值至卡。同樣，若在標準工作模式下存在時序資訊(例如，若檔案屬性在檔案自身中及/或在檔案之目錄紀錄中含有上次更新之時間)，則此資訊可由系統擷取而無須特殊指令。最簡單的實例將為監視目錄更新及檢查檔案登錄之時間/日期資訊。卡可接著使用彼等值計算當前使用率且接著計算剩餘的卡之壽命。圖7說明當卡之使用具有週期性模式時之情況下的方法，該情況為許多應用(例如，網路集線器)之典型的情況，其中使用模式在天或週期間具有特定的高及低。為了進行準確的量測，主機至少兩次發送當前時間值，比方說，在時間t1 及t2 。卡需要儲存由卡根據時間t1 及t2 所經歷的每區塊之抹除循環之平均數目n1 及n2 ，以及對應的時間值自身。可接著將剩餘壽命計算為：剩餘壽命(天)＝T－t2 ＝(N－n2 )*(t2 －t1 )/(n2 －n1 )，其中N為每區塊之抹除的預期最大數目，且T為預期壽命終點時間。接著，對於剩餘的卡之壽命之估計可由主機藉由特殊指令讀取。簡單的實施將為使用單一指令發送新的當前時間值及讀取剩餘壽命之新的估計。
圖7展示經基於反映使用而調整若干次之估計的壽命。其亦展示可準確及不準確地使用此更新之方式。在該例示性實施例中，兩個指令之間的參考時間週期將覆蓋卡之使用的至少一典型的週期。若兩個指令之間的週期太短，則計算可能不準確。如圖7中所說明，若在使用高(t'1 及t'2 )或低(t"1 及t"2 )期間發出指令，則壽命終點計算(對應地，T'及T")可能遠不夠達到正確的壽命終點(T)。若主機應用程式發出指令，比方說，每週在同一時間一次，則EOL計算可較準確。使用時間t1 及t2 反映了反映樣本週期之較準確的選擇之一選擇。此處假定主機多少比卡較佳地知曉典型的使用模式或者至少該模式之週期。
E.主機之"即時"EOL量測及進一步改良
可使一替代性方法基於由主機自身進行使用率量測。在此情況下，在時間t1 及t2 時，主機週期性地自卡讀取按百分比l1 及l2 之相對剩餘壽命值。主機之應用程式使用此等值及時間且進行下列計算：剩餘壽命(天)＝l2 *(t2 －t1 )/(l2 －l1 )。
因此，具有按百分比之EOL計算之卡僅可用於按時間單位提供EOL計算。
本發明之各種態樣可加以延伸以包括許多進一步的改良。舉例而言，因為卡或其他記憶體裝置可用於不同應用中，基於此等方法中之任一者的"即時" EOL量測可由一特殊主機公用程式支援。主機公用程式可發出時間值或自身執行EOL計算。此公用程式可支援多個由(比方說)一些ID可識別之卡。舉例而言，專業攝影人員可每週使用此公用程式且自其卡讀取剩餘壽命值。
另外，雖然以上討論已考慮了除了抹除循環之數目之外僅考慮備用區塊或元區塊之當前數目之情況，但亦可包括影響EOL計算之其他態樣。舉例而言，主機之峰值寫入率亦可包括於EOL計算中。另外，如上提及，可併入其他參數，如，誤差率(具有或不具有特殊邊限)、程式化/抹除時間、ECC結果或其他方法。可單獨使用或不同地組合裝置使用期限之此等各種指示以根據其使用提供裝置剩餘壽命之準確指示。
F.壽命終點恢復及卡尺寸重整
如在先前章節中討論，因為快閃(及其他)記憶體具有持久極限，所以存在記憶體在具有主機側上之寫入故障前可承受的一些最大數目之寫入循環。一旦快閃卡達到持久極限，主機將開始遇到寫入或抹除故障，最終用完空閒的寫入區塊且導致寫入指令之拒絕。最終，卡可陷入唯讀模式，其不允許進一步的寫入操作。在本章節中，主機具備對卡之容量進行尺寸重整的能力。在一例示性實施例中，藉由給主機提供一組用於此目的之指令來進行此，其允許將卡用於進一步的寫入操作。雖然此等指令主要地描述於壽命終點(EOL)環境中，但是其可更通常地用於記憶體尺寸重整目的。注意，藉由僅按其邏輯格式(DOS、FAT等等)單獨地減小卡之容量並不足夠，因為此將不釋放任何實體區塊。
在一例示性實施例中，在該領域中，藉由減小其容量，下列組之指令可用以延長快閃記憶體之壽命：GetCardStatus GetLogicalUnitSize ResizeCapacity
GetCardStatus指令可為在先前章節中描述之EOL狀態請求中之任一者。此將向主機指示卡是否已達到其壽命終點或者其至壽命終點之接近程度。根據許多變化(亦如上描述)，可將此狀態自卡發送至主機，而無須特定請求，諸如，當該卡達到警報區域或者當卡陷入唯讀模式中時。除了提供該狀態之外，此指令亦可包括經抹除以用於卡恢復所需之最小數目的邏輯單元。在其他實施例中，僅若剩餘壽命量已低於某一臨限時，則需要發送此資訊，或者可回應於一單獨的指令而加以發送。在卡自動發送壽命終點警告之情況下，其亦可供應邏輯單元之最低限度抹除以自動恢復或者回應一單獨的指令。
回應於GetLogicalUnitSize指令，卡將向主機報告每一邏輯單元(卡利用其操作)之尺寸(例如，扇區之數目)。舉例而言，邏輯單元之實際尺寸可為元區塊中之扇區的數目。主機可將此數目用於計算其將釋放出卡之容量之扇區數目且發送ResizeCapacity指令以抹除此等扇區。因為主機可能已知曉邏輯單元尺寸，所以可能不需要此指令。在另一變化中，亦可無論係回應於GetCardStatus指令或自動地，將此資訊與最小抹除元件資訊一起發送至主機。
回應於ResizeCapacity指令，卡將接著抹除指定數目的邏輯單元。卡將因此接著更新其用於其協定之資料庫。舉例而言，在SD卡之情況下，將更新卡特定資料(或CSD)暫存器(主機可自該暫存器計算記憶體裝置之容量)。卡向主機指示此過程完成之時間。因為卡之容量已改變，所以主機將接著將卡邏輯性地重新格式化為新的格式。舉例而言，若主機設定卡之減小的容量，則主機可負責隨後在卡之進一步使用前藉由新尺寸更新一正在使用之檔案系統。主機可備份任何重要資料且決定在恢復過程完成後將不寫回何資料。圖8展示例示性實施例之過程。
隨著記憶體裝置之容量減小，使用者、主機或某一組合將需要抹除一些邏輯單元。自卡之容量及邏輯單元尺寸，可獲得邏輯單元之數目。在一組實施例，使用者可接著決定將抹除哪些邏輯單元以釋放記憶體。ResizeCapacity指令可接著指導卡抹除一些數目的邏輯單元，其藉由包括抹除哪些邏輯單元之細節作為指令之部分。
雖然在壽命終點(EOL)環境中作出了描述，但此卡尺寸重整可用於其他應用。舉例而言，主機可在卡之終點(用邏輯術語講，作為最後的邏輯單元區段)中保持資料，且藉由使卡之感知的容量減小此邏輯單元之尺寸而使該資料對其他使用者隱藏，使得因該區段對其他使用者不可見，而將不被存取。對於另一實例，可能存在以下情形：藉由將較大的容量卡降級至較小的容量卡(藉由自明顯的位址空間有效去除顯著數目之扇區)，於製造期間減小卡容量。ResizeCapacity指令之引入給予主機為EOL恢復及其他目的而參與此過程的能力。一應用(其可用於EOL環境中)將為給卡裝上比方說標為64M位元組之128M位元組的一實際實體容量，且使系統僅使用64M位元組，保留其他64M位元組作為快閃記憶體。當第一64M位元組接近其可使用壽命之終點時，卡可通知主機且使主機開始使用第二(新的)64M位元組分割區，例如，藉由發出一指令以將第一分割區之內容複製至第二分割區內。與由卡自動執行相反，主機進行此係合適的，因為其將需要"長"時間(因為其將大大超過可透明地加以隱藏之時間量)，且主機將較佳地做此決策。
因此，應將該等提出的實例考慮為說明性的而非限制性的，且本發明並不限於本文中給定之細節，而可在隨附的申請專利範圍之範疇內加以修改。
11．．．記憶體元件陣列
15．．．匯流排
17．．．位址解碼器
19．．．支援及控制電路
21．．．緩衝記憶體
23．．．ECC硬體及軟體
25．．．非揮發性記憶體
100．．．主機系統
104．．．匯流排
108．．．微處理器
112．．．隨機存取記憶體(RAM)
116．．．輸入/輸出電路
120．．．非揮發性記憶體裝置
124．．．非揮發性記憶體/單一快閃記憶體晶片
128．．．記憶體控制系統/控制器
130．．．介面電路區塊
圖1a為一包括一非揮發性記憶體裝置之一般主機系統之圖解表示。
圖1b為一記憶體系統(例如，圖1a之記憶體裝置120)之圖解表示。
圖2展示壽命終點計算之典型情況。
圖3展示記憶體區塊之降級比預期的要快之情況。
圖4展示壽命終點計算之一例示性實施例。
圖5說明一記憶體裝置之連貫使用。
圖6說明一記憶體裝置之非連貫使用。
圖7展示校準及按時間單位之壽命終點計算。
圖8展示用於EOL恢復之主機－卡協商之實例。
(無元件符號說明)

Claims (27)

  1. 一種操作一記憶體裝置的方法，該記憶體裝置具有複數個實體記憶體區段，該等複數個實體記憶體區段之每一者具有複數個非揮發性記憶體元件且經組織為邏輯單元，該方法包含該記憶體裝置：在一第一模式中操作，其中該記憶體裝置提供一第一可存取實體記憶體容量至一主機，以回應來自該主機的一存取請求；將該記憶體裝置的剩餘壽命之一預期量之一指示傳送至該主機；為回應剩餘壽命之該預期量之該指示的傳送，於該記憶體裝置接收來自該主機的一指令，以減小可存取實體記憶體容量，從該第一可存取實體記憶體容量減小至一第二可存取實體記憶體容量；及接收該指令之後，在一第二模式中操作，其中該記憶體裝置提供該第二可存取實體記憶體容量以回應一隨後的存取請求。
  2. 如請求項1之方法，其中，回應於自該主機至該記憶體裝置之用以減小可存取實體記憶體容量之該指令，該記憶體裝置抹除該非揮發性記憶體元件之一數目之邏輯單元。
  3. 如請求項2之方法，其中，回應於自該主機至該記憶體裝置之用以減小可存取實體記憶體容量之該指令，該記憶體裝置更新該記憶體裝置用來進行操作之協定。
  4. 如請求項3之方法，其中更新該記憶體裝置用來進行操作之該協定包括重設一或多個暫存器值，該或該等暫存器值可由該主機存取並表示該記憶體裝置的一容量。
  5. 如請求項3之方法，其中更新該協定包括改變經組織為該等邏輯單元中之每一者的實體記憶體區段之一數目。
  6. 如請求項3之方法，其中在該抹除該非揮發性記憶體元件之一數目之邏輯單元後，在該主機存取具有該第二可存取實體記憶體容量之一可存取實體記憶體容量之該記憶體裝置前，該記憶體裝置發送該抹除完成之一指示至該主機。
  7. 如請求項2之方法，進一步包含接收該等非揮發性記憶體元件之邏輯單元之該數目，以抹除自該主機至該記憶體裝置作為該指令之部分，以減小可存取實體記憶體容量。
  8. 如請求項1之方法，其進一步包含在操作該記憶體裝置前重新格式化該記憶體裝置，其中，該主機存取具有該第二可存取實體記憶體容量之一可存取實體記憶體容量之該記憶體裝置。
  9. 如請求項1之方法，進一步包含該記憶體裝置提供該記憶體裝置之剩餘壽命之該預期量之該指示至該主機，以回應來自該主機之一狀態請求。
  10. 如請求項1之方法，進一步包含該記憶體裝置提供該記憶體裝置的之剩餘壽命之該預期量之該指示至該主機，以回應該記憶體裝置判斷剩餘壽命之該預期量小於一預 定值。
  11. 如請求項1之方法，其中回應於該記憶體裝置轉變為一唯讀模式，將該記憶體裝置之剩餘壽命之該預期量之該指示自該記憶體裝置提供至該主機。
  12. 如請求項1之方法，其中該記憶體裝置之剩餘壽命之該預期量之該指示包括抹除之邏輯單元之一數目。
  13. 一種記憶體裝置，其包含：一記憶體，其具有複數個實體記憶體區段，該複數個實體記憶體區段之每一者具有複數個非揮發性記憶體元件且經組織為邏輯單元；及一控制器，其中該控制器經組態以邏輯地存取具有一第一可存取實體記憶體容量之該記憶體，傳送該記憶體的之剩餘壽命之一預期量之一指示至一主機，接收來自該主機回應剩餘壽命的該預期量之該指示的一指令，並且為回應接收該指令，隨後邏輯地存取具有一第二可存取實體記憶體容量之該記憶體，其中該第二可存取實體記憶體容量小於該第一可存取實體記憶體容量。
  14. 如請求項13之記憶體裝置，該記憶體進一步包括：抹除電路，其可附接至該等非揮發性記憶體元件，其中，回應於來自該主機之該指令，該記憶體裝置經組態以抹除該非揮發性記憶體元件之一數目之邏輯單元。
  15. 如請求項14之記憶體裝置，其中該控制器根據一協定操作該記憶體裝置，且回應於該指令，該控制器更新該記憶體裝置用來進行操作之該協定。
  16. 如請求項15之記憶體裝置，該記憶體裝置包括一或多個暫存器，其中更新該協定包括重設一或多個暫存器值，該主機可自該或該等暫存器值判定該記憶體裝置之容量。
  17. 如請求項15之記憶體裝置，其中更新該協定包括改變該控制器將該等邏輯單元中之每一者組織為的實體記憶體區段之數目。
  18. 如請求項15之記憶體裝置，其中在完成該非揮發性記憶體元件之一數目之邏輯單元之該抹除後，該控制器發送該抹除完成之一指示至該主機。
  19. 如請求項15之記憶體裝置，其中該指令供應抹除的該非揮發性記憶體元件之邏輯單元之該數目。
  20. 如請求項13之記憶體裝置，其中該等非揮發性記憶體元件之每一者具有一有限數目重寫循環之一壽命，該記憶體裝置進一步包括：重寫電路，其可連接至該等非揮發性記憶體元件，藉此可重寫該等非揮發性記憶體元件，且其中該控制器維持一指示該等非揮發性記憶體元件已經歷的重寫之該數目之參數，基於該參數之值判定記憶體裝置之剩餘壽命之預期量之該指示，及將剩餘壽命之該預期量之該指示提供至該主機，且其中自該主機至該記憶體裝置之用以減小可存取實體記憶體容量之該指令係回應於該記憶體裝置之剩餘壽命之該預期量之該指示。
  21. 如請求項20之記憶體裝置，其中回應於一來自該主機之狀態請求，該記憶體裝置之剩餘壽命之該預期量之該指示經自該記憶體裝置提供至該主機。
  22. 如請求項20之記憶體裝置，其中回應於剩餘壽命之該預期量小於一預定值，該記憶體裝置之剩餘壽命之該預期量之該指示經自該記憶體裝置提供至該主機。
  23. 如請求項20之記憶體裝置，其中回應於該記憶體裝置轉變為一唯讀模式，該記憶體裝置之剩餘壽命之該預期量之該指示經自該記憶體裝置提供至該主機。
  24. 如請求項20之記憶體裝置，其中該記憶體裝置之剩餘壽命之該預期量之該指示包括抹除之邏輯單元之一數目。
  25. 如請求項13之記憶體裝置，其中該記憶體裝置能可拆卸地連接至該主機。
  26. 如請求項13之記憶體裝置，其中該記憶體裝置嵌入於該主機中。
  27. 如請求項13之記憶體裝置，其中該記憶體裝置進一步包括一無線介面，該記憶體系統經由該無線介面與該主機通信。
TW096117240A 2006-09-28 2007-05-15 記憶卡之壽命終點恢復及尺寸重整 TWI428739B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/536,192 US7596656B2 (en) 2006-09-28 2006-09-28 Memory cards with end of life recovery and resizing
US11/536,158 US20080082725A1 (en) 2006-09-28 2006-09-28 End of Life Recovery and Resizing of Memory Cards

Publications (2)

Publication Number Publication Date
TW200821827A TW200821827A (en) 2008-05-16
TWI428739B true TWI428739B (zh) 2014-03-01

Family

ID=38976611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096117240A TWI428739B (zh) 2006-09-28 2007-05-15 記憶卡之壽命終點恢復及尺寸重整

Country Status (5)

Country Link
EP (1) EP2069939B1 (zh)
JP (1) JP5102299B2 (zh)
KR (1) KR101287817B1 (zh)
TW (1) TWI428739B (zh)
WO (1) WO2008042467A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763317B (zh) * 2020-06-12 2022-05-01 台灣積體電路製造股份有限公司 記憶體系統及操作記憶體的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291152B2 (en) * 2009-01-07 2012-10-16 Silicon Motion, Inc. Method for operating non-volatile memory and data storage system using the same
IT1403899B1 (it) * 2010-12-30 2013-11-08 Incard Sa Metodo e sistema per controllare la perdita di affidabilita' di una memoria non volatile
KR101824295B1 (ko) 2011-08-12 2018-01-31 샌디스크 테크놀로지스 엘엘씨 솔리드 스테이트 장치 가상화를 포함하는 캐시 관리
JP5853596B2 (ja) * 2011-10-31 2016-02-09 沖電気工業株式会社 半導体ディスク寿命監視装置
WO2013094914A1 (ko) * 2011-12-23 2013-06-27 한양대학교 산학협력단 플래시 메모리의 수명 인디케이터를 제공하는 장치 및 장치
KR101404260B1 (ko) 2011-12-23 2014-06-05 한양대학교 산학협력단 플래시 메모리의 수명 인디케이터를 제공하는 장치 및 장치
TWI492051B (zh) * 2012-09-05 2015-07-11 Silicon Motion Inc 資料儲存裝置與快閃記憶體控制方法
TWI511035B (zh) * 2013-03-08 2015-12-01 Acer Inc 動態調整快取層級方法
CN104063182B (zh) * 2013-03-20 2017-04-12 宏碁股份有限公司 动态调整快取层级方法
JP6167067B2 (ja) * 2014-05-19 2017-07-19 京セラドキュメントソリューションズ株式会社 データ記憶装置及び画像処理装置
JP6515799B2 (ja) * 2015-12-18 2019-05-22 京セラドキュメントソリューションズ株式会社 電子機器及びメモリー寿命警告プログラム
JP6881330B2 (ja) * 2018-01-24 2021-06-02 京セラドキュメントソリューションズ株式会社 電子機器及びメモリー制御プログラム
JP7039361B2 (ja) * 2018-03-30 2022-03-22 キヤノン株式会社 記録装置
KR102291379B1 (ko) * 2020-01-31 2021-09-07 정기용 인공지능을 이용한 하드 디스크의 사용 기간 예측과 이레이징 및 디가우징 판단 방법
CN111696598B (zh) * 2020-06-12 2022-04-26 合肥沛睿微电子股份有限公司 存储装置及其低级格式化方法
KR20220167077A (ko) * 2021-06-11 2022-12-20 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407317B2 (ja) * 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
US5524231A (en) 1993-06-30 1996-06-04 Intel Corporation Nonvolatile memory card with an address table and an address translation logic for mapping out defective blocks within the memory card
JP3557511B2 (ja) * 1997-08-27 2004-08-25 沖電気工業株式会社 半導体ディスク装置の寿命算出方法
JP3242890B2 (ja) * 1998-12-16 2001-12-25 株式会社ハギワラシスコム 記憶装置
US6249838B1 (en) 1998-12-28 2001-06-19 Cisco Technology Inc. Physical medium information in file system header
JP2000112818A (ja) * 1999-09-03 2000-04-21 Matsushita Graphic Communication Systems Inc フラッシュメモリ制御装置及び方法
JP3741258B2 (ja) * 2000-03-31 2006-02-01 シャープ株式会社 半導体記憶装置およびその救済方法
JP2003085054A (ja) * 2001-06-27 2003-03-20 Mitsubishi Electric Corp フラッシュメモリを搭載した半導体記憶装置における装置寿命警告発生システムとその方法
US6751766B2 (en) 2002-05-20 2004-06-15 Sandisk Corporation Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
KR100504401B1 (ko) 2005-02-01 2005-07-28 주식회사 하이스마텍 비휘발성 메모리의 제어 방법 및 시스템
JP4570891B2 (ja) 2004-03-30 2010-10-27 ルネサスエレクトロニクス株式会社 記憶装置
JP2006065384A (ja) * 2004-08-24 2006-03-09 Matsushita Electric Ind Co Ltd 半導体装置
JP2006085380A (ja) 2004-09-15 2006-03-30 Toshiba Corp ファイルストレージデバイス、プログラム、及び不揮発性半導体メモリの書込方法
JP2006107363A (ja) * 2004-10-08 2006-04-20 Toshiba Corp 携帯可能電子装置と携帯可能電子装置に用いられるメモリアクセス方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763317B (zh) * 2020-06-12 2022-05-01 台灣積體電路製造股份有限公司 記憶體系統及操作記憶體的方法

Also Published As

Publication number Publication date
JP5102299B2 (ja) 2012-12-19
EP2069939A1 (en) 2009-06-17
KR101287817B1 (ko) 2013-07-26
TW200821827A (en) 2008-05-16
WO2008042467A1 (en) 2008-04-10
KR20090082365A (ko) 2009-07-30
JP2010505193A (ja) 2010-02-18
EP2069939B1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
TWI428739B (zh) 記憶卡之壽命終點恢復及尺寸重整
TWI431476B (zh) 操作一記憶體系統、一包含一主機與一記憶體系統之系統、及一或多個記憶體裝置與一主機之方法
US7596656B2 (en) Memory cards with end of life recovery and resizing
US7778077B2 (en) Non-volatile memory system with end of life calculation
US7523013B2 (en) Methods of end of life calculation for non-volatile memories
US20080082725A1 (en) End of Life Recovery and Resizing of Memory Cards
US9916087B2 (en) Method and system for throttling bandwidth based on temperature
US10684794B2 (en) Distributed power management for non-volatile memory controllers
KR101394845B1 (ko) 비휘발성 메모리 상태 정보를 획득하여 이용하기 위한 시스템들 및 방법들
US8799747B2 (en) Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
CN102831067B (zh) 用于执行包括环境条件的数据保持的系统和方法
KR101475645B1 (ko) 정보 처리 장치, 외부 기억 장치, 호스트 장치, 중계 장치, 컴퓨터 판독 가능한 기록 매체, 및 정보 처리 장치의 제어 방법
US20170168713A1 (en) Variable Bit Encoding Per NAND Flash Cell to Extend Life of Flash-Based Storage Devices and Preserve Over-Provisioning
CN108369818B (zh) 一种闪存设备的刷新方法和装置
US8402204B2 (en) Methods for measuring usable lifespan and replacing an in-system programming code of a memory device, and data storage system using the same
WO2014147735A1 (ja) 記憶装置および記憶装置制御方法
CN112015332A (zh) 控制器及其操作方法
CN114296634B (zh) 存储器资源使用率检测及存储分配方法及装置
JP6403130B2 (ja) 情報記録システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees