JP5102299B2 - メモリカードの寿命末期の回復およびサイズ変更 - Google Patents

Description

本発明は、一般的には、大量デジタルデータ記憶システムに関し、より詳細には、そのようなメモリ素子の容量のサイズを変更することに関する。

フラッシュメモリ記憶システムなどの不揮発性メモリシステムの使用が、そのようなメモリシステムのコンパクトな物理的サイズや不揮発性メモリが繰り返し再プログラムされる能力に起因して増加している。フラッシュメモリ記憶システムのコンパクトな物理的サイズが装置におけるそのような記憶システムの使用を促進しているので、フラッシュメモリ記憶システムはますます普及してきている。フラッシュメモリ記憶システムを使用する装置としては、デジタルカメラ、デジタルビデオカメラ、デジタル音楽プレーヤ、ハンドヘルド形パーソナルコンピュータおよびグローバルポジショニング装置が挙げられるが、それらに限定されない。フラッシュメモリ記憶システムに含まれた不揮発性メモリを繰り返し再プログラムする能力によって、フラッシュメモリ記憶システムは使用され、再使用されることが可能である。

フラッシュメモリシステム内の不揮発性メモリ、すなわちより詳細には不揮発性メモリ記憶セルは、繰り返しプログラムされ、消去されてもよいが、各セルすなわち物理的位置は、セルが摩滅する前にある回数で消去されるだけでよい。いくつかのシステムでは、セルが使用不可能であると考えられる前に、セルは、約１万回まで消去されてもよい。他のシステムでは、セルが磨滅されたと考えられる前に、セルは、およそ１０万回まで、または１００万回まででさえ消去されてもよい。セルが磨滅され、それによって、フラッシュメモリシステムの全体の記憶量の一部に対して使用ロスまたは性能の顕著な低下をもたらす場合、フラッシュメモリシステムのユーザは、例えば、記憶されたデータのロスまたはデータの記憶不能によって悪影響を及ぼされる可能性がある。

フラッシュメモリシステム内のセル、すなわち物理的位置上の磨耗は、各セルがどれくらいの頻度でプログラムされるかに依存して変化する。セル、すなわちより一般的に記憶素子は、一度プログラムされ、次いで有効に再プログラムされないなら、そのセルに関連した磨耗は、一般的に比較的低くなる。しかし、セルが繰り返し書き込まれ、消去されれば、そのセルに関連した磨耗は、一般的に比較的高い。論理ブロックアドレス（ＬＢＡ）が、ホスト、例えば、フラッシュメモリシステムにアクセスまたはフラッシュメモリシステムを使用して、フラッシュメモリシステムに記憶されたデータにアクセスするシステムによって使用されるので、ホストが、繰り返し同じＬＢＡを使用してデータを書き込んだり、上書きするなら、当業者によって分かるように、フラッシュメモリシステム内の同じ物理的位置またはセルが、繰り返し書き込まれたり、消去される。

いくつかのセルが有効に磨滅される一方で、他のセルが比較的磨滅されていない場合、磨滅されたセルの存在は、一般的に、フラッシュメモリシステムの全体性能を危うくし、プログラムまたは消去しない（結局、システムは、データを記憶するのに必要なブロックを使い果たす場合がある）、または読み出し時に信頼性の低いデータを有するブロックに明示される可能性がある。エラー補正技術が使用され得るが、エラー補正は時間がかかり、ある点では、システムは、データ記憶信頼性が、補正できないエラーまたは過度のコマンド（読み出しおよび書き込みの両方）の実行待ち時間を引き起こすハイレベルの補正可能なエラーに起因して受け入れられない点に達する可能性がある。システムは、ブロック破壊をプログラムまたは消去することによりスペアブロックを使い果たす前でさえ、この状態に達することがある。磨滅したセル自体に関連する性能の低下に加えて、磨滅されないセルの不十分な数が、所望のデータを記憶するのに利用可能な場合、フラッシュメモリシステムの全体性能は悪影響を及ぼされる可能性がある。しばしば、フラッシュメモリシステムの他の多くのセルが比較的磨滅されていない場合さえ、磨滅したセルの決定的な数がフラッシュメモリシステム内にある場合、フラッシュメモリシステムは使用不可能であると考えられる可能性がある。

そのようなメモリの寿命を向上させる多くの方法があるが、メモリが磨滅し、データが失われる、または読み出し専用モードになる前に、メモリがどれだけの寿命を残すかをユーザが知ることは有利である。米国公開特許出願第２００３／０００２３６６号（特許文献１）は、スペア記憶領域の数が、所定の値より小さい場合、警告を発生するメモリについて記載しているが、この警告は、メモリがこの状態に達した後で、かつこのときのスペア記憶残留領域の数のみに基づいて付与される。時間の経過とともに磨耗の直線的に増加する手段に基づいた評価も残りの寿命の表示ももたらさない。従って、ユーザに、メモリおよびその残りの寿命の状態についての情報をもたらすことに、改良の余地がある。

米国公開特許出願第２００３／０００２３６６号 米国特許出願第１０／８４１，３７９号 米国特許出願第１０／６８６，３９９号 米国特許第５，５３２，９６２号 米国特許第６，４５６，５２８号 米国特許出願第１１／３２１，２１７号 米国特許出願第１１／３２０，９１６号 米国特許出願第１０／９９０，１８９号 米国特許第５，８９０，１９２号 米国特許第５，４３０，８５９号 米国公開特許出願第２００５／０１４４３６０号 米国公開特許出願第２００５／０１４１３１３号 米国公開特許出願第２００５／０１４１３１２号 米国公開特許出願第２００５／０１６６０８７号 米国公開特許出願第２００５／０１４４３６５号 米国特許第６，２３０，２３３号 米国特許出願第１０／２８１，７３９号

ホストは、フラッシュまたは他のメモリカードなどのメモリ素子の容量のサイズを変更する能力を備えることができる。例示的な実施形態では、サイズ変更は、使用可能な寿命を伸ばすことができるように、メモリ素子の低減された容量で、寿命末期（ＥＯＬ）状況で使用されることができる。また、ホストは、この目的のための１セットのコマンドによってカードの容量のサイズを変更する能力を備えることができる。１つの実施形態では、メモリ素子の寿命を伸ばす１セットのコマンドは、メモリ素子のステータスを要求する第１のコマンド、カードが作動する論理ユニットのサイズをホストにメモリ素子が報告するための第２のコマンド、メモリ素子の容量のサイズを変更する第３のコマンドを含む。容量サイズ変更コマンドに応じて、カードまたはメモリ素子は、論理ユニットの指定数を消去する。従って、カードは、次いで、そのプロトコル用のそのデータベースを更新することとなる。カードは、このプロセスが完了する場合、ホストに示すことができ、カードは、次いで、論理的に再フォーマットすることができる。

本発明のさらなる態様、利点および特徴は、その例示の実施例の以下の説明に含まれている。本願明細書で参照されるすべての特許、特許出願、論文、本、仕様書、他の出版物、文献および事物は、あらゆる目的のためにその全体が本願明細書において参照により援用されている。援用されている出版物、文献または事物と本願明細書の本文との間の用語の定義または使用における矛盾または不一致がある場合には、本願明細書中の用語の定義または使用が優先する。

本発明は、添付図面と関連して以下の説明を参照することによって最も良く理解される。

不揮発性メモリ素子を含む一般的なホストシステムの図表示である。 メモリシステム、例えば、図１ａのメモリ素子１２０の図表示である。 寿命末期計算の典型的な場合を示す。 メモリブロックの劣化が予想より速い場合を示す。 寿命末期計算のための例示的な実施形態を示す。 メモリ素子の均一な使用を示す。 メモリ素子の均一でない使用を示す。 タイムユニットにおける較正および寿命末期計算を示す。 ＥＯＬ回復のホスト−カードネゴシエーションの例を示す。

本発明は、ユーザに、メモリカードまたは制限のある寿命の他のメモリ素子の残りの寿命情報および寿命末期（ＥＯＬ）情報をもたらすことに関する。本願明細書に記載された実施形態は、不揮発性ＥＥＰＲＯＭ系メモリシステムについて説明しているが、本発明の種々の態様は、「磨耗」の影響を受けやすい任意のタイプの記憶媒体に適用可能である。例えば、新たなタイプの不揮発性メモリ技術は、相変化メモリである。所定の材料の相を変化することにより情報が記憶される。そのようなシステムの他の多くの例が、米国特許出願第１０／８４１，３７９号（特許文献２）に挙げられている。そのようなシステムは、さらに、「磨耗」する傾向がある可能性があり、記憶媒体は、媒体が繰り返される回数が増加するので、情報を記憶することができない。本発明は、容易にそのような技術に適用することができる。

「よりなだらかな」操作値またはアルゴリズム（知的消去またはプログラミングプロセスにおけるなど）、（例えば、米国特許出願第１０／６８６，３９９号（特許文献３）に記載された）磨耗平滑化(wear leveling) を使用する、（例えば、米国特許第５，５３２，９６２号（特許文献４）に記載された）マージン値を使用する、（例えば、米国特許第６，４５６，５２８号（特許文献５）に記載された）バイナリモードの多層メモリを操作するなどのメモリ寿命を改善する多くの方法、または（米国特許出願第１１／３２１，２１７号（特許文献６）および第１１／３２０，９１６号（特許文献７）に記載されるように）データを符号化し、かつ記憶する方法は公知である。これらの技術および他の技術は、メモリが続く時間を改善することができるが、さらに、結局、許容できない残りの有効容量（ブロック破壊による）または性能（速度、信頼性）の点に達する。これがいつ生じるかのいくつかの表示を有することはユーザに非常に有益であり、従って、ユーザが計画することを可能にする。

本発明は、多くの態様および実施形態を有する。これらの第１のものによれば、メモリカードまたは他のメモリ素子は、ユーザに、タイムユニット（時間、日）の観点から、残りの寿命量をもたらすことができる。他の実施形態では、カードは、その残る最初の割合の観点から残りの寿命量をもたらすことができる。一方のオプションでは、メモリは、さらに、ＥＯＬ警告をもたらすことができ、それは、カードがいくつかの相対年代に達したという表示であり、およそ寿命の８０または９５％が終了したとも言える。メモリカードタイプの実施形態を使用して、検討が主として与えられるが、本発明の種々の態様は、ホスト（メモリカード、ＵＳＢ装置など）、組み込みメモリシステムなどに取り外し可能に接続することができるメモリシステムのために実行することができる。

本発明は、相対的な寿命末期を算出するためのいくつかの方法を提供する。例えば、残りの寿命の割合は、メモリブロックごとの消去数に基づくことができ、またはスペアブロックの数が低くなりすぎるなら、調整可能とすることができる。前述したように、他の実施形態において、調節を、読み出し、プログラム、消去時間、ブロック破壊率などの際のエラー率にしたがってなすことができる。これらの方法は、さらに、ＥＯＬ警告フラグを提供することができる。実際のユニット時間におけるメモリの残りの寿命の計算は、他の方法において、ホストからの較正情報またはホストによってなされた測定に基づいて、カードによってなすことができる。本発明の他の態様において、寿命末期情報を表示する多くの方法が示される。

Ａ．メモリ機構および基礎的定義
最初に図１ａを参照すると、不揮発性メモリ素子、例えば、コンパクトフラッシュメモリカードなどのメモリカードを含む一般的なホストシステムが説明されている。ホストすなわちコンピュータシステム１００は、一般的に、マイクロプロセッサ１０８、ランダムアクセスメモリ（ＲＡＭ）１１２および入出力回路１１６が通信することを可能にするシステムバス１０４を含む。当然のことながら、ホストシステム１００は、他の部品、例えば、表示装置、ネットワーク装置を一般的に含んでいてもよいが、それらは実例の目的のために示されていない。

一般的に、ホストシステム１００は、静止画像情報、オーディオ情報、ビデオ画像情報または他のタイプのデータを含む情報を保存または記憶することができてもよいが、それらに限定されない。そのような情報は、リアルタイムで保存されてもよく、無線でホストシステム１００に送信されてもよい。ホストシステム１００は、実質的に任意のシステムであってもよいが、ホストシステム１００は、典型的には、デジタルカメラ、ビデオカメラ、移動体通信装置、ポータブル計算装置、オーディオプレーヤ、ビデオプレーヤまたは他のデジタル家電などのシステムである。しかし、当然のことながら、ホストシステム１００は、一般的には、実質的に、データまたは情報を記憶し、データまたは情報を検索する任意のシステムであってもよい。また、データを保存するだけまたはデータを検索するだけのシステムであってもよい。すなわち、ホストシステム１００は、データを記憶する専用システムであってもよく、あるいはデータを読み出す専用システムであってもよい。一例として、ホストシステム１００は、データを書き込むかまたは記憶するためのみに配置されたメモリライターであってもよい。または、ホストシステム１００は、典型的には、データを読み出すかまたは検索し、かつデータを保存しないように配置されたＭＰ３プレーヤなどの装置であってもよい。

不揮発性メモリ素子１２０は、バス１０４と接続するように配置されて、情報を記憶する。任意のインターフェイス回路ブロック１３０は、不揮発性メモリ素子１２０がバス１０４と通信することを可能とする。インターフェイス、例えばインターフェイス回路ブロック１３０が存在する場合、インターフェイス回路ブロック１３０は、バス１０４上でのロードを低減する役目をする。不揮発性メモリ素子１２０は、不揮発性メモリ１２４およびメモリ制御システム１２８を含む。１つの実施形態では、不揮発性メモリ素子１２０は、単一チップまたは金型で実装することができる。または、不揮発性メモリ素子１２０は、マルチチップモジュールで、または多数の個別の部品として実装することができる。不揮発性メモリ素子１２０の１つの実施形態は、図１ｂについてより詳細に以下に説明される。不揮発性メモリ素子１２０は、実質的に、任意の適切な不揮発性メモリ素子、例えば、取り外し可能なメモリカードまたは組み込みサブシステムであってもよい。

不揮発性メモリ１２４は、必要に応じて、データがアクセスされ、読み出されるように、データを記憶するように配置されている。データを記憶し、データを読み出し、データを消去する方法は、一般的には、メモリ制御システム１２８によって制御される。１つの実施形態では、メモリ制御システム１２８は、不揮発性メモリ１２４の異なる部分が実質的に同じ割合で磨滅されることにより、その寿命が実質的に最大にされるように、不揮発性メモリ１２４の操作を管理する。例えば、メモリコントローラは、領域の部分が激しい磨耗を受ける状態で、低い磨耗のブロックを再利用するなどの多数の磨耗平滑化技術の１つを実行することができる。磨耗平滑化技術のいくつかの例が、２００４年１１月１５日に出願された米国特許出願第１０／９９０，１８９号（特許文献８）に挙げられている。

不揮発性メモリ素子１２０は、一般的には、メモリ制御システム１２８、つまりコントローラを含むように記載されている。具体的には、不揮発性メモリ素子１２０は、不揮発性メモリ１２４およびコントローラ１２８の機能のための個別チップを含んでいてもよい。一例として、これらに限定されないが、ＰＣカード、コンパクトフラッシュカード、マルチメディアカードおよびセキュアデジタルカードを含む不揮発性メモリ素子が、個別のチップに実装することができるコントローラを含む一方で、他の不揮発性メモリ素子は、個別のチップに実装されるコントローラを含まなくてもよい。不揮発性メモリ素子１２０が個別のメモリおよびコントローラチップを含まない実施形態では、メモリおよびコントローラの機能は、単一チップに一体化されてもよい。さらに、コントローラは、ホストシステム上に位置してもよく、不揮発性メモリ素子１２０は、コネクタまたは他のタイプのインターフェイスを介してホスト上のコントローラに接続される。それとは関係なく、本発明の範囲は、メモリシステムの異なる形態および組み合わせをすべて包含し、メモリ媒体内の磨耗のレベルは、制御システムによって制御される。例えば、コントローラは、ホストシステムのマイクロプロセッサ上のソフトウェア内で実装されてもよい。

図１ｂを参照して、不揮発性メモリ素子１２０の１つの例がより詳細に説明される。当然のことながら、図１ｂは、単一フラッシュメモリチップ１２４および個別のコントローラ１２８を含む不揮発性メモリ素子１２０の１つの実施形態を示す。メモリ１２４は、半導体基板上に形成された適切なアドレス回路および制御回路と共に、メモリセルのアレイであってもよく、１ビット以上のデータが、メモリセルの個々の記憶素子に２つより多いレベルのうちの１つまたは電荷分布を記憶することにより、個々のメモリセルに記憶される。不揮発性でフラッシュ形の電気的に消去可能でプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）は、そのようなシステム用メモリの普通のタイプの例である。

説明される実施形態では、コントローラ１２８は、データを記憶するためにメモリシステムを使用するホストコンピュータまたは他のシステムにバス１５を介して通信する。バス１５は、一般的に、図１ａのバス１０４の一部である。制御システム１２８は、また、メモリ１２４の操作を制御し、メモリ１２４は、メモリセルアレイ１１を含んでいてもよく、ホストによってもたらされるデータを書き込み、ホストによって要求されたデータを読み出し、メモリ１２４を操作する際に様々なハウスキーピング機能を行う。制御システム１２８は、関連したメモリ、様々な論理回路等を有する汎用マイクロプロセッサまたはマイクロコントローラを含んでいてもよい。１つまたは複数の状態マシンも、特殊ルーチンの性能を制御するためにしばしば含まれる。

メモリセルアレイ１１は、典型的に、アドレスデコーダ１７を介して、制御システム１２８によってアドレスされる。デコーダ１７は、制御システム１２８によってアドレスされるメモリセルのグループにデータをプログラムし、グループからデータを読み出し、またはグループを消去するために、アレイ１１のワード線およびビット線に正確な電圧を印加することができる。さらなる回路１９は、読み出されるかまたは書き込まれるデータを一時的に記憶するためのデータレジスタ、アドレスされたセルのグループにプログラムされるデータに依存するアレイの要素に印加される電圧を制御するプログラミングドライバ、様々な電圧および制御信号のシークエンシングを制御する状態マシンを含んでいてもよい。また、これらのサポートおよび制御回路１９が、カウンタまたは他の制御情報用の若干の不揮発性メモリを含んでいてもよい。回路１９は、さらに、センス増幅器、およびメモリセルのアドレスされたグループからデータを読み出すのに必要な他の回路を含んでいてもよい。アレイ１１にプログラムされるデータ、またはアレイ１１から直近で読み出されたデータは、典型的には、制御システム１２８内のバッファメモリ２１に記憶される。制御システム１２８は、また、通常、コマンドおよび状況データなどを一時的に記憶するための様々なレジスタなどを含む。また、制御システム１２８は、電源が切られた場合でさえ、維持したい様々な制御データを記憶することができる若干の不揮発性メモリ２５を含んでいてもよい。他の場合では、制御システム１２８は、不揮発性メモリ１２４で任意のそのような永続的な記録を保持してもよい。

１つの特有の実施形態では、アレイ１１は、メモリセルの多くのブロック０〜Ｎに分割される。好ましい実施形態では、ブロックは、消去のユニットであり、一緒に消去されるメモリセルの最小数である。また、図１ｂに示されるように、各ブロックは、典型的に、多くのページに分割される。ページは、プログラミングの最小ユニットであり、ユーザデータの１つまたは複数のセクタが、典型的には、各ページ内に記憶される。セクタは、ホストが不揮発性メモリをアドレスするか、あるいは不揮発性メモリにまたは不揮発性メモリから転送する論理データの最小ユニットである。ディスクドライブアプリケーションでは、典型的には、５１２バイトである。ある不揮発性メモリは、第１のプログラミング後に消去された状態で残る個々のビットを、最初にページを消去することなく後のページプログラム操作でプログラムすることができる部分ページプログラミングを可能にする。いくつかの多状態メモリは、より低いプログラムされた状態で既にプログラムされたビットを、後のページプログラム操作でより高い状態にプログラムされることさえ可能としてもよい。これらのメモリでは、セクタまたはセクタの部分でさえ、異なる時にプログラムされてもよい。しかし、１つのページは、プログラミングの基本ユニットのままであり、単に、いくつかのビットは、マスクされ、その後プログラムされてもよい。本発明を、消去、読み出しおよび／または書き込みのユニットの物理的な実装にかかわらず、任意の適切なメモリシステムに適用することができる。

説明された実施形態の図１ｂに示されるように、１つのページは、ユーザデータおよびオーバーヘッドデータの両方を含んでいてもよい。オーバーヘッドデータは、典型的には、ページに含まれたユーザデータから計算された誤り訂正符号（ＥＣＣ）を含み、ＥＣＣは、オーバーヘッドデータのうちのいくつかまたはすべてを含んでいてもよい。データがアレイ１１にプログラムされる場合、制御システム１２８の一部２３は、ＥＣＣを計算し、データがアレイ１１から読み出される場合、ＥＣＣのチェックもする。また、オーバーヘッドデータは、ユーザデータの論理アドレス、ページおよび／またはブロックの物理アドレス、アドレス地図情報、物理ブロックによって受けた消去サイクルの数、暗号情報および／または他の統計値またはデータを含んでいてもよい。図１ｂに示されるように、オーバーヘッドデータの一部またはすべては、各ページに記憶されてもよい。または、オーバーヘッドデータの一部またはすべては、各ブロック内の特定位置に記憶されてもよく、あるいはユーザデータから離れたブロックにさらに記憶されてもよい。オーバーヘッドデータに記憶されたＥＣＣを、エラーにおけるビット数を示すことにより読み出された関連するデータの信頼性のある表示を付与するために使用することができる。メモリシステムコントローラは、そのようなエラーの頻度および大きさを追跡することができる。この情報は、セルのグループの磨耗を推測することができるパラメータを提供する。

データの１つのセクタは、各ページに最も一般的に含まれているが、２つ以上のセクタがその代わりにページを形成してもよく、あるいはページはセクタより小さくてもよい。例えば、米国特許第５，８９０，１９２号（特許文献９）および第５，４３０，８５９号（特許文献１０）は、チャンクのユニットにおけるデータのプログラミングおよび読み出しについて説明し、チャンクは、セクタの一部分である。いくつかのメモリシステムでは、１つのセクタは、１つのページに含まれ、１つのページは、ブロックを形成してもよい。より一般的には、ＮＡＮＤメモリシステムでは、１つまたは複数のセクタが、各ページに含まれ、８、１６または３２ページがブロックを形成する。他のメモリシステムでは、ブロックは、５１２、１，０２４またはより多いページなどの比較的多数のページから形成される。ブロックの数は、メモリシステムに所望のデータ記憶容量を提供するために選択される。アレイ１１は、典型的には、少数のサブアレイ（図示せず）に分割され、それぞれは、ブロックの一部を含み、それらは、様々なメモリ操作の実行において並列度を増加させるために多少互いに独立して作動する。多数のサブアレイの使用の例は、前に援用されている米国特許第５，８９０，１９２号（特許文献９）に記載されている。

メモリ１２４上での操作のいくつかを、それが有する能力に依存して実行することができるが、以下のセクションにより詳細に記載されたトラッキングアルゴリズムおよび様々な寿命末期技術を、そのＣＰＵ（明確には示されていない）を使用して、コントローラ１２８上で実行する。ＥＣＣハードウェアおよびソフトウェア２３は、例えば、ＢＣＨまたはリード・ソロモン法に基づいて、エラーに関する量情報（エラーの数および大きさ、エラービット数）を提供する。カードインターフェイスは、様々なＥＯＬ情報をホストに報告することを可能にし、それが必要とされる実施例では、時間が、ホストから記憶装置に通信される。

Ｂ．相対的な寿命末期計算：主要原理
相対的なＥＯＬ計算方法は、全寿命の割合で表して、カードの近似の残り寿命を与える。メモリは、通常、メモリが経験する消去プログラムサイクルの数を表す「経験カウント」または「ホットカウント」を維持する。平均ホットカウントは、単に、消去操作をすべて数え、ブロックの数で値を割ることにより算出することができる。例えば、米国公開特許出願第２００５／０１４４３６０号（特許文献１１）、第２００５／０１４１３１３号（特許文献１２）、第２００５／０１４１３１２号（特許文献１３）、第２００５／０１６６０８７号（特許文献１４）、および第２００５／０１４４３６５号（特許文献１５）に記載されたメモリシステムを以下の説明のための例示的な実施形態として受け取ることができ、これは、ＭＭＬスペースにおけるブロックの数になる。または、磨耗平滑化周期ポインタを使用するシステムでは、これは、磨耗平滑化周期ポインタがカードに巻き付ける回数を数えることによって行うことができる。例えば、米国特許第６，２３０，２３３号（特許文献１６）、米国特許出願第１０／９９０，１８９号（特許文献８）、第１０／６８６，３９９号（特許文献３）、および第１０／２８１，７３９号（特許文献１７）に記載された周期磨耗平滑化法では、すべての計算は、Ｘ平均消去の関数（典型的には線形）となり、Ｘは、磨耗平滑化変換操作間に行われる消去数である。スペアメタブロックの現在の数または消去の他の論理または物理ユニットを、さらに考慮に入れることもできる。スペア（またはプログラムまたは消去時間）の数が劇的に落ちる（または、エラー率が上がる）なら、平均ホットカウントに基づいて計算された「寿命の割合」を調節することができる。

寿命末期（ＥＯＬ）計算の主要原理のいくつかが、図２ａ〜図２ｃ、図３に示され、図２ａ〜図２ｃは、典型的な寿命末期の場合を示し、図３は、メモリブロックが予想されるより速く低下する状況を示す。特にこの例において、調節は、ブロック破壊の数およびスペアブロックの数のみに基づいてなされる。より一般的には、他のパラメータ（エラー率、プログラムまたは消去時間など）を考慮に入れることができる。典型的な場合では、ブロック破壊確率（図２ａ）は、平均ブロック消去サイクルの数にバスタブ依存性を有し、ここで、高くなる急勾配が、作業電圧や温度などのメモリタイプ（フローティングゲートＥＥＰＲＯＭ、誘電体など）および条件に特有である。初期段階では、弱いまたは不完全なセルは、比較的急速に故障し、その後、可能性は、装置の寿命のほとんどを通じて多かれ少なかれ平坦なままである。メモリセルが磨滅し始めるので、寿命末期が近づき、警告ゾーンに入ると可能性は険しくなる。ＥＯＬ計算方法は、この依存性の使用に基づき、平均ブロック消去サイクルの数上の故障したブロックの数に依存して他の形態で示すこともできる（図２ｂ）。すべての所定の製品に関して、典型的または最悪の場合の依存性は、現実的なＥＯＬ計算を行うために知られているべきである。

図２ｃは、装置に残るスペアブロックの数に関してこの同じ情報を示す。図２ｃは、経過した寿命の割合（ここでは、８０％）に基づく警告ゾーンを示すことに加えて、さらに、利用可能なスペアブロックの数が危険なほど低くなる範囲（「下スペア」）を示す。

図２ａ〜図２ｃは、メモリ素子が、予想される低下パターンに従う場合を示す。しかし、より一般的に、装置が操作されるとともに、低下の割合は、予想レベルまたは変化と異なっていてもよい。例えば、その寿命のある程度まで、装置がより厳しい作動条件で使用されてもよく、その結果、劣化の割合が増大する。これは、図３に示されている。実線は、図２ｃに示されるものと同じであり、破線は、より速い劣化による変動値である。図に示すように、低下の割合は、予想通りに開始するが、次いで、ちょうど予想される消去サイクルの標準数に基づいて、予想されるより急速に増大する。

ＥＯＬ計算は、ブロック消去の最大数Ｎに対する平均ブロック消去の現在の数ｎの比較に基づき、ここで、Ｎは、実際の予想される最悪の場合であり、カード上の消去サイクル平均ブロックの数とすることができる。Ｎは、高度に、メモリタイプ、電圧範囲、作動温度範囲、アクセスパターン、スペアブロックの最初の数などに依存する。主な問題は、パラメータの関数として、合理的に正確なブロック破壊依存性を得ることである。残りのカード寿命は、通常、Ｎに対する割合で計算される。

残りの寿命、％＝（Ｎ−ｎ）／Ｎ^* １００％

例えば、ｎが０．８Ｎであるなら、そのとき、残りの寿命＝２０％である。

ＥＯＬを示す他の方法は、カードがあるレベルの磨耗に達したという表示になり得る。この例において、カードが８０％磨滅していると考えられ、カードが「警告」作業ゾーンにある場合、ＥＯＬ警告が与えられる。警告フラグは内部にセットすることができ、特有のコマンドが出されれば、ホストに示されることになる。消去サイクルの平均数がＮに達するなら、そのとき、０％の残りの寿命が、スペアブロックを使い果たすまで、カードが完全に作業し続ける間示されるべきである。カードがスペアブロックを使い果たしている場合、読み出し専用モードに進むべきである。

消去サイクルに基づいた計算に加えて、カード上のブロックの進行中の低下が、図３に示されるように、予想されるブロック破壊分布と異なるなら、ＥＯＬ計算は調節することができる。図３は、この場合、警告が、ブロック当たりの高い消去サイクル数ではなく、低レベルの残りのスペアブロックによって引き起こされることができることを示す。したがって、消去されたサイクル数に基づいたＥＯＬ計算は、カードの実際の状態と一致するために補正される。最も単純な実行が、低いＥＯＬ値を約５％にちょうど設定することができるとともに、１つのスペアブロックのみが残るなら警告することができる。ＥＯＬ計算は、この場合、図４の表に要約された規則に従う。

図４は、メモリが終わった消去サイクルの数およびスペアブロックの数の両方を考慮に入れる寿命末期計算の１つの特有の実施形態を示す。消去サイクル数は、アクセス数につれて連続的に増大する一方で、スペアブロック数は不連続的に減少する。行は、予想される寿命Ｎに関して表された消去サイクル数に相当し、Ｎは、装置が操作されて、使用に依存して、増加または減少されるので更新することができる。第１行は、０．８Ｎ未満の安全範囲であり、第２行は、０．８Ｎ〜１Ｎの警告ゾーンであり、下部行は、予想される寿命が到達された場合のためである。第１列は、より多いスペアブロックが残る場合のためであり、その場合には、寿命は、残りの予想される割合として表される。第２列は、単一のスペアブロックのみが残る場合のためであり、その場合には、Ｎが到達されなければ、寿命は、５％の初期値に設定され、その場合には、この値は、無効にされ、０％に設定される。最後の列は、スペアブロックが残らない場合のためであり、その場合には、寿命は、０％として得られ、装置は、例示的な実施形態において、読み出し専用モードの状態になる。左上の角は、第１の列の残りおよび第２の列のすべてとともに、安全操作のゾーンであり、ＥＯＬフラグが最後の列の読み出し専用モードにさらに入る装置で設定される場合には警告ゾーンである。

より一般的に、説明される様々な実施形態のメモリは、１つまたは複数の寿命末期の基準が満たされるかまたは近似することに基づいて、１つまたは複数の方法でその挙動を変更することができる。メモリは、読み出し専用モードに入るかまたはその挙動を変更することに加えて、様々な操作を遅くし、それらのアルゴリズムを変え、特殊な目的のブロック数を低減することなどができる（米国公開特許出願第２００５／０１４４３６５号（特許文献１５）の例示的な実施形態の更新ブロックなど）。

システムは、寿命末期情報を受ける際、複数の方法でユーザに通知または警告することができる。例えば、システムは、状況バーを介して、ユーザにこの情報を提供し、寿命末期評価が更新されるので、このディスプレイを更新することができる。ユーザがこの情報に基づいて講ずる任意の行為に加えて、実施形態に依存して、ホスト自体は、方法自体をとることができる。例えば、警告は、ホストの操作システムで、または様々なアプリケーションに渡すことができる。次いで、バックアッププロセスの活性化またはアプリケーションのシャットダウン、ホストシステムの部分またはすべてをもたらすことができる。

前に説明したように、前述した実施形態は、消去数、スペアブロックの数またはこれらの組み合わせを使用するが、他のパラメータも、年齢の測定基準として、これらのパラメータと結合して、またはこれらのパラメータの代わりに使用することができる。例えば、調節も、ブロック破壊率（例えば、プログラムおよび／または消去故障の間の距離に基づいて）、ＥＣＣ結果、プログラムまたは消去時間、またはセル年齢を示す他の特性などのものを組み込むことにより、メモリセル挙動に基づくことができる。使用可能なＥＣＣ結果は、エラーの数、最大またはデータのユニットあたり、これらのエラーの大きさ（使用されるＥＣＣ方法がこれらを供給するなら）、そのようなエラーの頻度、またはこれらのいくつかの組み合わせを含むことができる。

通常状態で読み出しエラーがない場合さえ、マージン読み出し（米国特許第５，５３２，９６２号（特許文献４）に記載されるものなど）は、データ保持品質を評価するために使用することができ、様々な実施形態による、コントローラ、メモリチップ自体、他のメモリチップ、またはホストから様々な基準電圧を提供することができる。これらの様々な調節パラメータは、個々に、ＥＯＬ用の唯一の評価パラメータとして使用することができる。例えば、スペアブロックの数は、単独で、ＥＯＬを判断するために単独で使用することができる。また、多くの場合、様々なパラメータ間に相関性または重複さえあるが、より良好な結果が、多くの場合、より多くのパラメータを考慮に入れることによって達成することができる。例えば、複数のスペアブロックがあってもよいが、遅いプログラミング速度は、ＥＯＬが近いことを示す。同一のセルの仮想の場合では、これらの理想的なセルは、すべて同時に故障し、データ読み出し時に同じエラー率を示す。さらに、スペアがあってもよく、プログラム時間は、あまり長くないが、エラー率は高い。これは、同様に、ＥＯＬが、データ保持が劣っていることに起因して近いことを示す。

Ｃ．タイムユニットにおける寿命末期計算−主要原理
時間、日および週などのタイムユニットでのＥＯＬ計算は、カードの使用パターンおよびアクセス頻度に基づくことができる。さらなる使用パターンの場合には、システムクロックがあり、カードの使用率が測定される場合、タイムユニットにおける残りの寿命の計算を行うことができる。以下の例において、時間における残りの寿命は、ブロックｎ当たりの消去サイクルの現在の数および１日当たりのブロック当たりの消去の現在の数の関数として算出することができる。

残りの寿命（時間）＝（Ｎ−ｎ）／（Ｎ^* ＃時間当たりのブロック当たりの消去）

この場合、図５に示すような時間Ｔは、カードがブロック当たりＮ平均消去のレベルに達する場合の状態に相当する全体のカード寿命である。同様に、残りの寿命が２０％のレベルは、カードの残りの寿命が０．２Ｔであることを意味する。

図５は、均一な使用および一貫した作動状況に起因して、またはより複雑な状況の近似として、エージング状況の一定の割合を示す。図５の上部は、使用率を示し、寿命の間均一ととられ、警告ゾーンは、カードの寿命（０．８Ｔ）の８０％が経過した場合としてとられる。上のグラフが均一な磨耗を表示する直線である一方で、下のグラフはスペアブロックの数を示す。

カードの使用が均一でない場合、現在の使用率に基づいたＥＯＬ計算は、使用率の変化と一致するように調節することができる。図６は、カードの使用率が増大し、寿命末期の時間Ｔの計算が、カードがブロック当たりのＮ消去のレベルに非常にすぐに達すると予想されるときに、新しい値Ｔ’に再計算される場合を示す。

図６の上部に示すように、この例における使用のレベル（１日当たりの消去数の観点から）は、そのとき、使用のより高い割合に増大する場合、予想される寿命の最初の１／３の間、第１のレベルで一定としてとられる。使用率（１日当たりのブロック当たり消去数）が増大するので、残りの寿命の割合はより急速に減少する。これは、残りの寿命グラフに反映され、第１の一定の傾斜で始まる。使用が均一のままなら、破線で示すように継続する。消去数の増大により、傾斜は、その代りに急勾配になり、より短い予想される寿命を反映する。警告ゾーンは、再び、０．８Ｔで引き起こされる。ここではより早いが、図６の下のグラフに示すように、均一使用の場合に関して同じ割合で数が減少してもよい。

リアルタイムユニットで残りの寿命量を表すために、前述した方法は、現在の使用率を測定するために、システムクロックなどのいくつかの時間参照を必要とする。カードの使用が周期的パターンを有する場合には、カードがパターンを認識し、正確なＥＯＬ計算を行うことは困難である可能性がある。以下のセクションでは、システムクロックを有さないカードにおいて、タイムユニットで残りの寿命を算出する１つの実施形態について説明する。

Ｄ．ホストによる較正
ホストによる較正の実施形態では、ホストは、リアルタイムシステムクロックを有し、カードに現在の時間値を送るために、特有のコマンドを使用することができる。また、タイミング情報が、標準作動モード（例えば、ファイル属性が、ファイル自体におよび／またはファイル用ディレクトリ記録に最後の更新の時間を含むなら）に存在するなら、この情報は、特有のコマンドなしでシステムによって抽出することができる。最も単純な例は、ディレクトリ更新をモニタし、ファイルエントリに関する時間／日付情報をチェックすることである。カードは、そのとき、現在の使用率、および残りのカードの寿命を算出するために、それらの値を使用することができる。図７は、カードの使用が、周期的パターンを有する場合での方法を示し、多くのアプリケーション、例えば、使用パターンが日または週の間に特定の最高値および最低値を有するネットワークハブのための典型的な場合である。ホストは、正確な測定を行うために、少なくとも２度、例えば、時間ｔ₁ およびｔ₂ で現在の時間値を送る。カードは、時間値自体と同様に、時間ｔ ₁ およびｔ₂ までにカードによって経験されたブロックｎ₁ およびｎ₂ 当たりの消去サイクルの平均数を記憶することが必要である。残りの寿命は、このとき、以下のように算出することができる。

残りの寿命（日）＝Ｔ−ｔ₂ ＝（Ｎ−ｎ₂ ）^* （ｔ₂ −ｔ₁ ）／（ｎ₂ −ｎ₁ ）

ここで、Ｎは、ブロックごとの予想される消去の最大数であり、Ｔは、予想される寿命末期の時間である。このとき、残りのカード寿命のための評価を、特有のコマンドでホストによって読み出すことができる。単純な実行は、新しい現在の時間値を送り、残りの寿命の新しい評価を読み出すために単一コマンドを使用する。

図７は、使用を反映するために基づいて数回調整された推定寿命を示す。それは、さらに、この更新がどのように正確および不正確に使用される可能性があるかを示す。例示的な実施形態では、２つのコマンド間の参照時間の時期は、カード使用の少なくとも１つの典型的な期間をカバーする。２つのコマンド間の期間が短すぎるなら、計算は不正確になり得る。図７に説明するように、コマンドが使用最高値（ｔ’₁ およびｔ’₂ ）または最低値（ｔ”₁ およびｔ”₂ ）の間に出されるなら、寿命末期の計算（相応して、Ｔ’およびＴ”）は、正確なもの（Ｔ）から遠くなり得る。ホストアプリケーションがコマンドを例えば、週に一度同時に出す場合、ＥＯＬ計算は、より正確になり得る。時間ｔ₁ およびｔ₂ の使用は、サンプル期間のより正確な選択を反映する選択を反映する。ここでの仮定は、ホストが、典型的な使用パターンについてのいくつかの認識、または少なくともパターンの期間を有し、そのとき、カードは良好であるということである。

Ｅ．ホストによる「リアルタイム」ＥＯＬ測定およびさらなる改良
代替の方法は、ホスト自体による使用率測定を行うことに基づくことができる。この場合、ホストは、周期的に、時間ｔ₁ およびｔ₂ でカードから割合ｌ₁ およびｌ₂ で残りの寿命値を読み出す。ホストのアプリケーションはこれらの値および時間を使用し、以下の計算を行う。

残りの寿命（日）＝ｌ₂ ^* （ｔ₂ −ｔ₁ ）／（ｌ₂ −ｌ₁ ）

したがって、割合でＥＯＬ計算を有するカードのみは、タイムユニットにおけるＥＯＬ計算を提供するために使用することができる。

本発明の種々の態様は、多くのさらに改良を含めるために広げることができる。例えば、カードまたは他のメモリ素子は、異なるアプリケーションで使用することができるので、これらの方法のいずれかに基づいた「リアルタイム」ＥＯＬ測定は、特有のホストユーティリィティによってサポートすることができる。ホストユーティリィティは、時間値を出すか、またはＥＯＬ計算自体を行なうことができる。そのようなユーティリィティは、例えば、いくつかのＩＤによって特定可能な多数のカードをサポートすることができる。例えば、写真専門家は、週ベースでそのようなユーティリィティを使用し、カードから残りの寿命値を読み出すことができる。

さらに、前述した検討は、消去サイクル数に加えて、スペアブロックまたはメタブロックの現在の数のみを検討する場合を考慮したが、ＥＯＬ計算に影響する他の態様も含めることができる。例えば、ホストのピーク書き込み割合もＥＯＬ計算に含めることができる。さらに、前述したように、エラー率（特有のマージンの有無に関わらず）などの他のパラメータ、プログラム／消去時間、ＥＣＣ結果、または他の方法を組み込むことができる。装置年齢のこれらの様々な表示は、その使用による装置の残りの寿命の正確な表示を提供するために、単独でまたは種々に組み合わせて使用することができる。

Ｆ．寿命末期の回復およびカードサイズ変更
前のセクションで検討したように、フラッシュ（およびその他の）メモリが耐久限度を有するので、ホスト側で書き込み失敗をする前に、メモリが認めることができる書き込みサイクルのいくつかの最大数がある。一旦フラッシュカードが耐久限度に達すると、ホストは書き込みまたは消去の失敗に遭遇し始め、結局、自由な書き込みブロックを使い果たし、書き込みコマンドの拒絶をもたらす。結局、カードは、さらなる書き込み操作を可能とすることなく、読み出し専用モードの状態になり得る。このセクションでは、ホストは、カードの容量のサイズを変更する能力を備えている。例示的な実施形態では、この目的のためにホストに１セットのコマンドを備えることによって行われて、カードがさらなる書き込み操作に使用されることを可能にする。これらのコマンドは、寿命末期（ＥＯＬ）の状況において、主として記載されるが、メモリのサイズを変更する目的のために、より一般的に使用することができる。如何なる物理ブロックをも解放しないので、論理フォーマット（ＤＯＳ、ＦＡＴなど）のカードの容量を低減するだけでは、十分ではないことに留意するべきである。

例示的な実施形態では、コマンドの以下のセットは、その容量の低減により当該分野におけるフラッシュメモリの寿命を伸ばすために使用することができる。

カード状況を得る
論理ユニットサイズを得る
容量のサイズを変更する

「カード状況を得る」コマンドは、前のセクションで説明されたＥＯＬ状況要求のいずれかとすることができる。これは、カードがその寿命末期に達したかどうか、またはそうすることにいかに近いかどうかをホストに示す。多くの変化によれば、前述したように、この状況は、カードが警告ゾーンに達する場合やカードが読み出し専用モードの状態になる場合など、特定の要求なしでカードからホストに送られてもよい。このコマンドは、また、状況の提供に加えて、カードが回復するために消去される必要のある論理ユニットの最小数を含むこともできる。他の実施形態では、残りの寿命量が、あるしきい値を下回る場合にこの情報を送りさえすればよく、または個別のコマンドに応じて送ることもある。カードが、寿命末期警告を自動的に送る場合、それは、また、論理ユニットの最小消去を供給して、自動的にまたは個別のコマンドに応じて回復することができる。

カードは、「論理ユニットサイズを得る」コマンドに応じて、例えば、カードが作動する各論理ユニットのセクタ数として、ホストにサイズを報告する。例えば、論理ユニットの実サイズは、メタブロック中のセクタの数とすることができる。ホストは、それが、カードの容量から解放するセクタの数を計算するためにこの数を使用し、これらのセクタを消去するために、「容量のサイズを変更する」コマンドを送ることができる。ホストは、論理ユニットサイズの認識を既に有するので、このコマンドは、必要ではない可能性がある。他の変形例では、この情報は、「カード状況を得る」コマンドに応じて、または自動的に、最小消去ユニット情報と一緒にホストに送ることができる。

カードは、次いで、「容量のサイズを変更する」コマンドに応じて、論理ユニットの指定された数を消去する。従って、カードは、次いで、そのプロトコル用のそのデータベースを更新する。例えば、ＳＤカードの場合には、カード特定データ、すなわちＣＳＤ、レジスタ（ホストが、メモリ素子の容量を算出することができる）は更新される。カードは、このプロセスがいつ完了するかをホストに示す。カードの容量が変化したので、ホストは、次いで、新しいフォーマットにカードを論理的に再フォーマットする。例えば、ホストが、カードの低減された容量を設定するなら、ホストは、カードのさらなる使用の前に、新しいサイズで使用されるファイルシステムを次いで更新する責任を負うことができる。ホストは、任意の重要データをバックアップし、回復プロセスが完了した後、どのデータが書き込まれないかを決定する。図８は、例示的な実施形態のプロセスを示す。

メモリ素子の容量が低減されるので、ユーザ、ホストまたはいくつかの組み合わせは、論理ユニットのうちのいくつかを消去する必要がある。カードの容量および論理ユニットサイズから、論理ユニットの数を得ることができる。実施形態の１つのセットでは、ユーザは、メモリを解放するためにどの論理ユニットが消去されるかを決定することができる。「容量のサイズを変更する」コマンドは、次いで、コマンドの一部としてどの論理ユニットを消去するべきかの詳細を含めることにより、いくつかの論理ユニットを消去するようにカードに指示することができる。

寿命末期（ＥＯＬ）状況で説明するが、そのようなカードのサイズ変更は、他のアプリケーションに利用することができる。例えば、ホストは、カード（最後の論理ユニットセグメントとして、論理用語で）の最後にデータを保存し、この論理ユニットのサイズによってカードの認められる容量を低減することによって、それを他のユーザから隠すことができ、その結果、セグメントが他のユーザに見えないので、それはアクセスされない。他の例では、明白なアドレス空間からかなりの数のセクタを有効に取り出すことによって、より小さな容量カードにより大きな容量カードを引き下げることにより、製造中にカード容量が低減される状況であってもよい。「容量のサイズを変更する」コマンドの導入は、ホストにＥＯＬ回復と他の目的との両方のためにこのプロセスに参加する能力を付与する。１つの用途（ＥＯＬ状況で使用することができる）は、例えば、１２８Ｍバイトを６４Ｍバイトと偽る実際の物理容量でカードを送り、システムに６４Ｍバイトのみを使用させて、新たなメモリとして予備に残りの６４Ｍバイトを維持することである。第１の６４Ｍバイトがその使用可能な寿命末期に近づく場合、カードは、ホストに通知することができ、例えば、コマンドを出して第１のパーティションの内容を第２のパーティションにコピーすることによって、ホストに第２の新たな６４Ｍバイトのパーティションの使用を開始させることができる。「長」時間（透明に隠すことができた時間量を大きく超える）がかかるので、カードによって自動的に実行されるのに対して、ホストがこれをすることは適切であり、ホストが決定することが好ましい。

したがって、これら実施例は、実例と考えられ、限定ではなく、また本発明は、本願明細書に記載された内容に限定されず、添付の特許請求の範囲内で変更されてもよい。

Claims (28)

1. それぞれが複数の不揮発性メモリセルを有するとともに論理ユニットで構成された複数の物理メモリセグメントを有するメモリ素子を操作する方法であって、
   ホストからのアクセス要求に応じて、前記メモリ素子が第１のアクセス可能な物理メモリ容量を前記ホストにもたらす第１のモードで操作するステップと、
   前記メモリ素子の予想される残りの寿命量の表示を前記ホストに送信するステップと、
   前記メモリ素子の予想される残りの寿命量の表示を前記ホストに送信するステップに応じて、アクセス可能な物理メモリ容量を第１のアクセス可能な物理メモリ容量から第２のアクセス可能な物理メモリ容量に低減するために、前記メモリ素子でホストからコマンドを受けるステップと、
   前記コマンドを受けるステップに次いで、次のアクセス要求に応じて、前記メモリ素子が第２のアクセス可能な物理メモリ容量をもたらす第２のモードで操作するステップと、
   を含む方法。
2. 請求項１記載の方法において、
   前記アクセス可能な物理メモリ容量を低減するためのホストからメモリ素子へのコマンドに応じて、前記メモリ素子が前記不揮発性メモリセルの多くの論理ユニットを消去する方法。
3. 請求項２記載の方法において、
   前記アクセス可能な物理メモリ容量を低減するためのホストからメモリ素子へのコマンドに応じて、前記メモリ素子は、前記メモリ素子が作動するプロトコルを更新する方法。
4. 請求項３記載の方法において、
   前記メモリ素子が作動するプロトコルを更新することは、ホストによりアクセス可能であり、かつ前記メモリ素子の容量を示す１つまたは複数のレジスタ値をリセットすることを含む方法。
5. 請求項３記載の方法において、
   前記プロトコルを更新することは、前記論理ユニットの各々で構成された物理メモリセグメントの数を変更することを含む方法。
6. 請求項３記載の方法において、
   前記不揮発性メモリセルの多くの論理ユニットを消去した後に、前記ホストが第２のアクセス可能な物理メモリ容量のアクセス可能な物理メモリ容量を有するメモリ素子にアクセスする前に、前記メモリ素子は、消去が完了している表示をホストに送る方法。
7. 請求項２記載の方法において、
   アクセス可能な物理メモリ容量を低減するためのホストからメモリ素子へのコマンドの一部として、消去のために前記不揮発性メモリセルの多くの論理ユニットを受けるステップをさらに含む方法。
8. 請求項１記載の方法において、
   前記ホストが第２のアクセス可能な物理メモリ容量のアクセス可能な物理メモリ容量を有するメモリ素子にアクセスするメモリシステムを操作する前に、前記メモリ素子を再フォーマットするステップをさらに含む方法。
9. 請求項１記載の方法において、
   ホストからの状況要求に応じて、前記メモリ素子の予想される残りの寿命量の表示を前記メモリ素子がホストにもたらすステップをさらに含む方法。
10. 請求項１記載の方法において、
    予想される残りの寿命量が所定の値未満であると前記メモリ素子が決定することに応じて、前記メモリ素子の予想される残りの寿命量の表示を前記メモリ素子がホストにもたらすステップをさらに含む方法。
11. 請求項１記載の方法において、
    前記メモリ素子の予想される残りの寿命量の表示は、メモリ素子が読み出し専用モードに移行することに応じて、メモリ素子からホストにもたらされる方法。
12. 請求項１記載の方法において、
    前記メモリ素子の予想される残りの寿命量の表示は、消去するために多くの論理ユニットを含む方法。
13. 請求項１記載の方法において、
    前記ホストが第２のアクセス可能な物理メモリ容量のアクセス可能な物理メモリ容量を有するメモリ素子にアクセスするメモリシステムを操作する前に、前記ホストがメモリ素子に記憶されたデータをバックアップするステップをさらに含む方法。
14. メモリ素子であって、
    それぞれが複数の不揮発性メモリセルを有するとともに論理ユニットで構成された複数の物理メモリセグメントを有するメモリと、
    第１のアクセス可能な物理メモリ容量を有するメモリに論理的にアクセスし、前記メモリの予想される残りの寿命量の表示をホストに送信し、前記予想される残りの寿命量の表示に応じてホストからコマンドを受け、前記コマンドを受けることに応じて、次いで、第１のアクセス可能な物理メモリ容量未満である第２のアクセス可能な物理メモリ容量を有するメモリに論理的にアクセスするように構成されるコントローラと、
    を備えるメモリ素子。
15. 請求項１４記載のメモリ素子において、
    前記メモリは、前記不揮発性メモリセルに取り付け可能な消去回路をさらに備え、前記ホストからのコマンドに応じて、前記メモリ素子が前記不揮発性メモリセルの多くの論理ユニットを消去するように構成されるメモリ素子。
16. 請求項１５記載のメモリ素子において、
    前記コントローラは、プロトコルにしたがって前記メモリ素子を操作し、かつ前記コマンドに応じて、前記メモリ素子が作動するプロトコルを更新するメモリ素子。
17. 請求項１６記載のメモリ素子において、
    前記メモリ素子は１つまたは複数のレジスタを備え、前記プロトコルを更新することは、ホストがメモリ素子の容量を決定することができる１つまたは複数のレジスタ値をリセットすることを含むメモリ素子。
18. 請求項１６記載のメモリ素子において、
    前記プロトコルを更新することは、前記コントローラが前記論理ユニットの各々で構成された物理メモリセグメントの数を変更することを含むメモリ素子。
19. 請求項１６記載のメモリ素子において、
    前記不揮発性メモリセルの多くの論理ユニットの消去が完了した後に、前記コントローラは、消去が完了している表示をホストに送るメモリ素子。
20. 請求項１６記載のメモリ素子において、
    前記コマンドは、消去するために前記不揮発性メモリセルの論理ユニットの数を供給するメモリ素子。
21. 請求項１４記載のメモリ素子において、
    各不揮発性メモリセルは有限数の書き換えサイクルの寿命を有し、前記メモリ素子は前記不揮発性メモリセルに接続可能な書き換え回路をさらに含むことによって不揮発性メモリセルを書き換えることができ、前記コントローラは不揮発性メモリセルが受ける書き換え数を示すパラメータを維持し、前記パラメータの値に基づいてメモリシステムの予想される残りの寿命量の表示を決定し、かつ前記予想される残りの寿命量の表示をホストにもたらし、前記アクセス可能な物理メモリ容量を低減するためのホストからメモリ素子へのコマンドは前記メモリ素子の予想される残りの寿命量の表示に応じるメモリ素子。
22. 請求項２１記載のメモリ素子において、
    前記メモリ素子の予想される残りの寿命量の表示は、ホストからの状況要求に応じて、メモリ素子からホストにもたらされるメモリ素子。
23. 請求項２１記載のメモリ素子において、
    前記メモリ素子の予想される残りの寿命量の表示は、予想される残りの寿命量が所定の値未満であることに応じて、メモリ素子からホストにもたらされるメモリ素子。
24. 請求項２１記載のメモリ素子において、
    前記メモリ素子の予想される残りの寿命量の表示は、メモリ素子が読み出し専用モードに移行することに応じて、メモリ素子からホストにもたらされるメモリ素子。
25. 請求項２１記載のメモリ素子において、
    前記メモリ素子の予想される残りの寿命量の表示は、消去するために多くの論理ユニットを含むメモリ素子。
26. 請求項１４記載のメモリ素子において、
    メモリシステムは、ホストに取り外し可能に接続可能であるメモリ素子。
27. 請求項１４記載のメモリ素子において、
    メモリシステムは、ホストに内蔵されるメモリ素子。
28. 請求項１４記載のメモリ素子において、
    メモリシステムは、前記ホストと通信する無線インターフェイスをさらに備えるメモリ素子。

Images