JP5016027B2 - 最終期を計算する不揮発性メモリシステム - Google Patents

Description

本発明は、一般的には大容量デジタルデータ記憶システムに関し、特に、不揮発性メモリシステムがその残存寿命に関する情報を決定してユーザに供給する方法に関する。

フラッシュメモリ記憶システムのような不揮発性メモリシステムの使用は、そのようなメモリシステムのコンパクトな物理的サイズと、不揮発性メモリが繰り返し再プログラム可能であることとの故に、増大しつつある。フラッシュメモリ記憶システムのコンパクトな物理的サイズは、装置におけるそのようなシステムの使用を容易にし、それらはますます一般的となってきている。フラッシュメモリ記憶システムを使用する装置は、デジタルカメラ、デジタルキャムコーダー、デジタルミュージックプレーヤ、ハンドヘルド形パーソナルコンピュータ、および全地球測位装置（ＧＰＳ）を含むが、これらに限定されるものではない。フラッシュメモリ記憶システムに含まれる不揮発性メモリを繰り返し再プログラムできることは、フラッシュメモリ記憶システムを使用し、また再使用することを可能にする。

フラッシュメモリシステム内の不揮発性メモリ、あるいはより具体的には不揮発性メモリ記憶セルは、繰り返しプログラムされ消去され得るけれども、各セル、すなわち物理的位置は、このセルが損耗し尽くす前に一定回数消去され得るにすぎない。或るシステムでは、セルが使用できないと考えられるようになる前に約１万回までセルは消去され得る。他のシステムでは、セルが損耗しつくしたと考えられるようになる前に約１０万回まで、あるいは百万回も、セルは消去され得る。或るセルが損耗し尽くし、それによってフラッシュメモリシステムの記憶ボリューム全体のうちの一部分を使用不能にするかあるいは顕著な性能低下をきたしたとき、フラッシュメモリシステムのユーザは、例えば記憶されていたデータが失われ、あるいはデータを記憶させられなくなるなどして、不利な影響を受けるかもしれない。

フラッシュメモリシステム内のセル、すなわち物理的位置の損耗は、それらのセルの各々がどのくらい頻繁にプログラムされるかによって異なる。セルが、より一般的には記憶素子が、一度プログラムされ、その後実際上まったく再プログラムされなければ、そのセルに関連する損耗は一般的には割合に少ない。しかし、セルが繰り返し書き込まれ消去されるならば、そのセルに関連する損耗は一般的には割合に多い。例えば、フラッシュメモリシステムに記憶されているデータにアクセスするためにフラッシュメモリシステムにアクセスしあるいはこれを使用するシステムなどのホストによって論理的ブロックアドレス（ＬＢＡ）が使用されるとき、ホストがデータを書き込み、またデータを上書きするために同じＬＢＡを繰り返し使用すれば、当業者には理解できるように、フラッシュメモリシステム内の同じ物理的位置あるいはセルが繰り返し書き込まれ、また消去される。

或るセルが実際上損耗し尽くし、他のセルが比較的に損耗していないとき、損耗し尽くしたセルの存在は一般にフラッシュメモリシステムの総合的性能を低下させ、そのことが、プログラムあるいは消去できないか（そしてシステムは、結局、データを記憶するために必要とされるブロックを使い果たし得る）、あるいは読み出しに関して信頼できないデータを有するブロックにおいて明らかにされ得る。エラー訂正技術が使用され得るけれども、エラー訂正には時間がかかり、また、或るポイントで、システムは、訂正不能なエラーあるいは過度のコマンド（読み出しおよび書き込みの両方）の実行待ち時間を生じさせるハイレベルの訂正可能なエラーのためにデータ記憶の信頼性が容認できなくなるポイントに達し得る。システムは、プログラムまたは消去ブロックの故障のために予備のブロックを使い尽くす前にこの状態に到達する可能性がある。損耗し尽くしたセル自体と関連する性能低下に加えて、所望のデータを記憶させるために利用し得る損耗し尽くしていないセルの数が不十分であるときにはフラッシュメモリシステムの総合的性能に悪影響がおよび得る。しばしば、或る限界の数の損耗し尽くしたセルがフラッシュメモリシステムに存在するときには、たとえそのフラッシュメモリシステム内の他の多くのセルが割合に損耗していなくても、そのフラッシュメモリシステムは使用に適さないと見なされ得る。

そのようなメモリの寿命を増大させる方法がいくつかあるけれども、メモリが損耗し尽してデータが失われあるいはこのメモリが読み出し専用モードに陥る前にこのメモリがどれほどの寿命を残しているかを知ることはユーザにとって有益である。米国公開特許出願第２００３／０００２３６６号（特許文献１）は、予備記憶域の数が所定値より少ない時に警報を生成するメモリを記述しているが、この警報は、この状態に達した後で与えられるに過ぎなくて、その時点で残っている予備記憶域の数にだけ基づくものである。これは、線形に増大する損耗の大きさに基づく評価も、時間としての残存寿命の示度も提供しない。従って、メモリの状態とその残存寿命とに関する情報をユーザに提供することに関して改善の余地がある。
米国公開特許出願第２００３／０００２３６６号 米国特許出願第１０／８４１，３７９号 米国特許出願第１０／６８６，３９９号 米国特許第５，５３２，９６２号 米国特許第６，４５６，５２８号 米国特許出願第１１／３２１，２１７号 米国特許出願第１１／３２０，９１６号 米国特許出願第１０／９９０，１８９号 米国特許第５，８９０，１９２号 米国特許第５，４３０，８５９号 米国公開特許出願第２００５−０１４４３６０号 米国公開特許出願第２００５−０１４１３１３号 米国公開特許出願第２００５−０１４１３１２号 米国公開特許出願第２００５−０１６６０８７号 米国公開特許出願第２００５−０１４４３６５号 米国特許第６，２３０，２３３号 米国特許出願第１０／２８１，７３９号

本発明は、限られた寿命を有するメモリのために残っている寿命の量に関する情報を提供するためのシステムおよび方法に関する。フラッシュメモリカードのようなメモリのためのこのような最終期表示機能は、様々な形を持つことができる。例えば、メモリの予想される残存寿命の量を実時間単位（例えば、時間数または日数）でユーザに提供することができる。代わりに、あるいはそれに加えて、装置の予想される残存寿命は、見積もられた総寿命の割合として表現され得る。いずれの場合にも、システムは最終期警報も提供して、カードまたは装置が、例えばその寿命の８０％あるいは９５％が過ぎたときなど、損耗に関して割合に進んだ或る状態に達していることを示すことができる。システムはこの情報をステータスバーまたは他の警報によってユーザに伝えることができ、さらに、この警報は、バックアップ手続きの起動あるいはアプリケーションのシャットダウンのような種々の処置を取るようにホストを作動させることができる。

第１の態様に従って、本発明のメモリカード（または他の装置）は、その損耗レベルについてパラメータまたは他の何らかの示度を維持する。代表的な実施形態では、これはメモリセルが再書き込みサイクルを何回経験したかを示す“ホットカウント”または“経験総数”に関連付けられ得る。例えば、消去ブロック構造を有するメモリではパラメータはブロックあたりの平均消去回数であることができ、あるいは、循環損耗レベリングポインタを有するメモリでは、これはポインタがラップアラウンドした回数（あるいは、より一般的には、このパラメータの関数）であり得る。単独でまたは再書き込みの回数と組み合わされて使用され得る他のパラメータは、予備メモリブロックの数である。調整は、セル挙動（ブロック故障率など）、ＥＣＣ結果（データ単位あたりのエラーの数または大きさまたはそのようなＥＣＣエラー検出の頻度など）、プログラムまたは消去時間、またはセル年齢に関連する他の特性に基づくこともできる。１つの特定の実施形態では、（割合としてまたは実時間単位での）残存寿命の量は、ブロックあたりの平均消去回数に基づくことができるけれども、残存寿命の予想される量が一定レベルより下がるかあるいは予備ブロックの数が安全レベルより下がったならば最終期警報が与えられるように、予備ブロックの数または他のパラメータにより強化され得る。一実施形態では、予備消去ブロックが残っていなければ、あるいは他の最終期基準が満たされたならば、装置は読み出し専用モードに陥るかあるいは別様にその挙動を変更することができる。

他の態様のセットに従って、本発明は、使用パターンまたは他の情報に基づいて、その残存寿命の推定値を更新することができる。例えば、カードは残っている寿命の第１の推定値を決定することができるけれども、カードが使用され続けているとき、この推定値は変更され得る。１セットの実施形態では、カードの使用が（例えば、ホストにより）監視され、そして、カードが当初推定されたよりも速くエージングしているかあるいは遅くエージングしているかを判定するために使用パターンが使用され得る。（これは、時間ベースの推定のためにだけ必要とされる。）

別の実施形態のセットにおいて、ホストはカードの寿命を較正することができる。この構成では、ホストは時間値をカードに送ることができ、割合としてこのカードにおいて維持されている残存寿命の量と組み合わされたとき、残存寿命の量を実時間単位で推定するために使用され得る。これは、メモリ装置内の実時間システムクロックへの依存を除去する。他の実施形態では、割合としての損耗量がホストに送られ、これはそれ自身で残存寿命を実時間単位で計算する。

本発明の付加的な態様、利点および特徴は、その代表的な例についての以下の記述に含まれている。本願明細書において参考文献として挙げられた全ての特許、特許出願、論文、特許刊行物および他の刊行物は、その全体が本願明細書において参照によりあらゆる目的のために援用されている。

本発明は、添付図面と関連させて以下の記述を参照することにより最善に理解され得る。

本発明は、メモリカードまたは他の有限の寿命の記憶装置について残存寿命の情報と最終期 (End of Life （ＥＯＬ））情報とをユーザに提供することに関する。本願明細書に記載されている実施形態は不揮発性のＥＥＰＲＯＭベースのメモリシステムを記載するけれども、本発明の種々の態様は、“損耗”する任意のタイプの記憶媒体に適用できる。例えば、１つの新興のタイプの不揮発性メモリ技術は相変化メモリ(phase-change memory) である。情報は、所与の材料の相を変化させることにより記憶される。そのようなシステムのいくつかの他の例が米国特許出願第１０／８４１，３７９号（特許文献２）において与えられている。そのようなシステムも“損耗”する可能性があって、記憶媒体が循環された回数が増えるに連れて記憶媒体は情報を記憶しにくくなってゆく。本発明は、そのような技術にも容易に応用できる。

“より穏やかな”動作値またはアルゴリズムを使用すること（インテリジェントな消去あるいはプログラミングプロセスでのような）、損耗レベリング（例えば、米国特許出願第１０／６８６，３９９号（特許文献３）などに記載されている）、マージン値を使用すること（例えば、米国特許第５，５３２，９６２号（特許文献４）に記載されている）、マルチレベルメモリをバイナリモードで動作させること（例えば、米国特許第６，４５６，５２８号（特許文献５）に記載されている）、あるいは（米国特許出願第１１／３２１，２１７号（特許文献６）および第１１／３２０，９１６号（特許文献７）に記載されているような）データを符号化して記憶させる方法のような、メモリ寿命を改善するいくつかの方法が知られている。これらの技術および他の技術は、メモリがどれだけ長くもつかを改善できるけれども、依然として、結局、容認できない残存使用可能容量（ブロック故障に起因して）または性能（速度、信頼性）のポイントに到達する。いつそうなりそうかということについて何らかの示度を持ち、それに応じて計画を立てられれば、ユーザにとっては大いに有益である。

本発明は、いくつかの態様および実施形態を有する。これらのうちの第１のものに従って、メモリカードまたは他の記憶装置はユーザに残存寿命の量を時間単位（時間数、日数）で提供することができる。他の実施形態では、カードは、その残存寿命の量を、その残っている初期のものの割合で提供することができる。いずれのオプションでもメモリはＥＯＬ警報を提供することもでき、例えば寿命の８０または９５％が過ぎたなど、カードが或る相対年齢に達したという表示である。議論は主としてメモリカード形の実施形態を用いて与えられるけれども、本発明の種々の態様は、ホストに取り外し可能に接続され得るメモリシステム（メモリカード、ＵＳＢ装置など）、組み込み形メモリシステムなどのために実行され得る。

本発明は、相対最終期を計算するためのいくつかの方法を提供する。例えば、残存寿命の割合は、メモリブロックあたりの消去回数に基づくことができ、あるいは、予備ブロックの数が余りに少なくなったならば調整可能である。前述したように、他の実施形態では、この調整は、読み出し時のエラー率、プログラムおよび消去時間、ブロック故障率などに従って行われ得る。これらの方法は、ＥＯＬ警報フラグに配慮することもできる。他の方法もあるが、メモリの残存寿命の実時間単位での計算は、ホストからの較正情報に基づいてあるいはホストにより行われる測定に基づいて行われ得る。本発明の他の態様では、最終期情報を表示するいくつかの方法が与えられる。

Ａ．メモリ構成および基本的定義
初めに図１ａを参照して、例えばコンパクトフラッシュメモリカードのようなメモリカードなどの不揮発性記憶装置を含む一般的なホストシステムが説明される。ホストまたはコンピュータシステム１００は、一般的に、マイクロプロセッサ１０８、ランダムアクセスメモリ（ＲＡＭ）１１２、および入出力回路１１６が通信することを可能にするシステムバス１０４を含む。ホストシステム１００が一般的に表示装置およびネットワーキング装置などの他のコンポーネントを含み得ることが認められるべきであるが、図解の目的のためには示されていない。

一般に、ホストシステム１００は、静止画像情報、オーディオ情報、ビデオ画像情報あるいは他のタイプのデータを含むがこれらに限定されない情報を捕捉しあるいは記憶することができる。そのような情報は、実時間で捕捉され、またホストシステム１００に無線で伝えられ得る。ホストシステム１００は実質的にはどのようなシステムであってもよいが、ホストシステム１００は、一般的に、デジタルカメラ、ビデオカメラ、セルラ通信装置、携帯形コンピュータ、オーディオプレーヤ、あるいはビデオプレーヤのようなシステムである。しかし、ホストシステム１００は一般的にデータあるいは情報を記憶し、データあるいは情報を検索する実質的に任意のシステムであり得ることが認められるべきである。単にデータを捕捉するだけあるいは単にデータを検索するだけのシステムでもあり得る。すなわち、ホストシステム１００はデータを記憶する専用システムであり、あるいはホストシステム１００はデータを読み出す専用システムであり得る。例を挙げると、ホストシステム１００は、データを単に書き込むかあるいは格納するために構成されたメモリライタであり得る。あるいは、ホストシステム１００は、一般に、データを読み出しあるいは取り出すように構成されていて、データを捕捉するようには構成されていないＭＰ３プレーヤのような装置であり得る。

不揮発性記憶装置１２０は、情報を記憶するためにバス１０４とインターフェイスするように構成されている。オプションのインターフェイス回路ブロック１３０は、不揮発性記憶装置１２０がバス１０４と通信することを可能にすることができる。存在するとき、例えばインターフェイス回路ブロック１３０とインターフェイスとは、バス１０４へのローディングを減少させるのに役立つ。不揮発性記憶装置１２０は、不揮発性メモリ１２４とメモリ制御システム１２８とを含む。一実施形態では、不揮発性記憶装置１２０は単一のチップまたはダイの上に実装され得る。あるいは、不揮発性記憶装置１２０は、マルチチップモジュールの上に、または複数の別々のコンポーネントとして、実装され得る。不揮発性記憶装置１２０の一実施形態が以下で図１ｂに関してより詳しく記述される。不揮発性記憶装置１２０は、例えば取り外し可能なメモリカードあるいは組み込み形サブシステムなど、実質的に任意の適切な不揮発性記憶装置であり得る。

不揮発性メモリ１２４は、必要に応じてデータがアクセスされ読み出され得るように、データを記憶するべく構成される。データを格納し、データを読み出し、データを消去するプロセスは、一般に、メモリ制御システム１２８によって制御される。一実施形態では、メモリ制御システム１２８は、不揮発性メモリ１２４の動作を、本質的に不揮発性メモリ１２４の異なるセクションを実質的に同じ速度で損耗させることによってその寿命が実質的に最大にされるように、管理する。例えば、メモリコントローラは、損耗の少ないブロックを活発な損耗を経験している領域のものとリサイクルするなどの、多くの損耗レベリング技術のうちの１つを実行することができる。損耗レベリング技術のいくつかの例が、２００４年１１月１５日に出願された米国特許出願第１０／９９０，１８９号（特許文献８）において与えられている。

不揮発性記憶装置１２０は、一般的に、メモリ制御システム１２８すなわちコントローラを含むものとして記述されている。特に、不揮発性記憶装置１２０は不揮発性メモリ１２４の機能およびコントローラ１２８の機能のために別々のチップを含むことができる。例を挙げると、ＰＣカード、コンパクトフラッシュカード、マルチメディアカード、およびセキュアデジタルカードを含むがこれらに限定されない不揮発性記憶装置は別のチップ上に実装され得るコントローラを含むけれども、他の不揮発性記憶装置は別のチップ上に実装されるコントローラを含まないかもしれない。不揮発性記憶装置１２０が別々のメモリチップとコントローラチップとを含まない実施形態では、メモリ機能とコントローラ機能とは単一のチップに統合され得る。さらに、コントローラはホストシステム上に置かれることができ、不揮発性記憶装置１２０はコネクタまたは他の任意のタイプのインターフェイスを通してホスト上のコントローラに接続され得る。それでも、本発明の範囲はメモリシステムのあらゆる異なる形と組み合わせとを含み、そこでは記憶媒体内の損耗のレベルは制御システムによって制御される。例えば、コントローラは、ホストシステムのマイクロプロセッサ上のソフトウェアの中で実現され得る。

図１ｂと関連して、不揮発性記憶装置１２０の一例がより詳しく記述される。図１ｂは単一のフラッシュメモリチップ１２４と別のコントローラ１２８とを含む不揮発性記憶装置１２０の実施形態を示すものであるということが認められるべきである。メモリ１２４は、半導体基板上に形成された適切なアドレス指定および制御回路を伴うメモリセルのアレイであり、そこでは、電荷の２つ以上のレベルまたは分布のうちの１つをメモリセルの個々の記憶素子に記憶させることによって１ビット以上のデータが個々のメモリセルに格納される。不揮発性のフラッシュ形の電気的に消去可能でプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）は、そのようなシステムのための一般的なタイプのメモリの例である。

記述されている実施形態では、コントローラ１２８は、バス１５を介して、データを格納するためにメモリシステムを使用しているホストコンピュータまたは他のシステムと連絡する。バス１５は一般に図１ａのバス１０４の一部である。制御システム１２８は、ホストにより提供されたデータを書き込み、ホストにより要求されたデータを読み出し、メモリ１２４を動作させるときの種々のハウスキーピング機能を実行するために、メモリセルアレイ１１を含み得るメモリ１２４の動作をも制御する。制御システム１２８は、関連するメモリ、種々の論理回路等を有する汎用マイクロプロセッサまたはマイクロコントローラを含むことができる。特定のルーチンの性能を制御するために、１つ以上の状態マシンもしばしば含まれる。

メモリセルアレイ１１は、通常、制御システム１２８によってアドレスデコーダ１７を通してアドレス指定される。デコーダ１７は、制御システム１２８によりアドレス指定されているメモリセルのグループにデータをプログラムし、メモリセルのグループからデータを読み出し、あるいはメモリセルのグループを消去するために、アレイ１１のワード線およびビット線に正しい電圧を加えることができる。付加的な回路１９は、読み出されるかまたは書き込まれるデータを一時的に記憶するデータレジスタと、アドレス指定されたセルのグループにプログラムされるデータに依存するアレイの素子に加えられる電圧を制御するプログラミングドライバと、種々の電圧および制御信号の順序付けを制御する状態マシンとを含むことができる。これらのサポートおよび制御回路１９は、カウンタまたは他の制御情報のための或る量の不揮発性メモリを含むこともできる。回路１９は、アドレス指定されたメモリセルのグループからデータを読み出すために必要なセンス増幅器および他の回路も含むことができる。アレイ１１にプログラムされるべきデータ、あるいはアレイ１１から最近読み出されたデータは、通常、制御システム１２８内のバッファメモリ２１に格納される。制御システム１２８は、普通、コマンドおよびステータスデータ等を一時的に格納するために種々のレジスタも含む。制御システム１２８は、パワーダウンされているときにもそれが維持することを望む種々の制御データを格納することのできる或る量の不揮発性メモリ２５も含むことができる。他の場合には、制御システム１２８は任意のそのような永久的レコードを不揮発性メモリ１２４において維持することができる。

１つの特定の実施形態では、アレイ１１はメモリセルの多数のブロック０−Ｎに分割される。好ましい実施形態では、ブロックは消去の単位、一緒に消去される最小数のメモリセルである。やはり図１ｂに示されているように、各ブロックは通常いくつかのページに分割される。ページはプログラミングの最小単位であり、各ページ内に１セクタ以上のユーザデータが格納される。セクタは、ホストがアドレス指定しあるいは不揮発性メモリへまたは不揮発性メモリから転送する最小単位の論理データである。ディスクドライブの用途では、これは通常５１２バイトである。或る不揮発性メモリは部分的なページプログラミングを可能にし、このプログラミングでは、第１のプログラミング後に消去済みの状態に留まっている個々のビットが後のページプログラム動作時に始めにページを消去することなくプログラムされ得る。或る多状態メモリは、より下側のプログラムされた状態に既にプログラムされているビットが後のページプログラム動作でより高い状態にプログラムされることさえも可能にすることができる。これらのメモリでは、複数のセクタあるいはセクタの一部さえも、異なる時にプログラムされ得る。それにもかかわらず、１ページが依然としてプログラミングの基本単位である。単に、いくつかのビットがマスクされて、後にプログラムされ得るということである。本発明は、消去、読み出しおよび／または書き込みの単位の物理的な実施例に関わらず任意の適切なメモリシステムに適用され得る。

記述される実施形態の図１ｂに示されているように、１ページはユーザデータとオーバーヘッドデータとの両方を含むことができる。オーバーヘッドデータは、通常、そのページに含まれているユーザデータから計算された誤り訂正符号（ＥＣＣ）を含み、ＥＣＣはオーバーヘッドデータの一部または全部を含むことができる。制御システム１２８の一部分２３は、データがアレイ１１にプログラムされているときにＥＣＣを計算し、また、データがアレイ１１から読み出されているときにＥＣＣを検査する。オーバーヘッドデータは、ユーザデータの論理アドレス、ページおよび／またはブロックの物理アドレス、アドレスマップ情報、物理的ブロックが経験した消去サイクルの数、暗号情報および／または他の統計量あるいはデータをも含むこともできる。オーバーヘッドデータの一部または全部が、図１ｂに示されているように各ページに格納され得る。その代わりに、オーバーヘッドデータの一部または全部が各ブロック内の特定の位置に格納されてよく、あるいはユーザデータとは別のブロックに格納されてもよい。オーバーヘッドデータに格納されているＥＣＣは、誤っているビットの数を示すことによって、読み出された関連するデータの信頼性の或る示度を与えるために使用され得る。メモリシステムコントローラは、そのようなエラーの頻度と大きさとを追跡することができる。この情報は、セルのグループの損耗をそれによって推測できるところのパラメータを提供する。

非常に一般的に１セクタのデータが各ページに含まれるけれども、その代わりに２つ以上のセクタが１つのページを形成することができ、あるいは１つのページが１つのセクタより小さくてもよい。例えば、米国特許第５，８９０，１９２号（特許文献９）および第５，４３０，８５９号（特許文献１０）はチャンクを単位とするデータのプログラミングおよび読み出しを記述し、チャンクは１つのセクタの部分である。或るメモリシステムでは、１セクタが１ページに含まれ、１ページが１つのブロックを形成することができる。より一般的には、ＮＡＮＤメモリシステムでは、１つ以上のセクタが各ページに含まれ、８ページ、１６ページ、あるいは３２ページが１つのブロックを形成する。他のメモリシステムでは、ブロックは、例えば５１２ページ、１，０２４ページ、あるいはもっと多くのページなど、割合に多くのページから形成される。ブロックの数は、メモリシステムのために所望のデータ記憶容量を提供するように選択される。アレイ１１は通常いくつかのサブアレイ（図示せず）に分割され、その各々は一部のブロックを含み、それらは種々のメモリ動作の実行の並列性の程度を高めるために互いに幾分独立に動作する。複数のサブアレイの使用の例が、前に参考文献として挙げられた米国特許第５，８９０，１９２号（特許文献９）に記載されている。

以下のセクションでより詳しく記述されるトラッキングアルゴリズムと種々の最終期技術とは、そのＣＰＵ（明示的に示されてはいない）を用いるコントローラ１２８に置かれるが、動作のうちのいくつかはメモリ１２４で、それが包含している能力に依存して、実行され得る。ＥＣＣハードウェアおよびソフトウェア２３は、例えばＢＣＨまたはリードソロモン方法に基づいてエラーに関する量情報（エラーの数と大きさ、あるいはエラービットの数）を提供する。カードインターフェイスは、種々のＥＯＬ情報がホストに報告されることを可能にし、またそれが必要とされる実施例において、時間がホストから記憶装置に伝えられることを可能にする。

Ｂ．相対最終期計算：主要原理
相対ＥＯＬ計算方法は、総寿命の割合で表現された、カードのおおよその残存寿命を与える。メモリは、普通、メモリが経験した消去プログラムサイクル数を表わす“経験カウント”あるいは“ホットカウント”を維持する。平均ホットカウントは、単に消去動作の全てを数え、その値をブロックの数で割ることによって計算され得る。例えば、米国公開特許出願第２００５−０１４４３６０号（特許文献１１）、第２００５−０１４１３１３号（特許文献１２）、第２００５−０１４１３１２号（特許文献１３）、第２００５−０１６６０８７号（特許文献１４）、および第２００５−０１４４３６５号（特許文献１５）に記載されている、以下の記述において、代表的な実施形態と見なされ得るメモリシステムでは、これはＭＭＬスペースにおけるブロックの数である。あるいは、損耗レベリング循環ポインタを用いるシステムでは、これは、損耗レベリング循環ポインタがカードをラップアラウンドした回数を数えることによって行われ得る。例えば、米国特許第６，２３０，２３３号（特許文献１６）、米国特許出願第１０／９９０，１８９号（特許文献８）、第１０／６８６，３９９号（特許文献３）、および第１０／２８１，７３９号（特許文献１７）に記載されている循環損耗レベリング方法では、全てのカウントが１つにつきＸ平均消去の関数（通常、線形）であり、ここでＸは損耗レベリング交換動作間に実行される消去の数である。予備メタブロックの現在の数、または消去の他の論理的単位または物理的単位も考慮され得る。劇的にスペアの数（またはプログラム時間もしくは消去時間）が低下したならば（あるいはエラー率が上がったならば）、平均ホットカウントに基づいて計算された“寿命の割合”は調整され得る。

最終期（ＥＯＬ）計算の主要原理のうちのいくつかが図２ａ〜ｃおよび３に示され、図２ａ〜ｃは代表的な最終期の場合を示し、図３はメモリブロックが予想より速く劣化する状況を示す。この特定の例では、調整は、ブロック故障の数および予備ブロックの数だけに基づいて行われる。より一般的には、他のパラメータ（エラー率、プログラムまたは消去時間など）が考慮され得る。代表的な場合には、ブロック故障率（図２ａ）は平均的ブロック消去サイクルの数にバスタブ形に依存し、ここで上昇する急傾斜はメモリのタイプ（フローティングゲートＥＥＰＲＯＭ、誘電体など）と、動作電圧および温度のような条件とに特有である。初期段階では、弱いあるいは欠陥のあるセルが割合に速やかに故障し、その後は装置の寿命の大部分にわたって確率は大体平らなままである。メモリセルが損耗し始めると、最終期に近づくに連れて確率は急勾配になって警報ゾーンに入る。ＥＯＬ計算方法はこの依存性の使用に基づき、故障したブロックの数の平均的ブロック消去サイクル数に対する依存性として、他の形でも与えられ得る（図２ｂ）。全ての所与の製品について、現実的なＥＯＬ計算を行うために代表的なあるいは最悪の場合の依存性が知られるべきである。

図２ｃは、この同じ情報を、装置において残っている予備ブロックの数で示す。経過した寿命の割合（ここでは、８０％）に基づいて警報ゾーンを示しているほかに、図２ｃは利用し得る予備ブロック数が危険なほど少なくなる範囲（“少数スペア”）をも示す。

図２ａ〜ｃは、記憶装置が予想される劣化パターンに従う場合を示す。しかし、より一般的には、装置が使われるに連れて劣化の速度は予想されるレベルと違ってくるかあるいは変化する可能性がある。例えば、その寿命の途中で、装置はより厳しい動作条件で使用されて、劣化の速度が増すかもしれない。これは図３に示されている。実線は図２ｃに示されているのと同じであり、破線はより速い劣化に起因して変化した値である。見られるとおり、劣化速度は予想通りに始まるが、その後、ちょうど標準の予想消去サイクル数に基づいて予想されるよりも急速に増大する。

ＥＯＬ計算は現在の平均的ブロック消去数ｎとブロック消去の最大数Ｎとの比較に基づき、ここでＮはカード上の平均的ブロックが耐えられる消去サイクルの予想される現実的、すなわち最悪の場合の数である。Ｎは、特にメモリのタイプ、電圧範囲、動作温度範囲、アクセスパターン、および初期予備ブロック数などに大いに依存する。主な問題は、パラメータの関数としての適度に正確なブロック故障依存性を得ることである。カードの残存寿命は、通常、Ｎに関してパーセントで
残存寿命、％＝（Ｎ−ｎ）／Ｎ＊１００％
と計算される。例えば、ｎが０．８Ｎならば、残存寿命＝２０％である。

ＥＯＬを示す他の１つの方法は、カードが或る損耗レベルに達したという表示であり得る。この例では、カードが８０パーセント損耗していてカードが“警報”動作ゾーンにあると考えられるときにＥＯＬ警報がフラグされる。警報フラグは内部でセットされて、特別のコマンドが発せられたならば、ホストに対して示される。消去サイクルの平均数がＮに達したならば、０％の残存寿命が示されるべきであり、同時にカードは予備ブロックを使い果たすまで完全に働き続けるべきである。カードが予備ブロックを使い果たしたとき、カードは読み出し専用モードになるべきである。

消去サイクルに基づく計算に加えて、カード上のブロックの進行中の劣化が、図３に示されているように予想されるブロック故障分布から逸れたならば、ＥＯＬ計算は調整され得る。図３は、この場合にはブロックあたりの消去サイクルの大きな数によってではなくて残存している予備ブロックの低いレベルによって警報がトリガされ得ることを示している。このように、カードの実際の状態に合うように、消去サイクル数に基づくＥＯＬ計算が訂正される。最も簡単な実施例は、例えば５％などの低いＥＯＬ値を単にセットし、そして残っている予備ブロックが１つだけならば警報を出すことであり得る。この場合、ＥＯＬ計算は図４の表において要約されているルールに従う。

図４は、メモリが経た消去サイクルの数と予備ブロックの数との両方を考慮する最終期計算の１つの特定の実施形態を示す。消去サイクルの数はアクセスの数とともに連続的に増大し、予備ブロックの数は断続的に減少する。行は、予想される寿命Ｎに関して表現された消去サイクルの数に対応し、ここでＮは装置が使用されるに連れて更新され、使用に応じて増減され得る。第１の行は０．８Ｎ未満の安全範囲であり、第２の行は０．８Ｎ〜Ｎの警報ゾーンであり、下の行は予想される寿命に達しているときのものである。第１の列は、より多くの予備ブロックが残っているときのものであり、この場合には寿命は予想される残存の割合として表現される。第２の列は予備ブロックが１つだけ残っているときのものであり、この場合にはＮに達していなければ寿命は５％のデフォルト値にセットされ、Ｎに達している場合にはこの値は無効にされて０％にセットされる。最後の列は予備ブロックが残っていないときのものであり、この場合には寿命は０％と見なされて、装置は、代表的な実施形態では、読み出し専用モードに陥る。左上隅は安全動作ゾーンであり、第１の列の残りと第２の列の全部とがＥＯＬフラグがセットされる警報ゾーンであり、装置はさらに最後の列で読み出し専用モードに移る。

より一般的には、１つ以上の最終期基準が満たされたことあるいはそれに近づいたことに基づいて、記述されている種々の実施形態のメモリはその動作を１つ以上の仕方で変更することができる。読み出し専用モードに入るかあるいはその動作を変更することに加えて、メモリは種々の動作の速度を落とす、そのアルゴリズムを変える、（米国公開特許出願第２００５−０１４４３６５号（特許文献１５）の代表的な実施形態における更新ブロックのような）特殊な目的のブロックの数を減らすなどすることができる。

最終期情報を受け取ると、システムはいくつかの仕方でユーザに知らせるかあるいは警告を与えることができる。例えば、ステータスバーを通してユーザにこの情報を提供し、最終期見積もりが更新されるときにこの表示を更新することができる。この情報に基づいてユーザがとることのできる処置に加えて、実施形態に応じてホスト自体が処置を取ることができる。例えば、警告はホストのオペレーティングシステムの側あるいは種々のアプリケーションに渡され得る。これは、その後、バックアッププロセスの起動あるいはアプリケーション、ホストシステムの一部または全部のシャットダウンに至ることができる。

前述したように、前の実施形態は消去の数、予備ブロックの数、またはこれらの組み合わせを使用するが、年齢の測定基準としてこれらのパラメータと結合してあるいはこれらのパラメータの代わりに他のパラメータも使用され得る。例えば、ブロック故障率（例えば、プログラム故障間および／または消去故障間の間隔に基づく）、ＥＣＣ結果、プログラム時間もしくは消去時間、またはセル年齢を示す他の特性のようなものを組み入れることによって調整の基礎をメモリセルの動作に置くこともできる。使用され得るＥＣＣ結果は、エラーの最大数またはデータの単位あたりのエラーの数、これらのエラーの大きさ（使用されるＥＣＣ方法がそれらを供給するならば）、そのようなエラーの頻度、あるいはこれらの何らかの組み合わせを含むことができる。

通常の条件下で読み出しエラーがないときでも、データ保存品質を推定するために（米国特許第５，５３２，９６２号（特許文献４）に記載されているもののような）マージン読み出しを採用することができ、その場合、種々の実施形態に従って種々の基準電圧がコントローラ、メモリチップ自体、他のメモリチップあるいはホストからさえも提供され得る。これらの種々の調整パラメータは、ＥＯＬのための唯一の推定パラメータとして、個々別々に使用され得る。例えば、予備ブロックの数だけがＥＯＬを判定するために単独で使用され得る。種々のパラメータ間にはしばしば相関が、あるいはオーバーラップさえもがあるけれども、より多くのパラメータを考慮に入れることによってより良い結果がしばしば得られる。例えば、予備ブロックが多数あるがプログラミング速度が遅いということがあり得るが、ＥＯＬが近いことを示す。全く同じセルという仮想の場合には、これらの理想的なセルの全てが同時に故障し、データ読み出し時に同じエラー率を示す。また、予備があるかもしれなくてプログラム時間が余り長くないけれどもエラー率が高い。これは、同様に、データ保存が良くないためにＥＯＬが近いことを示す。

Ｃ．時間単位での最終期計算−主原理
時間数、日数、および週数のような時間単位でのＥＯＬ計算は、カードの使用パターンおよびアクセス頻度に基づくことができる。一様な使用パターンの場合には、システムクロックがあってカードの使用率が測定されるならば、残存寿命の時間単位での計算が行われ得る。以下の例では、時間単位での残存寿命は、現在のブロックあたりの消去サイクル数ｎと現在の日あたりのブロックあたり消去数との関数が、
残存寿命（時間）＝（Ｎ−ｎ）／（Ｎ＊時間あたりのブロックあたり消去数）
として計算され得る。この場合、図５に示されている時間Ｔは、カードがブロックあたり平均消去数Ｎのレベルに達するときの状態に対応するカード全体の寿命である。同様に、寿命の２０％がなお残っているレベルは、カードの残存寿命が０．２Ｔであることを意味する。

図５は、一様な使用およびむらのない動作条件に起因するかあるいはより複雑な状態の近似としての一定速度のエージングという状態を示す。図５の上の部分は、寿命全体にわたって一様であると見なされる使用率を示し、ここで警報ゾーンはカードの寿命の８０％（０．８Ｔ）が経過したときと見なされる。上側のグラフは一様な損耗を示す直線であり、下側のグラフは予備ブロックの数を示す。

カードの使用が一様でなければ、現在の使用率に基づくＥＯＬ計算は、使用率の変化に調和するように調整され得る。図６は、カードの使用率が増大し、そして、カードがブロックあたり消去数Ｎのレベルに遥かに速く達すると予想されるので最終期時間Ｔの計算が新しい値Ｔ’に計算しなおされる場合を示す。

図６の上の部分に示されているように、この例における使用レベル（日あたりの消去数で表された）は、予想される寿命の始めの約三分の一の間は第１のレベルで一定であると解されるが、その後はより高い使用率まで増大する。使用率（日あたりのブロックあたり消去数）が増大するので、残存寿命の割合はより速やかに減少する。これは残存寿命グラフに反映され、始めは第１の一定の傾斜から始まる。使用が一様なままであれば、これは破線で示されているように続く。代わりに、消去数の増大により、傾斜は急になって、より短い予想される寿命を表す。警報ゾーンは再び０．８Ｔでトリガされる。これはより早いけれども、図６の下のグラフに示されているように、予備ブロックの数は一様な使用の場合と同じ率で減少するかもしれない。

残存寿命の量を実時間単位で表現するために、前述した方法は、現在の使用率を測定するためにシステムクロックのような何らかの時間基準を必要とする。カードの使用が周期的パターンを有する場合には、カードがそのパターンを認識して正確なＥＯＬ計算を行うのは困難であるかもしれない。以下のセクションは、システムクロックを持っていないカードにおいて残存寿命を時間単位で計算する１つの実施形態を記述する。

Ｄ．ホストによる較正
ホストによる較正の実施形態では、実時間システムクロックを有するホストは、現在の時間値をカードに送る特別のコマンドを使用することができる。また、標準的な作業モードにおいてタイミング情報が存在するならば（例えば、ファイル属性がファイル自体におけるおよび／またはファイルのためのディレクトリレコードにおける最後の更新の時間を含むならば）、この情報は特別のコマンドなしでシステムにより抽出され得る。最も簡単な例は、ディレクトリ更新を監視してファイル項目のための時間／日情報を検査することである。そのときカードはこれらの値を使用して現在の使用率を計算し、その後に残っているカードの寿命を計算することができる。図７はカードの使用が周期的なパターンを有する場合における方法を示し、例えば、使用パターンが日または週の間に特定の高水準および低水準を有するネットワークハブなどの、多くの用途についての代表的な場合である。正確な測定を行うために、ホストは現在の時間値を少なくとも２回、例えば時間ｔ₁ およびｔ₂ に送る。カードは、相応して、時間ｔ₁ およびｔ₂ までにカードが経験したブロックあたりの平均消去サイクル数ｎ₁ およびｎ₂ を時間値自体とともに記憶しなければならない。その後、残存寿命は、
残存寿命（日）＝Ｔ−ｔ₂ ＝（Ｎ−ｎ₂ ）＊（ｔ₂ −ｔ₁ ）／（ｎ₂ −ｎ₁ ）
として計算され、ここでＮはブロックあたりの予想された最大消去数であり、Ｔは予想された最終期時間である。その後、残っているカードの寿命についての推定がホストにより特別のコマンドで読み出され得る。簡単な実施例は、新しい現在の時間値を送りかつ残存寿命の新しい推定を読み出すために単一のコマンドを使用することである。

図７は、使用を表すために数回調整された推定された寿命を示す。この更新がどのようにして正確に、また不正確に、使用され得るかをも示す。代表的な実施形態では、２つのコマンド間の基準時間間隔は、カードの使用の少なくとも１つの代表的な期間を含む。２つのコマンド間の期間が短すぎれば、計算は不正確であり得る。図７に示されているように、それらのコマンドが高水準使用の間（ｔ’₁ およびｔ’₂ ）または低水準使用の間（ｔ”₁ およびｔ”₂ ）に発せられたならば、最終期計算（相応してＴ’およびＴ”）は正しいもの（Ｔ）から遥かに遠くなり得る。ホストアプリケーションがコマンドを、例えば１週間に１回同じ時間に発するならば、ＥＯＬ計算はより正確になり得る。時間ｔ₁ およびｔ₂ の使用は、サンプル期間のより正確な選択肢を表す選択肢を表す。ここでの想定は、ホストが代表的な使用パターンについて、あるいは少なくともそのパターンの周期についての何らかの知識をカードより良好に持っているということである。

Ｅ．ホストによる“実時間”ＥＯＬ測定とさらなる改良
代わりの方法は使用率測定をホスト自体によって行うことに基づくことができる。この場合、ホストは定期的にパーセントでの相対残存寿命値ｌ₁ およびｌ₂ を時間ｔ₁ およびｔ₂ にカードから読み出す。ホストアプリケーションは、これらの値と時間とを用いて、
残存寿命（日）＝ｌ₂ ＊（ｔ₂ −ｔ₁ ）／（ｌ₂ −ｌ₁ ）
の計算を行う。従って、パーセントでのＥＯＬ計算を伴うカードは、時間単位でのＥＯＬ計算を提供するために使用され得るだけである。

本発明の種々の態様は、いくつかのさらなる改良を含むように拡張され得る。例えば、カードまたは他の記憶装置は異なる用途で使用され得るので、これらの方法のうちのいずれかに基づく“実時間”ＥＯＬ測定は特別のホストユーティリティによりサポートされ得る。このホストユーティリティは、時間値を出すことができ、あるいはＥＯＬ計算自体を実行することができる。そのようなユーティリティは、例えば何らかのＩＤによって識別可能な複数のカードをサポートすることができる。例えば、写真のプロは、そのようなユーティリティを週ベースで使用して自身のカードから残存寿命値を読み出すことができる。

さらに、前の議論は、消去サイクル数のほかには予備のブロックまたはメタブロックの現在の数だけが考慮される場合を考察したけれども、ＥＯＬ計算に影響を及ぼす他の態様も包含され得る。例えば、ホストのピーク書き込み率もＥＯＬ計算に包含され得る。さらに、前述したように、エラー率（特別のマージンがあるかまたはない）、プログラム／消去時間、ＥＣＣ結果のような他のパラメータ、または他の方法が組み込まれ得る。装置の年齢のこれらの種々の表示は、その使用に従って装置の残存寿命の正確な表示を提供するために単独で、あるいは様々に組み合わされて使用され得る。

従って、本願の例は実例と解されるべきであって、限定をするものと解されるべきではなく、本発明は本願明細書で与えられた詳細に限定されるべきではなくて、添付されている特許請求の範囲内で改変され得る。

不揮発性記憶装置を含む一般的なホストシステムの線図表示である。 例えば図１ａの記憶装置１２０などのメモリシステムの線図表示である。 最終期計算の代表的な場合を示す。 メモリブロックの劣化が予想より速い場合を示す。 最終期計算についての代表的な具体例を示す。 記憶装置の一様な使用を示す。 記憶装置の一様でない使用を示す。 時間単位での較正および最終期計算を示す。

Claims (25)

1. ホストとともに用いられる、複数の再書き込み可能なメモリセルを有するメモリシステムを動作させる方法であって、
   前記メモリシステムを第１の期間にわたって動作させるステップと、
   前記第１の期間の間の前記メモリセルの損耗を示すパラメータを維持するステップと、
   前記第１の期間の間の前記メモリセルの損耗を示す前記パラメータの値に基づいて前記メモリシステムの残存寿命の予想される量を判定するステップと、
   その後に、前記メモリシステムを第２の期間にわたって動作させるステップと、
   前記第２の期間の間の前記メモリセルの損耗を示すパラメータを維持するステップと、 前記メモリシステムの残存寿命の予想される量を、前記第２の期間の間の前記メモリセルの損耗を示す前記パラメータの値に基づいて修正するステップと、
   前記第１および第２の期間の間に前記メモリシステムの使用パターンを監視するステップと、を含み、
   前記メモリシステムの残存寿命の予想される量を修正するステップは、さらに前記使用パターンに基づく方法。
2. 請求項１記載の方法において、
   前記メモリシステムは、前記ホストに取り外し可能に接続可能である方法。
3. 請求項１記載の方法において、
   前記メモリシステムは、組み込み形メモリシステムである方法。
4. 請求項１記載の方法において、
   前記メモリセルの損耗を示す前記パラメータは、前記メモリセルが前記期間の間に受けた再書き込みの数である方法。
5. 請求項１記載の方法において、
   前記メモリセルの損耗を示す前記パラメータは、前記期間の間のブロック故障率である方法。
6. 請求項１記載の方法において、
   前記メモリセルの損耗を示す前記パラメータは、前記期間の間のデータエラーの示度である方法。
7. 請求項６記載の方法において、
   前記データエラーの示度は、ＥＣＣ訂正の大きさおよび頻度である方法。
8. 請求項１記載の方法において、
   前記メモリセルの損耗を示す前記パラメータは、前記期間の間のプログラム時間である方法。
9. 請求項１記載の方法において、
   前記メモリセルの損耗を示す前記パラメータは、前記期間の間の消去時間である方法。
10. 請求項１記載の方法において、
    前記メモリセルは複数の物理的消去構造に物理的に配列され、前記方法は予備消去構造の数を監視するステップをさらに含み、前記メモリシステムの残存寿命の予想される量は付加的に予備消去構造の数に基づく方法。
11. 請求項１記載の方法において、
    前記メモリセルは複数の物理的消去構造に物理的に配列され、前記メモリセルの損耗を示す前記パラメータは予備消去構造の数である方法。
12. 請求項１記載の方法において、
    前記使用パターンを監視するステップは、前記メモリシステムのシステムクロックを用いて行われる方法。
13. 請求項１記載の方法において、
    前記メモリシステムは前記ホストに取り付けられ、前記使用パターンを監視するステップは前記ホストからのクロック値を用いて行われる方法。
14. 請求項１記載の方法において、
    前記メモリセルの損耗を示す前記パラメータが所定値に達したならば、警報を提供するステップをさらに含む方法。
15. 請求項１記載の方法において、
    前記メモリシステムは前記ホストに取り付けられ、前記メモリシステムの残存寿命の予想される量は前記メモリシステムへの前記ホストのピーク書き込み率に付加的に基づく方法。
16. 請求項１記載の方法において、
    前記残存寿命の予想される量の示度は、前記メモリシステムの総予想寿命の割合として提供される方法。
17. 請求項１記載の方法において、
    前記残存寿命の予想される量の示度は、実時間単位で提供される方法。
18. 請求項１７記載の方法において、
    前記残存寿命の予想される量を修正するステップは、前記予想される寿命を実時間単位で計算するために前記メモリシステムのシステムクロックを使用するステップを含む方法。
19. 請求項１７記載の方法において、
    前記メモリシステムは前記ホストに取り付けられ、前記残存寿命の予想される量を修正するステップは、前記予想される寿命を実時間単位で計算するために前記ホストからのクロック値を使用するステップを含む方法。
20. 請求項１９記載の方法において、
    前記メモリシステムの残存寿命の予想される量は、前記クロック値を含む前記ホストからのコマンドに応答して前記ホストに提供される方法。
21. 請求項１記載の方法において、
    前記残存寿命の予想される量を修正するステップは、前記残存寿命の予想される量が所定値に達したならば、警報を提供するステップを含む方法。
22. 請求項１記載の方法において、
    前記残存寿命の予想される量が所定値に達したことに応答して、前記メモリが動作挙動を変えるステップをさらに含む方法。
23. 請求項２２記載の方法において、
    前記残存寿命の予想される量が所定値に達したことに応答して、前記メモリは読み出し専用モードで動作する方法。
24. 請求項２２記載の方法において、
    前記残存寿命の予想される量が所定値に達したことに応答して、前記メモリは動作速度を変える方法。
25. 請求項２２記載の方法において、
    前記残存寿命の予想される量が所定値に達したことに応答して、前記メモリはメモリブロックの使用方法を変える方法。

Images