TWI455140B - Flash memory usage period assessment method - Google Patents

Description

快閃記憶體使用期限評估方法

本發明係關於快閃記憶體使用期限評估方法，特別的是提供控制中心對電子裝置中的快閃記憶體的理想使用期限(ideal lifetime)進行動態地修正、偵測與評估的方法。

目前，反及閘式的快閃記憶體係廣泛地應用於許多的電子產品中，例如平板電腦、智慧型手機、桌上電腦與筆記型電腦等，且在該電子產品中該快閃記憶體係除扮演著儲存資料的功能外，亦作為系統啟動碼的存放區域，例如內嵌式記憶體卡(embedded Multi Media Card，eMMC)或嵌入式固態硬碟(integrated solid state drive，iSSD)。

該快閃記憶體係利用浮閘(floating gate)的結構用以栓鎖電荷而藉以達到儲存資料的目的。一般而言，該快閃記憶體係根據控制晶片所下達的指令，對記憶體執行相關的抹除(ERASE)、寫入(write)與讀取(read)等動作的指令，而該快閃記憶體係利用高電壓衝擊的激烈方法用以改變該浮閘內的資料的儲存狀態。

以儲存容量為4GB的多階儲存單元快閃記憶體(Multi-level cell flash memory，MLC flash memory)的快閃記憶體為例說明，其中該多階儲存單元快閃記憶體在正常的記憶體操作(例如對記憶體的資料執行抹除、寫入與讀取等指令)之下，係大約可操作接近3,000次，若再配合耗損平衡技術(wear leveling)的配置，則該快閃記憶體大約總共的使用容量係可為12,000GB(4GB*3,000)。再者，若以每天使用1G容量進行計算，總共可以使用12,000天(12,000G/1G)，又以每年365天計算，該快閃記憶體係共可使用32.87年(12,000天/365天)，而該32.87年係定義為該快閃記憶體之理想使用期限(ideal lifetime)。

此外，在自然環境之下，就算未操作該快閃記憶體，製造完成的該快閃記憶體本身亦會開始緩慢地進行自然衰退。

然而，雖然該快閃記憶體具有製造成本低、低耗電量、低延遲讀取速度等優點，但由於該快閃記憶體本身的結構與操作方式，使得該快閃記憶體因具有讀取與寫入次數的限制進而造成有使用上的風險。上述的估算，係在最佳的條件下進行估算，實際上，該快閃記憶體係有可能受到例如不同使用者使用該快閃記憶體的不同習慣，亦或是環境變異等多種情況，造成該快閃記憶體實際上的使用期限係明顯不同於該理想使用期限。

故於此，本發明係提出一種可精確地預測該快閃記憶體的使用期限的方法，可用以解決習知技術無法精準預測該快閃記憶體的使用期限的缺失。

本發明之一目的係提供一種快閃記憶體使用期限評估方法，用於對電子裝置的內建式或擴充式快閃記憶體的理想使用期限進行動態地修正、偵測與評估，而達到精確地修正理想使用期限進而估算實際上該快閃記憶體之正確使用期限。

未達到上述目的，本發明係提供一種快閃記憶體使用期限評估方法，係提供控制中心對電子裝置的內建式或擴充式快閃記憶體的理想使用期限進行動態地修正、偵測與評估，該方法包含步驟，係偵測該快閃記憶體中具有記憶區塊(memory block)、記憶頁面(memory page)與記憶晶胞(memory cell)的容量，並基於該快閃記憶體的結構型態計算出該理想使用期限；接著步驟，係在該快閃記憶體與該控制中心之至少其一者建立保留區域(spare area)；再接著步驟，係自該控制中心產生測試指令(testing command)並傳送至該快閃記憶體，以供該快閃記憶體根據該測試指令執行記憶體測試，而該快閃記憶體又根據該記憶體測試回饋一測試結果至該保留區域以作為修正參數(amended parameter)；以及，步驟，係該控制中心取得(retrieve)在該保留區域的該修正參數，以選擇性地以該修正參數修正該理想使用期限。

與習知技術相較，本發明之快閃記憶體使用期限評估方法係可在控制中心(例如控制驅動器或遠端監控伺服器)對快閃記憶體下達抹除指令或程式指令(例如寫入指令或讀取指令，使得該快閃記憶體係可藉由高電壓衝擊的方法改變該快閃記憶體中浮閘儲存的資料)之後，可自該快閃記憶體取得相關的除錯碼(error correction code，ECC)的位元(bit)或電氣特性等參數用以作為修正理想使用期限的依據。

此外，該等參數係可儲存在該快閃記憶體中的記憶區塊(memory block)、記憶頁面(memory page)與記憶晶胞(memory cell)或遠端監控伺服器所指定的保留區域(spare area)，使得該理想使用期限的修正公式係可透過擷取該等參數進而預估該快閃記憶體實際上的正確使用期限。

為充分瞭解本發明之目的、特徵及功效，茲藉由下述具體之實施例，並配合所附之圖式，對本發明做一詳細說明，說明如後：

參考第1圖，係本發明一實施例之快閃記憶體使用期限評估方法的流程示意圖。於第1圖中，該快閃記憶體使用期限評估方法係提供控制中心對電子裝置的內建式或擴充式快閃記憶體的理想使用期限進行動態地修正、偵測與評估。其中，該控制中心係可指用於驅動該快閃記憶體的驅動器或是可透過網際網路連線至該電子裝置以控制該快閃記憶體的遠端監控伺服器。

該快閃記憶體使用期限評估方法係起始於步驟S11，係偵測該快閃記憶體中具有記憶區塊、記憶頁面與記憶晶胞的容量，並基於該快閃記憶體的結構型態計算出該理想使用期限。其中，該快閃記憶體的結構型態係可為單階儲存單元(Signal-Level Cell，SLC)或多階儲存單元(Multi-Level Cell，MLC)的反或閘(NOR)或反及閘(NAND)的該快閃記憶體。於此步驟中，係透過該快閃記憶體的容量並配合所使用的結構型態所估算出該理想使用期限。舉例而言，多階儲存單元快閃記憶的容量若以4GB為例，則如同前述具有32.87年的理想使用期限。

接著步驟S12，係在該快閃記憶體與該控制中心之至少其一者建立保留區域(spare area)。其中，該保留區域係用於提供可儲存該修正參數的儲存空間。

再接著步驟S13，係自該控制中心產生測試指令(testing command)並傳送至該快閃記憶體，以供該快閃記憶體根據該測試指令執行記憶體測試，並經由該快閃記憶體回饋的測試結果以形成修正參數(amend parameter)並儲存在該保留區域。於此步驟中，該控制中心係產生測試指令至該快閃記憶體，使得該快閃記憶體根據該測試指令執行該記憶體測試而產生測試結果，而該測試結果係為用於修正該理想使用期限的該修正參數。其中，產生該修正參數的來源係可如下所示：

1)該修正參數係記錄每一該快閃記憶體中該記憶區塊、該記憶頁面與該記憶晶胞所分別地執行讀取指令、寫入指令與抹除指令的使用次數，一併參考第2圖，係為該修正參數取得的流程示意圖。

於第2圖中，該流程係起始步驟S21，係由該控制中心產生測試指令；接著步驟S22，係根據該測試指令而使得該快閃記憶體判斷所有該記憶區塊、該記憶頁面與該記憶晶胞是否因為指令而使用到；再接著步驟S23，係再進一步判斷該指令係為寫入指令、讀取指令或抹除指令，並記錄每一該記憶區塊、該記憶頁面與該記憶晶胞分別受到寫入指令、讀取指令或抹除指令所使用的次數；步驟S24，係當該記憶區塊、該記憶頁面與該記憶晶胞皆未被使用到時，則回到步驟S21重複地進行記錄使用的次數。

換言之，當該控制中心係產生用於紀錄該快閃記憶體使用次數的指令時，使得該快閃記憶體對每一該記憶區塊、該記憶頁面與該記憶晶胞執行例如抹除指令、寫入指令與讀取指令等指令時，一併記錄每一該記憶區塊、該記憶頁面與該記憶晶胞被使用的次數，並且該使用次數係會記錄在該保留區域。

2)該修正參數係記錄基於磨損演算法(wear-leveling algorithm)下該快閃記憶體中該記憶區塊、該記憶頁面與該記憶晶胞的平均磨損狀態，一併參考第3圖，係為該修正參數取得的流程示意圖。

於第3圖中，該流程係起始步驟S31，係由該控制中心產生測試指令；接著步驟S32，係判斷該快閃記憶體中每一該記憶區塊、該記憶頁面與該記憶晶胞的使用是否透過該磨損演算法進行配置，若該快閃記憶體判斷為使用該磨損演算法進行配置，則執行步驟S321，係紀錄平均磨損狀態作為該修正參數，反之，執行步驟S322，係該快閃記憶體判斷為未該磨損演算法進行配置，則結束該判斷。

3)該修正參數係記錄該快閃記憶體中經由除錯引擎(error correction code engine)回饋該快閃記憶體進行除錯的位元，一併參考第4圖，係為該修正參數取得的流程示意圖。

於第4圖中，該流程係起始步驟S41，係自該控制中心產生測試指令，使得該快閃記憶體的準備/忙碌腳位(ready/busy Pin)根據該測試指令由低電位改變至高電位；接著步驟S42，係確認是否有除錯碼(ECC)的位元(bit)產生，若有除錯碼的位元產生則執行步驟S421，係將需要進行除錯的位元(ECC bit)的位元數目紀錄在該保留區域，反之則結束該判斷。

4)該修正參數係記錄在該快閃記憶體中執行測試指令之後，所偵測到該記憶區塊、該記憶頁面與該記憶晶胞的損壞數目，一併參考第5圖，係為該修正參數取得的流程示意圖。

於第5圖中，該流程係起始步驟S51，係自該控制中心產生測試指令(例如抹除指令)，以使得該記憶區塊、該記憶頁面與該記憶晶胞的狀態係全部為0xFF或0x00；接著步驟S52，係判斷該記憶區塊、該記憶頁面與該記憶晶胞中是否有損壞部分，若有損壞的部分，則執行步驟S521，係紀錄該損壞部分的數量，反之，則執行步驟S522，係結束該判斷。

於另一實施例中，當再次執行S51~S52之後，可在步驟S521之後接著執行步驟S53，係持續地對該快閃記憶體中執行測試指令，以比較前次與後次測試後該記憶區塊、該記憶頁面與該記憶晶胞的損壞數目所增加的數量與損壞速度。

5)在對該快閃記憶體之特定的該記憶區塊、該記憶頁面與該記憶晶胞執行多次的讀取指令之後，該修正參數係記錄特定的該記憶區塊、該記憶頁面與該記憶晶胞中除錯位元的數目產生不穩定的變動的狀態，一併參考第6圖，係為該修正參數取得的流程示意圖。

於第6圖中，該流程係起始於步驟S61，係自該控制中心產生測試指令(例如讀取指令)；接著步驟S62，係判斷本次與前次該除錯碼之位元的數量是否有變動，若該位元的數量產生變動則執行步驟S621，係紀錄該除錯碼的該位元的數量變動，反之，則執行步驟S622，係結束該判斷。

6)該修正參數係記錄當該電子裝置對該快閃記憶體執行讀取指令、寫入指令與抹除指令之後，該快閃記憶體所回饋的該測試結果不穩定的狀態，一併參考第7圖，係為該修正參數取得的流程示意圖。

於第7圖中，該流程係起始於步驟S71，係自該控制中心產生測試指令，以取得該快閃記憶體中例如準備/忙碌腳位狀態；接著步驟S72，係判斷該準備/忙碌腳位的電壓狀態是否穩定，若該準備/忙碌腳位狀態係處於不穩定的狀態(例如一直處於高電位或是低電位之否一固定電位的情況)，則執行步驟S721，紀錄該不穩定的狀態，反之，則執行步驟S722，係結束該判斷。

7)該修正參數係記錄在對該快閃記憶體之特定的該記憶區塊、該記憶頁面與該記憶晶胞執行讀取指令之後，監控特定的該記憶區塊、該記憶頁面與該記憶晶胞鄰近於其它記憶區塊、記憶頁面與記憶晶胞的除錯狀態，一併參考第8圖，係為該修正參數取得的流程示意圖。

於第8圖中，該流程係起始於步驟S81，係自該控制中心產生測試指令，以監控特定的該記憶區塊、該記憶頁面與記憶晶胞鄰近於其它記憶區塊、記憶頁面與記憶晶胞的除錯狀態；接著步驟S82，係判斷鄰近的其它記憶區塊、記憶頁面與記憶晶胞的除錯狀態是否有受到特定的該記憶區塊、該記憶頁面與記憶晶胞的影響，若鄰近的其它記憶區塊、記憶頁面與記憶晶胞受到影響，則執行步驟S821，紀錄該不穩定的狀態，反之，則執行步驟S822，係結束該判斷。

8)該修正參數係記錄當該電子裝置對該快閃記憶體執行讀取指令、寫入指令與抹除指令之後，該快閃記憶體中腳位的電壓狀態的不正常狀態，一併參考第9圖，係為該修正參數取得的流程示意圖。

於第9圖中，該流程係起始於步驟S91，係自該控制中心產生測試指令，以監控特定的該記憶區塊、該記憶頁面與記憶晶胞的電壓狀態；接著步驟S92，係判斷該電壓狀態是否不穩定，若該電壓狀態不穩定，則執行步驟S921，紀錄該電壓不穩定的狀態，反之，則執行步驟S922，係結束該判斷。

9)該修正參數係紀錄在該快閃記憶體執行抹除指令之後，若該快閃記憶體之晶片致能接腳(chip enable pin，CE pin)無法根據該抹除指令對具有該記憶區塊、該記憶頁面與該記憶晶胞的晶片執行抹除的狀態，一併參考第10圖，係為該修正參數取得的流程示意圖。

於第10圖中，該流程係起始於步驟S101，係自該控制中心產生測試指令，以對具有該記憶區塊、該記憶頁面與該記憶晶胞的晶片執行抹除指令的動作；接著步驟S102，係判斷該晶片是否接收該抹除指令而抹除該晶片中的該記憶區塊、該記憶頁面與該記憶晶胞，若該晶片部接收該抹除指令，則執行步驟S1021，紀錄該晶片無法抹除的狀態，反之，則執行步驟S1022，係結束該判斷。

接著步驟S14，係控制中心取得在該保留區域的該修正參數，以選擇性地以該修正參數修正該理想使用期限。

故藉由本發明之快閃記憶體使用期限評估方法係可在控制中心(例如控制驅動器或遠端監控伺服器)對快閃記憶體下達抹除指令或程式指令(例如寫入指令或讀取指令，使得藉由該快閃記憶體藉由高電壓衝擊的方法改變該快閃記憶體中浮閘所儲存的電荷資料)之後，取得相關的除錯碼(ECC)的位元(bit)或電氣特性等參數以作為修正理想使用期限的依據。

此外，該等參數係可儲存在該快閃記憶體中的記憶區塊、記憶頁面與記憶晶胞或遠端監控伺服器所指定的保留區域，使得該理想使用期限的修正公式係可透過該等參數預估該快閃記憶體實際的使用期限。

本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以申請專利範圍所界定者為準。

第1圖係本發明一實施例之快閃記憶體使用期限評估方法的流程示意圖；以及

第2~10圖係說明第1圖中形成修正參數的流程示意圖。

Claims (17)

1. 一種快閃記憶體使用期限評估方法，係提供控制中心(control center)對電子裝置的內建式(built-in)或擴充式(expand)快閃記憶體(flash memory)的理想使用期限(standard lifetime)進行動態地修正、偵測與評估，該方法包含：偵測該快閃記憶體中具有記憶區塊(memory block)、記憶頁面(memory page)與記憶晶胞(memory cell)的容量，並基於該快閃記憶體的結構型態計算出該理想使用期限；在該快閃記憶體與該控制中心之至少其一者建立保留區域(spare area)；自該控制中心產生測試指令(testing command)並傳送至該快閃記憶體，以供該快閃記憶體根據該測試指令執行記憶體測試，而該快閃記憶體根據該記憶體測試回饋一測試結果至該保留區域以形成修正參數(amended parameter)；以及該控制中心取得(retrieve)在該保留區域的該修正參數，以選擇性地以該修正參數修正該理想使用期限。
2. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中用於修正該理想使用期限的公式係該修正參數與該理想使用期限的乘積結果。
3. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係記錄每一該快閃記憶體中該記憶區塊、該記憶頁面與該記憶晶胞所分別地執行讀取指令(read command)、寫入指令(write command)與抹除指令(erase command)的使用次數。
4. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係在磨損演算法(wear-leveling algorithm)下記錄該快閃記憶體中該記憶區塊、該記憶頁面與該記憶晶胞的平均磨損狀態。
5. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係記錄該快閃記憶體中經由除錯引擎(error correction code engine)回饋該快閃記憶體進行除錯的除錯位元。
6. 如申請專利範圍第5項所述的快閃記憶體使用期限評估方法，其中該修正參數係更包含在除錯引擎回報該快閃記憶體的除錯位元之前，偵測該快閃記憶體中準備/忙碌腳位(R/B pin)的電壓狀態是否一直維持在固定的一電位。
7. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係在該快閃記憶體中執行測試指令之後，記錄所偵測到該記憶區塊、該記憶頁面與該記憶晶胞的損壞數目。
8. 如申請專利範圍第7項所述的快閃記憶體使用期限評估方法，更包含持續地對該快閃記憶體中執行測試指令，以產生比較前次與後次中該記憶區塊、該記憶頁面與該記憶晶胞的損壞數目所增加的數量與損壞速度。
9. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中在對該快閃記憶體之特定的該記憶區塊、該記憶頁面與該記憶晶胞執行多次的讀取指令之後，該修正參數係記錄特定的該記憶區塊、該記憶頁面與該記憶晶胞中除錯位元(ECC bit)的位元數目產生不穩定的變動的狀態。
10. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係在對該快閃記憶體之特定的該記憶區塊、該記憶頁面與該記憶晶胞執行讀取指令之後，記錄並監控特定的該記憶區塊、該記憶頁面與該記憶晶胞所鄰近於其它記憶區塊、記憶頁面與記憶晶胞的除錯狀態。
11. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係在該電子裝置對該快閃記憶體執行讀取指令、寫入指令與抹除指令之後，記錄該快閃記憶體所回饋的該測試結果不穩定的狀態。
12. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該修正參數係在該電子裝置對該快閃記憶體執行讀取指令、寫入指令與抹除指令之後，記錄該快閃記憶體中腳位的電壓狀態為不正常狀態。
13. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，該修正參數係當該快閃記憶體操作特定的該記憶區塊、該記憶頁面與該記憶晶胞時，紀錄特定的該記憶區塊、該記憶頁面與該記憶晶胞所產生不穩定電壓變化的狀態。
14. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，該修正參數係在該快閃記憶體執行抹除指令之後，紀錄該快閃記憶體之晶片致能接腳(chip enable pin)無法根據該抹除指令對具有該記憶區塊、該記憶頁面與該記憶晶胞的晶片執行抹除的狀態。
15. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該控制中心係為控制該快閃記憶體的控制驅動器或遠端監控伺服器。
16. 如申請專利範圍第15項所述的快閃記憶體使用期限評估方法，其中該控制中心係透過網際網路對該電子裝置的內建快式或擴充式快閃記憶體的理想使用期限進行動態地修正、偵測與評估。
17. 如申請專利範圍第1項所述的快閃記憶體使用期限評估方法，其中該結構型態係可為單階儲存單元(Signal-Level Cell)或多階儲存單元(Multi-Level Cell)的反或閘(NOR)或反及閘(NAND)的該快閃記憶體。