KR20170054300A - 데이터 보유 충전 손실 센서 - Google Patents

데이터 보유 충전 손실 센서 Download PDF

Info

Publication number
KR20170054300A
KR20170054300A KR1020160146693A KR20160146693A KR20170054300A KR 20170054300 A KR20170054300 A KR 20170054300A KR 1020160146693 A KR1020160146693 A KR 1020160146693A KR 20160146693 A KR20160146693 A KR 20160146693A KR 20170054300 A KR20170054300 A KR 20170054300A
Authority
KR
South Korea
Prior art keywords
sensor
charge
charge level
solid state
data
Prior art date
Application number
KR1020160146693A
Other languages
English (en)
Other versions
KR101905266B1 (ko
Inventor
데일 찰스 메인
딘 엠. 젠킨스
Original Assignee
웨스턴 디지털 테크놀로지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨스턴 디지털 테크놀로지스, 인코포레이티드 filed Critical 웨스턴 디지털 테크놀로지스, 인코포레이티드
Publication of KR20170054300A publication Critical patent/KR20170054300A/ko
Application granted granted Critical
Publication of KR101905266B1 publication Critical patent/KR101905266B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

전기 센서들을 사용하여 고체 상태 메모리 디바이스들의 충전 손실을 추정하는 시스템들 및 방법들이 개시된다. 데이터 저장 디바이스는 복수의 메모리 셀을 포함하는 고체 상태 비휘발성 메모리, 전기 전하를 유지하도록 구성되는 센서, 및 제어기를 포함한다. 제어기는 제1 시점에서 제1 충전 레벨로 센서를 충전하고, 제1 시점으로부터 일정 기간 후에, 제2 시점에서 센서의 제2 충전 레벨을 결정하고, 결정된 제2 충전 레벨에 적어도 부분적으로 기반하여 메모리 셀들에 저장되는 데이터를 리프레싱하도록 구성된다.

Description

데이터 보유 충전 손실 센서{DATA RETENTION CHARGE LOSS SENSOR}
관련 출원에 대한 상호 참조
본 출원은 데이터 보유 충전 손실 센서(DATA RETENTION CHARGE LOSS SENSOR)라는 명칭으로 2015년 11월 9일자로 출원된 미국 출원 제 14/936,353호의 우선권을 주장하며, 개시가 그 전체로써 참조로 본원에 명확히 포함된다.
기술분야
본 발명은 전기 센서에 관한 것이다. 보다 상세하게는, 본 발명은 전기 센서를 사용하여 고체 상태 메모리의 충전 손실을 추정하는 시스템 및 방법에 관한 것이다.
플래시 드라이브와 같은 특정 고체 상태 메모리 디바이스는 부동 게이트 트랜지스터로 구성되는 메모리 셀의 어레이에 정보를 저장한다. 고체 상태 메모리 셀에 저장되는 데이터의 무결성은 온도 노출 및 시간을 포함하는 다양한 요인에 의해 영향을 받을 수 있다.
다양한 실시예들이 예시적인 목적으로 첨부 도면들에 도시되고, 결코 본 발명의 범위를 제한하는 것으로 해석되지 않아야 한다. 게다가, 상이한 개시된 실시예들의 다양한 특징이 본 발명의 일부인 부가 실시예들을 형성하도록 결합될 수 있다.
도 1a 및 도 1b는 하나 이상의 실시예들에 따른 데이터 저장 시스템들의 실시예들을 나타내는 블록도들이다.
도 2는 하나 이상의 실시예들에 따른 센서 디바이스를 나타내는 블록도이다.
도 3은 부동 게이트 트랜지스터의 일 실시예의 단면도이다.
도 4는 하나 이상의 실시예들에 따른 가능한 데이터 보유 관련 충전 손실을 나타내는 셀들의 확률 분포를 도시하는 그래프이다.
도 5는 하나 이상의 실시예들에 따른 고체 상태 메모리 디바이스들의 잠재적 충전 손실을 도시하는 그래프이다.
도 6은 하나 이상의 실시예들에 따른 고체 상태 메모리 디바이스들의 잠재적 충전 손실을 도시하는 그래프이다.
도 7은 하나 이상의 실시예들에 따른 전기 센서를 활용하는 프로세스를 도시하는 흐름도이다.
도 8은 하나 이상의 실시예들에 따른 예시적 2진 검색 판독 메커니즘을 나타내는 도면이다.
도 9는 하나 이상의 실시예들에 따른 전기 센서를 활용하는 프로세스를 도시하는 흐름도이다.
도 10은 하나 이상의 실시예들에 따른 전기 센서를 활용하는 프로세스를 도시하는 흐름도이다.
특정 실시예들을 설명하지만, 이러한 실시예들은 예로서만 제공되고, 보호의 범위를 제한하는 것으로 의도되지 않는다. 실제로, 본원에 설명하는 신규의 방법들 및 시스템들은 다양한 다른 형태로 구현될 수 있다. 더욱이, 본원에 설명하는 방법들 및 시스템들의 형태의 다양한 생략, 치환 및 변경이 보호의 범위로부터 벗어나지 않고 이루어질 수 있다.
본원에 제공되는 제목들은 편의만을 위한 것이고 청구항들의 범위 또는 의미에 반드시 영향을 미치는 것은 아니다. 고체 상태 메모리의 충전 손실 추정과 관련된 예시적 구성들 및 실시예들이 본원에 개시된다.
본 출원에 사용되는, “고체 상태 메모리,” “비휘발성 고체 상태 메모리,” “비휘발성 메모리,” “NVM” 또는 이들의 변형들은 NAND 플래시와 같은 고체 상태 메모리를 지칭할 수 있다. 그러나, 본 발명의 시스템들 및 방법들은 고체 상태 및 하드 드라이브 구성 요소들 둘 다를 포함하는 더 많은 통상적 하드 드라이브들 및 하이브리드 드라이브들 (또는 임의의 데이터 저장 디바이스들)에 유용할 수도 있다. 고체 상태 메모리는 플래시 집적 회로들, 상 변화 메모리(PC-RAM 또는 PRAM), 프로그래밍 가능 금속화 셀 랜덤 액세스 메모리(RAM)(PMC-RAM 또는 PMCm), 오브닉 통합 메모리(OUM), 저항 RAM(RRAM), NAND 메모리, NOR 메모리, EEPROM, 강유전체 RAM(FeRAM), 자기 저항 RAM(MRAM) 또는 다른 별개의 NVM(비휘발성 고체 상태 메모리) 칩들과 같은 매우 다양한 기술을 포함할 수 있다. 비휘발성 고체 상태 메모리 어레이들 또는 저장 디바이스들은 관련 분야에 알려진 바와 같이 평면, 블록, 페이지 및 섹터로 물리적으로 분할될 수 있다. 다른 형태들의 저장소(예를 들어, 배터리 백업 휘발성 DRAM 또는 SRAM 디바이스, 자기 디스크 드라이브 등)가 부가적으로 또는 대안적으로 사용될 수 있다.
개관
본 발명은 전기 센서 디바이스를 사용하여 고체 상태 메모리 셀들의 충전 손실을 추정하는 시스템들 및 방법들을 제공한다. 특정 실시예들이 NAND 타입 고체 상태 메모리 디바이스들의 맥락에서 본원에 개시되지만, 본원에 개시되는 원리들 및 실시예들이 임의의 타입의 고체 상태 메모리를 구현하는 시스템들에 적용 가능할 수 있다는 점이 이해되어야 한다. 특정 실시예들은 영속하는 전력의 필요 없이 하나 이상의 고체 상태 메모리 셀과 관련된 온도 및/또는 시간 관련 데이터 보유 및/또는 충전 손실 정보를 제공하도록 구성되는 센서 디바이스를 포함한다.
일반적으로, NAND 플래시 디바이스들 및 다른 고체 상태 메모리 디바이스들에서, 개별 메모리 셀들의 노드 크기 및/또는 게이트 면적이 더 작을 수록, 각각의 메모리 셀의 부동 게이트에 저장될 수 있는 전자의 수가 더 적으며, 이는 판독될 때, 기록된 데이터를 정확하게 해석하는 능력에 부정적으로 영향을 줄 수 있다. 더욱이, 다중 레벨 셀(MLC) 프로그래밍 체계들에서, 다수의(2개 이상의) 비트의 데이터가 단일 셀에 저장되어, 프로그래밍된 데이터를 정확하게 해석하는 능력에 추가로 영향을 줄 수 있다. 데이터 밀도를 증가시키려는 바람은 더 작은 노드 크기들 및 MLC 타입 프로그래밍 체계들의 확산을 야기하였다. 그러므로 그러한 요인들을 고려하여, 주어진 내구성 임계치에서의 데이터 보유 시간은 감소될 수 있다. 게다가, 고체 상태 메모리가 프로그래밍되고 소거됨에 따라, 각각의 사이클은 메모리의 데이터 보유 용량을 일반적으로 감소시킬 수 있다. 더욱이, 데이터 보유 용량은 전력이 디바이스에 인가되지 않는 기간들 동안을 포함하여 메모리 셀들이 기록된/프로그래밍된 후에, 메모리 셀들에 의해 접해지는 비교적 높은 온도에 의해 역으로 영향을 받을 수 있다.
데이터 리프레시, 가비지 수집 등과 같은 데이터 유지 관리 메커니즘들은 고체 상태 메모리 디바이스들에 저장되는 데이터를 리프레싱하도록 구현될 수 있다. 예를 들어, 데이터가 그러한 데이터를 저장하는 셀들의 알려지거나 추정된 충전 손실에 기반하여 손실될 위험이 있다고 판단될 때, 데이터는 기록된 데이터의 연수를 감소시키기 위해 판독되고 재기록될 수 있다. 그러한 프로세스들은 실질적으로 데이터 보유 시간 클럭을 재시작하고 데이터가 요청될 때, 성공적으로 판독될 가능성을 증가시킬 수 있다. 그러나, 데이터 보유 충전 손실의 추정은 특히, 전력이 저장 디바이스에 공급되지 않는 기간과 같은 기간에 걸쳐 메모리 셀들이 알려지지 않은 온도 레벨들 및/또는 변화들에 노출되는 경우, 사소하지 않을 수 있다. 본원에 개시되는 특정 실시예들은 파워 오프 사이클 후에 메모리 셀들의 데이터 보유 상태를 추정하는데 사용될 수 있는 센서를 제공한다. 센서는 유리하게는 시간 및 온도 요인들 둘 다를 고려할 수 있다.
본 발명의 특정 실시예들은 실질적으로 전력이 기간 동안 메모리에 공급되는지 여부와 관계 없이 그러한 기간에 걸쳐 근위로 위치된 고체 상태 메모리 어레이, 또는 메모리 셀들에 미치는 시간 및/또는 온도의 영향을 추정하는 기반으로서 부동 게이트 기술을 활용하는 하나 이상의 전기 센서를 제공한다. 특정 실시예들에서, 센서(들)는 시간, 노출된 온도 및/또는 판독 전압 사이의 비교적 큰 동적 범위 및/또는 비교적 양호하게 제어된 관계를 제공하도록 설계된다. 하나 이상의 실시예들에 따르면, 센서는 전력이 온인 동안, 재설정될 수 있어, 센서는 이후의 파워 오프 사이클들 동안 데이터 보유에 미치는 환경 영향을 반복하여 추적할 수 있다.
데이터 저장 시스템/디바이스
도 1a는 본원에 개시되는 하나 이상의 실시예들에 따른 하나 이상의 센서(150)를 사용하여 데이터 보유 충전 손실 추정 기능성을 포함시키는 호스트 시스템(110)의 데이터 저장 디바이스(120)와의 조합의 일 실시예를 도시하는 블록도이다. 도시된 바와 같이, 데이터 저장 디바이스(120)(예를 들어, 하이브리드 하드 드라이브, 고체 상태 드라이브, 고체 상태 메모리를 활용하는 임의의 저장 디바이스 등)는 호스트 시스템(110)으로부터 데이터 커맨드들을 수신하고 고체 상태 메모리 셀들을 포함하는 비휘발성 고체 상태 저장소(140)에서 그러한 커맨드들을 실행시키도록 구성되는 제어기(130)를 포함한다. 그러한 커맨드들은 데이터 판독/기록 커맨드들 등을 포함할 수 있다. 디바이스 제어기(130)는 호스트 시스템(110) 상에 상주하는 저장 인터페이스(예를 들어, 디바이스 드라이버)(112)로부터 데이터 커맨드들을 수신하도록 구성될 수 있다. 데이터 커맨드들은 데이터 저장 디바이스(120)에서 블록 어드레스를 지정할 수 있으며; 데이터는 그러한 커맨드들에 기반하여 액세스되고/되거나 전송될 수 있다. 특정 실시예들에서, 데이터 저장 디바이스(120)는 PCIe 기반 카드 타입 저장 디바이스일 수 있다.
데이터 저장 디바이스(120)는 데이터 저장 디바이스(120)가 호스트 시스템(110)에 대한 데이터 저장소로서의 역할을 하도록 호스트 시스템(110)으로부터 수신되는 데이터를 저장할 수 있다. 이러한 기능을 용이하게 하기 위해, 제어기(130)는 논리 인터페이스를 구현할 수 있으며, 논리 인터페이스는 데이터가 저장될 수 있는 논리 어드레스들(예를 들어, 순차적인/인접한 어드레스들)의 세트로서 호스트 시스템 메모리에 제공될 수 있다. 내부적으로, 제어기(130)는 비휘발성 고체 상태 저장소(140) 및/또는 다른 메모리 모듈(들)에서의 다양한 물리적 메모리 어드레스로 논리 어드레스들을 매핑할 수 있다. 논리 어드레스들의 물리적 메모리 어드레스들로의 매핑을 나타내는 매핑 데이터는 데이터 저장 디바이스(120)에서 유지될 수 있다. 예를 들어, 매핑 테이블 데이터는 전력 사이클을 뒤따라는 매핑 테이블들의 재생성을 가능하게 하기 위해 비휘발성 고체 상태 저장소(140)에 저장될 수 있다.
디바이스 제어기(130)는 비휘발성 메모리(예를 들어, ROM) 및/또는 휘발성 메모리(예를 들어, DRAM과 같은 RAM)와 같은 하나 이상의 메모리 모듈(미도시)을 포함할 수 있다. 특정 실시예들에서, 디바이스 제어기(130)는 예를 들어, 운영체제(들) 코드, 애플리케이션 코드, 시스템 테이블들, 및/또는 다른 데이터를 포함하는 정보를 비휘발성 고체 상태 저장소(140) 및/또는 도면에 도시되지 않은 부트 ROM과 같은 다른 비휘발성 메모리에 저장하도록 구성될 수 있다. 파워 업 시에, 디바이스 제어기(130)는 데이터 저장 디바이스(120)의 작동에 사용하기 위해 그러한 데이터를 로딩하도록 구성될 수 있다.
고체 상태 메모리 셀들의 데이터 보유 충전 손실은 셀들이 전압 상태 경계들에 걸쳐 이동하는 것을 야기하고 이로써 디코딩 오류들을 야기할 수 있다. NAND 플래시 메모리 등을 포함할 수 있는 고체 상태 저장소(140)에 대하여, 그러한 저장소는 상술한 바와 같이, 데이터 보유 충전 손실이 갖는 고유의 문제들을 어느 정도까지 겪을 수 있다. 예를 들어, 데이터 보유 신뢰성은 각각의 고체 상태 메모리 셀의 노드 크기 및/또는 게이트 면적에 적어도 부분적으로 의존할 수 있다. 데이터 보유 충전 손실은 데이터가 기록되었을 때부터의 시간의 양뿐만 아니라, 메모리 셀들의 온도 노출 둘 다의 함수일 수 있으며, 더 높은 온도가 일반적으로 더 큰 충전 손실을 야기할 수 있다. 즉, 고체 상태 메모리 셀들이 기록되고 이후에 비교적 높은 온도들에 노출될 때, 기록된 데이터가 보유될 수 있는 시간의 양은 일반적으로 감소될 수 있다. 메모리가 견뎠던 P/E(프로그램/소거) 사이클의 수는 또한 데이터 보유 충전 손실에 영향을 미친다. 그러한 충전 손실 영향들은 전력이 고체 상태 저장소(140)에 인가되는 동안뿐만 아니라, 파워 다운 기간들 동안 일어날 수 있다.
특정 실시예들에서, 부동 게이트 기술은 고체 상태 저장소(140)의 적어도 일부에 미치는 시간 및/또는 온도의 부정적 영향을 추정하거나 예측하기 위해 센서의 일부로서 사용될 수 있다. 특정 실시예들은 프로그래밍된 메모리 셀들과 실질적으로 유사한 시간 및/또는 온도 조건들을 거칠 수 있는 하나 이상의 부동 게이트 트랜지스터 디바이스를 포함할 수 있는 하나 이상의 센서(150)를 포함하여, 센서(들)에 의해 겪게 되는 데이터 보유 충전 손실이 적어도 부분적으로 프로그래밍된 메모리 셀들의 데이터 보유 충전 손실을 나타내고/내거나 이것에 비례할 수 있다.
특정 실시예들에서, 센서(들)(150)는 개선된 신뢰성을 제공하기 위해 고체 상태 저장소(140)의 메모리 셀들보다 더 큰 노드 크기 및/또는 게이트 면적을 포함한다. 더 큰 노드 크기 및/또는 게이트 면적은 더 높은 온도들을 포함하는 다수의 앞서 언급한 요인으로 인한 충전 손실에 대한 비교적 더 양호한 내구성 및/또는 저항을 제공할 수 있다. 특정 실시예들에서, 센서(들)(150)는 대략 40 ㎚의 노드/게이트 크기를 갖는 하나 이상의 부동 게이트 트랜지스터를 포함한다. 대안적으로, 센서(들)(150)는 28 ㎚, 20 ㎚, 15 ㎚ 또는 더 작은 노드/게이트 크기를 가질 수 있다.
센서(들)(150)는 제어기(130) 또는 고체 상태 저장소(140)와 통합될 수 있거나, 데이터 저장 디바이스(120)의 별개의 구성 요소일 수 있다. 센서(들)(150)의 부동 게이트(들)가 전력이 고체 상태 저장소(140)에 제공되든 아니든 충전 손실을 겪을 수 있으므로, 센서(들)(150)는 시간 및/또는 온도 영향들을 추정하는 실질적으로 전력 독립 기반을 제공하는데 사용될 수 있다.
특정 실시예들에서, 센서(150)는 데이터 보유 기간 동안 센서(150)에 의해 겪게 되는 예를 들어, 누계 온도 및/또는 피크 온도를 포함하는 노출된 온도를 결정하는데 사용될 수 있는 정보를 제공하도록 구성된다. 제어기(130)의 데이터 유지 관리 모듈(133), 또는 시스템(100)의 다른 구성 요소는 데이터 리프레시, 가비지 수집, 웨어 레벨링 등과 같은 데이터 유지 관리 작동들이 시간이 지남에 따른 데이터를 보유하는 고체 상태 저장소(140)의 능력에 미치는 온도의 불리한 효과들을 보상하기 위해 수행되어야 할 때를 결정하는 입력으로서 센서(들)(150)에 의해 제공되는 정보를 사용하도록 구성될 수 있다. 데이터 유지 관리 모듈(133)은 P/E 사이클 카운트; 데이터 기록 시간; 파워 온 열 분석표; 및/또는 파워 오프 열 분석표 중 하나 이상에 기반하여 고체 상태 저장소(140) 상에 저장되는 데이터의 무결성을 사전 대비적으로 보존하기 위해 고체 상태 저장소(140)의 셀들 중 적어도 일부를 리프레싱하도록 구성될 수 있다. 특정 실시예들에서, 센서(들)로부터의 정보는 고체 상태 저장소(140)에 대한 타겟 프로그램 전압 레벨들 및/또는 전압 판독 임계치 레벨들을 조정하기 위해 데이터 유지 관리 모듈(133)에 의해 사용될 수 있다.
앞서 참조된 바와 같이, 다양한 요인이 고체 상태 메모리의 유용성에 영향을 줄 수 있다. 예를 들어, 고체 상태 저장소(140)(예를 들어, NAND 플래시)는 내구성 및/또는 데이터 보유에 대한 특정 사양들을 만족시키는 것이 요구될 수 있다. 고체 상태 저장 디바이스의 데이터 보유 및 내구성 특성들은 반비례하는 것으로 일반적으로 고려될 수 있다. 더욱이, 온도는 파라미터들 둘 다에 영향을 미칠 수 있다. 예를 들어, 시간이 지남에 따른 데이터를 보유하는 고체 상태 저장소(140)의 능력은 디바이스가: 파워 온되고 유휴하고; 파워 온되고 기록하고 있고; 파워 온되고 판독하고 있고; 파워 온되고 기록하고 있고; 파워 오프될 때의 기간들 각각 동안 온도 노출에 의해 영향을 받을 수 있다. 특정 실시예들에서, 센서(들)는 시간이 지남에 따른 데이터 보유 무결성 및 파워 오프된 기간들을 포함하여 위에 목록으로 나열된 기간들 각각에서의 온도를 측정하도록 구성된다.
도 1b는 도 1a에 도시되고 상술한 데이터 저장 디바이스(120)와 일정 측면들에서 유사할 수 있는 데이터 저장 디바이스(220)를 포함하는 시스템(200)의 블록도이다. 도 1b의 도면은 특정 실시예들에서, 본원에 개시되는 실시예들에 따른 센서 디바이스(250)가 고체 상태 저장 모듈(240)과 같은 데이터 저장 디바이스(220)의 비휘발성 저장소와 연관될 수 있다는 것을 나타낸다. 예를 들어, 고체 상태 저장 모듈(240)은 NAND 플래시 칩, 보드 또는 다른 모듈일 수 있다. 특정 실시예들에서, 센서 디바이스(250)는 고체 상태 저장 모듈(240)의 고체 상태 메모리와 동일한 칩, 다이 또는 보드 상에 배치된다. 예를 들어, 고체 상태 저장소(240)는 복수의 센서 디바이스와 연관될 수 있으며, 센서 디바이스들 각각은 고체 상태 저장소(240)의 고체 상태 메모리 유닛들의 별도의 블록 또는 서브세트와 연관된다.
특정 실시예들에서, 센서 디바이스(250)는 고체 상태 저장소(240)의 고체 상태 메모리 어레이와 동일한 다이 상에 배치될 수 있지만, 메모리 어레이의 메모리 셀들보다 더 큰 게이트 면적을 갖는 하나 이상의 부동 게이트 트랜지스터를 포함할 수 있다. 특정 실시예들에서, 고체 상태 저장소(240)는 각각의 블록, 각각의 수퍼블록 또는 각각의 어레이 기반 상에 센서들을 포함한다. 그러한 실시예들에서, 센서(들)은 상응하는 블록, 수퍼블록 또는 어레이가 기록되는 것과 동시에 기록되고, 또한 상응하는 블록, 수퍼블록 또는 어레이가 소거되는 것과 동시에 소거될 수 있다. 특정 실시예들에서, 하나의 센서가 전체 보드에 대해 포함된다.
도 1a가 저장 디바이스 내의 포괄적 제어기(130)를 도시하지만, 하나 이상의 실시예들에서, 제어기(130)의 설명하는 구성 요소들/기능성들 중 일부 또는 모두가 저장 디바이스 레벨 제어기(예를 들어, SSD 제어기), 메모리 레벨 제어기(예를 들어, NAND 제어기), 또는 둘 다의 조합의 일부로서 구현될 수 있다는 점이 주목된다. 동일한 변형들이 또한 도 1b의 제어기(230)에 적용된다.
도 2는 본원에 개시되는 하나 이상의 실시예들에 따른 센서/센서 디바이스(280)를 나타내는 블록도이다. 센서 디바이스는 고체 상태 저장 디바이스들에서 구현되는 부동 게이트 트랜지스터 디바이스들과 일정 측면들에서 유사할 수 있는 부동 게이트 트랜지스터 디바이스들과 같은 하나 이상의 트랜지스터 디바이스(282)를 포함할 수 있다. 그러므로, 하나 이상의 트랜지스터(282)의 작용 및/또는 특성들은 일정 고체 상태 메모리 셀들의 작용/특성들을 적어도 부분적으로 나타낼 수 있고, 그러므로, 트랜지스터들(282)의 작용/특성들에 대한 참조는 고체 상태 메모리 셀들의 유사한 작용/특성들을 나타낼 수 있는 정보를 제공할 수 있다.
부동 게이트 기술의 사용은 센서 디바이스(280)가 프로그래밍되는 시간에서 시간 센서 디바이스(280)가 판독되는 시간까지의 시간 및 온도의 조합의 측정을 제공할 수 있다. 센서(280)는 인접한 고체 상태 메모리 셀들(예를 들어, NAND 플래시 메모리)의 데이터 보유 무결성의 측정을 제공할 수 있다. 특정 실시예들에서, 판독되면, 센서는 재사용되기 위해 트랜지스터(들)(282)을 소거하고/하거나 충전함으로써 다시 설정될 수 있더라도, 판독하는 것이 재설정에 대한 전제 조건은 아니다.
트랜지스터(들)(282)은 센서 디바이스(280)가 참조로서 사용되는 고체 상태 메모리 셀들의 용량과 비교하여 비교적 큰 전자 저장 용량을 갖도록 설계될 수 있다. 트랜지스터(들)(282)의 터널 산화물은 온도가 증가됨에 따라, 본질적으로 누설되는 경향이 있다. 전력이 시스템에서 제거되기 전에, 즉, 전력이 센서(280)에 인가되도록 여전히 이용 가능한 동안, 센서(280)는 전자들로 충전될 수 있는 트랜지스터(들)(282)의 부동 게이트(들)를 충전함으로써 설정될 수 있다. 전력이 손실될 때, 부동 게이트(들)는 낮은 온도 및 실온에서 유전체를 통한 전자들의 비교적 더딘 손실로 전자들을 보유할 수 있다. 그러나, 온도가 증가할 때, 전자들이 유전체를 통해 누설되는 속도는 증가할 수 있다. 전력이 센서(280)에 재인가될 때, 트랜지스터(들)(282)는 판독될 수 있으며, 셀(들)의 판독 전압은 센서가 설정되었던 때부터, 센서(280)에 의해 겪게 되는 경과된 시간 및/또는 온도의 조합에 비례할 수 있다. 그러한 측정은 센서(280)와 동일한 패키지에서의, 또는 동일한 인쇄 회로 기판에 부착되는 고체 상태 메모리 셀들의 예상된 데이터 보유 상태를 결정하는데 사용될 수 있다. 데이터 보유 데이터 지점(들)이 수집되었으면, 부동 게이트(들)는 오프 사이클 기간과 같은 이후의 기간 동안의 시간 및 온도 이벤트들을 추적하기 위해 다시 설정될 수 있다.
부동 게이트 트랜지스터들의 충전 손실은 부동 게이트 트랜지스터의 일 실시예의 단면도를 제공하는 도 3을 참조하여 더 양호하게 이해될 수 있다. 앞서 참조된 바와 같이, 부동 게이트 트랜지스터들은 고체 상태 저장 시스템의 데이터를 유지하는 전하 저장 디바이스들로서 사용될 수 있다. 부동 게이트 트랜지스터들은 “부동” 게이트와 반도체 기판 사이에 배치되는 절연 산화물층을 포함할 수 있다. 특정 실시예들에서, 트랜지스터 셀을 기록하는 것/프로그래밍하는 것은 충분히 높은 전압을 게이트에 인가함으로써 산화물층을 통해 전자들을 강제함으로써 수행될 수 있다. 셀을 소거하기 위해, 기판 웰(well)은 부동 게이트로부터 산화물층을 통해 채널 기판으로 다시 전자들을 강제하기에 충분히 높은 전압으로 상승될 수 있다. 셀은 임계 전압을 게이트에 인가하고 트랜지스터에서 흐르는 전류를 감지함으로써 판독될 수 있다.
트랜지스터 셀을 기록하고 소거하는 것으로부터 반복되는 전자 터널링 메커니즘은 전하를 저장하는 셀의 능력에 영향을 줄 수 있는 다양한 물리적 열화 효과를 야기할 수 있다. 예를 들어, 효과들 중 하나인, 전하들의 손실은 셀의 전하가 적절한 프로그램 알고리즘을 통해 설정되는 레벨로부터 감소되게 하여, 잠재적 “비트 플립”을 야기할 수 있다. 다양한 요인이 예를 들어, 시간 및 온도와 같은, 충전 손실이 데이터 보유에 미치는 효과에 영향을 줄 수 있다.
충전 손실 및 다른 효과들 때문에, 데이터가 정확하게 판독되지 않을 수 있을 정도까지 데이터 보유가 열화되기 전에, 저장된 데이터를 (예를 들어, 다른 사용되지 않은 블록들로) 리프레싱하기 위해 고체 상태 드라이브 응용들에서 데이터 리프레싱/스크러빙을 구현하는 것이 바람직할 수 있다. 저장 시간에 더하여, 앞서 참조된 바와 같이, 부가 환경 요인들이 고체 상태 드라이브의 데이터 보유 특성들의 원인이 될 수 있다. 예를 들어, 온도는 특히 심하게 사이클링된 블록들에 대하여 데이터 보유 특성들에 역으로 영향을 줄 수 있다. 특정 구현들에서, 드라이브가 파워 오프 기간들 동안 겪게 되는 온도는 데이터의 블록들이 리프레싱될 때를 결정할 때, 고려되지 않을 수 있다. 데이터를 저장하고 보유하는 NAND 플래시와 같은 고체 상태 메모리의 능력은 기록하는 동안뿐만 아니라, 데이터가 기록되는 시간과 데이터가 판독되는 시간 사이에 메모리가 겪게 되는 온도에 의존할 수 있다. 아레니우스의 식에 따르면, 상승된 온도들에 의해 야기되는 데이터 보유 가속도는 지수 함수이고, 그러므로, 상승된 온도들에 의해 야기되는 데이터 보유 가속도의 효과는 상당할 수 있다.
또한 도 2를 참조하면, 센서 디바이스(280)는 하나 이상의 트랜지스터(282)에 전하를 인가함으로써 하나 이상의 트랜지스터(282)를 프로그래밍하고/충전하고 하나 이상의 트랜지스터의 충전 레벨을 추가로 판독하도록 구성될 수 있는 프로그램/판독 모듈(288)을 더 포함할 수 있다. 트랜지스터들(282)의 프로그래밍 및/또는 판독은 사용자 또는 시스템으로부터 입력을 수신하고, 사용자 또는 시스템에 출력을 제공하는데 사용될 수 있는 센서(280)의 입력/출력 인터페이스(286)에 의해 적어도 부분적으로 지시될 수 있다. 센서 디바이스(280)는 I/O 인터페이스(286)를 통하여 커맨드들/신호들을 수신하고 본원에 설명하는 작동들을 수행하도록 제어 회로망을 포함할 수 있다. 예를 들어, 센서 디바이스(280)에 결합되는 호스트(예를 들어, 제어기(130 또는 230), 또는 비데이터 저장 응용들에서의 다른 프로세서)는 일정 충전 레벨로 트랜지스터(들)(282)을 프로그래밍하도록 센서(280) 디바이스를 지시하는 신호를 제공할 수 있으며, 그러한 신호는 I/O 인터페이스(286)를 통해 전해진다. 호스트는 트랜지스터들(282)의 판독을 추가로 요청할 수 있으며, 프로그램/판독 모듈(288)은 트랜지스터(들)(282) 중 하나 이상의 충전 레벨을 판독하고 I/O 인터페이스(286)를 통해 호스트로 충전 레벨 판독을 제공할 수 있다. 특정 실시예들에서, 센서 디바이스(280)는 실시간 클럭과 같은 시간과 관련되는 정보를 제공하도록 구성되는 임의의 타입의 디바이스 또는 구성 요소, 또는 다른 디바이스 또는 구성 요소일 수 있는 시간 참조 모듈(284)을 더 포함한다. 시간 참조부(284)는 트랜지스터(들)(282)의 판독 전압 레벨이 센서 디바이스(280)와 연관된 고체 상태 메모리 셀들의 충전 손실을 추정하기 위해 호스트 또는 사용자에 의해 해석될 수 있는 부가 정보를 제공할 수 있다.
센서(280)는 구현에 의존하여 개별 별개의 구성 요소인, 고체 상태 메모리 디바이스 내에 포함되는 단일 센서일 수 있거나, 고체 상태 메모리의 세분(예를 들어, 블록, 수퍼블록 등)마다 별도의 센서를 포함할 수 있다. 블록 마다의 센서 대응을 포함하는 실시예들은 유리하게는 또한 블록 프로그램/소거 카운트 정보의 어카운팅을 가능하게 할 수 있다. 그러한 실시예들에서, 센서 트랜지스터들은 센서 트랜지스터들이 연관되는 메모리 블록들의 소거들 및 프로그램들과 관련되어 소거되고 프로그래밍되어, 추적되는 메모리의 블록에 대한 것과 유사한 센서에 대한 소거 카운트를 산출할 수 있다.
특정 실시예들에서, 센서 디바이스(280)는 센서 디바이스(280)가 연관되는 디바이스의 사양들을 넘는 온도 편위들을 검출하는데 사용될 수 있다. 그러한 정보는 과도한 온도 노출로 인한 보증 무효화를 나타내는데 사용될 수 있다. 특정 실시예들에서, 실시간 클럭이 그러한 까다로움에 대한 온도 정보를 결정하는데 활용될 수 있다. 센서 디바이스(280) 및 관련된 디바이스들이 데이터 저장 디바이스들의 맥락에서 본원에 개시되지만, 센서 디바이스(280)는 누계 또는 다른 온도 정보의 결정이 요구되는 임의의 응용에서 활용될 수 있다.
충전 손실로 인한 판독 오류들
시간이 지남에 따라, 메모리 열화 등은 전압 분포의 상태들이 전압 판독 레벨들을 넓히고 겹치게 할 수 있다. 도 4는 일 실시예에 따른 비휘발성 메모리 어레이의 셀들의 확률 분포를 나타내는 그래프를 도시한다. 도 4의 예시는 고체 상태 메모리의 셀들이 2개 이상의 비트의 데이터(셀 당 2 비트, 셀 당 3 비트, 셀 당 4 비트 등)를 나타내는 충전 레벨을 저장하도록 프로그래밍되는 체계를 지칭하는 본원에 사용되는 다중 레벨 셀(MLC) 프로그래밍 체계에 상응한다. 부가적으로 또는 대안적으로, 본원에 개시되는 실시예들은 단일 레벨 셀(SLC), 또는 다른 프로그래밍 체계를 구현하는 시스템들에 적용 가능할 수 있다.
도 4는 4개의 프로그래밍 상태: 소거된 상태('E'), 및 3개의 프로그래밍된 상태('A,' 'B,' 'C')를 도시하며, 각각의 상태는 2 비트의 데이터에 대해 하나의 가능한 값을 나타낼 수 있다. 메모리 셀들을 디코딩하는데, “전압 판독 레벨들”로 본원에 지칭되는 하나 이상의 기준 전압 레벨은 셀들이 있는 충전 상태를 결정하기 위해 셀들을 판독하는데 사용될 수 있다. 도 4는 3개의 전압 판독 레벨(R1, R2 및 R3)을 도시한다.
도 4는 실선들로 도시된 새롭게 프로그래밍된 분포와 비교하여 점선들의 편이된 전압 분포를 도시한다. 도시된 바와 같이, 프로그래밍 상태들 중 일부는 예를 들어, 데이터 보유 기간 동안의 충전 손실에 응하여 인접한 판독 임계치(들)로 교차하였으며, 이는 프로그래밍된 데이터를 정확하게 디코딩하는 능력에 부정적 효과를 가질 수 있다. 예를 들어, 하나의 전압 분포가 다른 전압 분포 쪽으로 넓어짐에 따라, 메모리 셀의 충전은 관련 있는 판독 임계치를 가로질러, 비트가 '0'에서 '1'로 또는 그 반대로 “플립하게” 할 수 있다. 도 4의 넓어진 분포들(A, B, C)은 보유 관련 충전 손실이 전압 상태 분포들에 미치는 잠재적 영향을 나타낸다. 도시된 바와 같이 특정 실시예들에서, 최고 전압 상태(C)는 데이터 보유 기간 동안 더 낮은 전압 상태 쪽으로 좌측으로의 셀들의 최대 이동을 겪을 수 있다. 시간이 지남에 따라, 보유 관련 충전 손실은 특히 다수의 P/E 사이클, 및/또는 과도하게 높은 온도들을 겪었던 디바이스들에 대하여 악화될 수 있다.
도 5는 하나 이상의 실시예들에 따른 고체 상태 메모리 디바이스들의 잠재적 충전 손실을 도시하는 그래프이다. 도 5의 그래프는 특정 실시예들에서, 고체 상태 메모리 셀들의 충전 손실이 메모리 셀들이 노출되는 온도에 의해 어느 정도까지 영향을 받을 수 있다는 것을 도시한다. 예를 들어, 도시된 바와 같이, 65 ℃의 온도들을 겪게 되는 메모리 셀에 대한 셀 전압의 강하(즉, 데이터 보유 충전 손실)는 예를 들어, 45 ℃의 더 낮은 온도들에 노출되는 비교할 만한 메모리 셀에 대해서보다 더 클 수 있고, 25 ℃에서의 노출에 비해서는 심지어 더 클 수 있다. 도 5에 나타낸 작용은 유사한 부동 게이트 크기 및/또는 부동 게이트 연수 특성들을 갖는 메모리 셀들 중의 상대적 충전 손실을 나타낼 수 있다.
도 6은 하나 이상의 실시예들에 따른 고체 상태 메모리 디바이스들의 잠재적 충전 손실을 도시하는 그래프이다. 도 6의 그래프는 특정 실시예들에서, 고체 상태 메모리 셀들의 충전 손실이 셀들의 부동 게이트 크기에 의해 어느 정도까지 영향을 받을 수 있다는 것을 도시한다. 예를 들어, 도시된 바와 같이, 셀 전압의 강하(즉, 데이터 보유 충전 손실)는 제2(예를 들어, 도시된 바와 같이 더 큰 크기 2 또는 3) 부동 게이트 크기를 갖는 비교할 만한 메모리 셀에 대해서보다 제1(예를 들어, 도시된 바와 같이 더 작은 크기 1) 부동 게이트 크기를 갖는 메모리 셀에 대해 더 클 수 있다. 도 6에 나타낸 작용은 유사한 온도 노출 및/또는 부동 게이트 연수 특성들을 갖는 메모리 셀들 중의 상대적 충전 손실을 나타낼 수 있다.
도 5 및 도 6은 센서가 사용 중에 있을 때, 노출 온도와 같은 데이터의 결정을 가능하게 하도록 센서의 셀(들) 상에 수행될 수 있는 특성화의 타입을 반영하는 단순화된 예들이다. (1) 충전 손실의 원인이 되는 앞서 언급한 요인들 및 (2) 실제 충전 손실의 물리적 관계들 때문에, 센서의 셀들의 특성화는 측정된 충전 손실이 충전 손실의 원인이 되는 요인(들)의 근사치로 변환될 수 있는 수학적 함수들/곡선들 및/또는 룩업 테이블들을 산출할 수 있다. 예를 들어, 알려진 데이터 보유 지속 기간과 결합되는 측정된 누계 충전 손실은 누계 노출 온도의 근사치를 산출할 수 있고, 알려진 누계 노출 온도와 결합되는 측정된 누계 충전 손실은 데이터 보유 지속 기간을 산출할 수 있는 등이다. 게다가, (겪게 되는 P/E 사이클들의 면에서) 셀의 연수가 도 5 및 도 6에서 상수인 것으로 추정되지만, 센서는 (예를 들어, 일정 P/E 사이클 임계치에 도달할 시에) 달라지는 환경 요인들을 고려하여 센서의 전류 감도를 충전 손실로 재교정하도록 재특성화될 수 있다. 특정 실시예들에서, 센서의 연관된 고체 상태 메모리의 데이터 보유 특성화와 결합되는 센서의 특성화는 데이터 리프레시가 고체 상태 메모리에서 필요로 될 수 있을 때를 제어기가 결정하는 것을 가능하게 한다. 그러한 특성화 및 그러한 특성화의 사용의 프로세스를 도 9와 함께 추가로 후술한다.
앞서 참조된 바와 같이, 부동 게이트 크기(예를 들어, 게이트 면적)는 부동 게이트에 저장될 수 있는 전자의 수에 영향을 끼칠 수 있다. 그러나, 고체 상태 메모리 셀과 연관된 누설률은 특정 유전체 설계와 같은 다른 요인들에 의해 영향을 받을 수도 있다.
본원에 개시되는 실시예들에 따른 부동 게이트 트랜지스터 센서들의 설계는 센서의 원하는 충실도 및/또는 범위에 기반할 수 있다. 예를 들어, 비교적 더 작은 게이트 면적은 비교적 더 양호한 충실도가 요구되는 경우 사용될 수 있는데 반해, 비교적 더 큰 게이트 면적은 비교적 더 넓은 범위가 요구되는 경우 사용될 수 있다. 특정 실시예들에서, 센서는 상이한 게이트 면적들을 갖는 복수의 트랜지스터를 포함하며, 이는 정보/성능의 개선된 깊이 및/또는 다양성을 제공할 수 있다. 특정 실시예들에서, 센서는 유사한 게이트 면적들을 갖는 복수의 트랜지스터를 포함할 수 있고, 데이터 보유는 트랜지스터들로부터의 결과들의 일부 조합(예를 들어, 평균치, 최고 및/또는 최저 결과들을 제거하는 것 등)에 기반하여 결정될 수 있다.
센서 활용 프로세스들
도 7은 하나 이상의 실시예들에 따른 전기 센서를 활용하는 프로세스(700)를 도시하는 흐름도이다. 블록(702)에서, 프로세스(700)는 센서를 일정 충전 레벨로 충전하는 단계를 포함한다. 예를 들어, 센서는 하나 이상의 고체 상태 메모리 셀에 근접하여 배치되거나 이것들과 연관될 수 있으며, 이는 충전 손실 효과들에 대해 모니터링되는 것이 원해질 수 있다. 센서는 부동 게이트 트랜지스터를 포함할 수 있으며, 부동 게이트 트랜지스터는 원하는 충전 레벨을 생성하도록 전자들로 충전될 수 있다.
특정 실시예들에서, 센서는 다양한 크기/게이트 면적을 갖는 부동 게이트 트랜지스터들의 어레이를 포함할 수 있으며, 이 어레이는 데이터 저장 디바이스의 동적 범위를 따라 상이한 지점들에서 원하는 충실도를 만들어 내기 위해 사용될 수 있다. 특정 실시예들에서, 더 큰 부동 게이트들은 긴 데이터 보유 기간 및/또는 스펙트럼의 높은 온도 끝 부분들에서의 충실도를 제공할 수 있는데 반해, 더 작은 부동 게이트들은 짧은 데이터 보유 기간 및/또는 스펙트럼의 낮은 온도 끝 부분들에서의 충실도를 제공할 수 있다. 부동 게이트들의 전체 어레이를 판독함으로써, 센서는 단일 부동 게이트가 사용되게 되는 경우보다 더 높은 정도의 정확성을 제공할 수 있다. 특정 실시예들에서, 센서가 복수의 트랜지스터를 포함하는 경우, 부동 게이트들 각각은 비교적 클 수 있으며, 터널 정션의 누설률은 높은 충실도를 갖는 넓은 동적 범위를 생성하도록 달라질 수 있다.
센서가 충전된 후에, 특정 실시예들에서, 프로세스(700)는 모니터링되는 하나 이상의 고체 상태 메모리 셀과 연관된 데이터 저장 디바이스를 파워 다운하는 단계를 포함한다. 그러나, 프로세스(700)가 블록(704)에서 도시된 바와 같이 데이터 저장 디바이스를 파워 다운하는 단계를 포함할 수 있거나 포함하지 않을 수 있다는 점이 이해되어야 한다.
블록(706)에서, 프로세스(700)는 데이터 보유 기간의 경과를 포함한다. 예를 들어, 데이터 보유 기간은 데이터 저장 디바이스가 전력이 공급되지 않는 기간에 상응할 수 있다. 그러나, 특정 실시예들이 데이터 저장 디바이스의 파워 다운된 상태 동안의 데이터 보유 기간들의 맥락에서 본원에 개시되지만, 적절한 데이터 보유 기간들은 하나 이상의 고체 상태 메모리 셀의 온도 및/또는 시간 노출을 평가하는 것이 바람직할 수 있는 임의의 기간일 수 있다.
데이터 저장 디바이스가 파워 다운되었던 경우, 블록(706)에서 도시된 데이터 보유 기간 후에, 블록(708)은 데이터 저장 디바이스의 파워 업을 나타낼 수 있다. 그러나 상술한 바와 같이, 프로세스(700)는 도 7의 도면에 도시된 파워 다운하고/하거나 파워 업하는 단계들로 또는 이것들 없이 구현될 수 있다.
블록(710)에서, 프로세스(700)는 데이터 보유 기간 후에 센서의 조정된 충전 레벨을 판독하는 단계를 포함한다. 예를 들어, 데이터 보유 기간 동안, 고체 상태 메모리 셀들은 데이터 보유 기간의 시간의 양, 데이터 보유 기간에 걸친 고체 상태 메모리의 온도 노출, 및/또는 다른 요인들과 같은 하나 이상의 요인에 의해 영향을 받았을 수 있는 일부 정도의 충전 손실을 겪었을 수 있다.
블록(712)에서, 프로세스(700)는 블록(710)에서의 센서 판독의 조정된 충전 레벨에 기반하여 고체 상태 메모리 셀들과 연관된 데이터를 선택적으로 리프레싱하는 단계를 포함한다. 예를 들어, 데이터 보유 기간 후의 센서의 충전 레벨의 조정에 의해 입증되는 충전 손실의 양은 고체 상태 메모리 셀들에 의해 겪게 되는 데이터 보유 충전 손실의 정도를 나타내는 정보를 제공할 수 있다. 일 실시예에서, 블록(712)은 결정된 조정된 충전 레벨에 적어도 부분적으로 기반하여 비휘발성 고체 상태 메모리 셀들의 데이터 리프레시 스케줄을 결정하는 단계, 및 데이터 리프레시 스케줄에 따라 메모리 셀들을 리프레싱하는 단계를 포함할 수 있다.
블록(710)에서의 조정된 충전 레벨 판독과 연관된 정보는 임의의 바람직한 목적으로 활용될 수 있다. 예를 들어, 그러한 정보는 고체 상태 메모리에 대한 데이터 리프레싱 유지 관리 작동들을 구현하는 때 및/또는 구현하는 방법을 결정하는데 유용할 수 있다. 특정 실시예들에서, 일정 임계치량을 넘는 충전 손실을 데이터 보유 기간에 걸쳐 센서가 겪게 되면, 그러한 충전 손실의 인지는 데이터 리프레싱 또는 가비지 수집, 웨어 레벨링 등과 같은 다른 유지 관리 작동들의 스케줄링 및/또는 실행을 트리거할 수 있다.
센서 판독(들)에 기반하여 데이터를 적절하게 리프레싱함으로써, 시스템 데이터 무결성은 상당히 개선될 수 있다. 데이터 보유 무결성의 측정이 없을 때에, 리프레시 알고리즘들은 충분히 최적화되지 않아, 불리한 시스템 성능을 야기할 수 있다. 내구성 및 데이터 보유가 실질적으로 반비례 관계에 있는 것으로 고려될 수 있으므로, 프로세스(700)의 구현을 통해 달성되는 데이터 보유의 개선은 특정 실시예들에서 더 높은 시스템 내구성을 특수화하도록 전환될 수 있다. 더 높은 시스템 내구성은 판매되는 제품들에서 유리할 수 있고, 제품에서 필요한 저장소 초과 제공의 양을 감소시킬 수 있다.
도 8은 본원에 설명하는 바와 같은 트랜지스터 센서 상에 존재하는 충전 레벨을 결정하는데 활용될 수 있는 하나 이상의 실시예들에 따른 예시적 2진 검색 판독 메커니즘을 나타내는 도면이다. 예를 들어, 센서 디바이스는 부동 게이트 트랜지스터 디바이스일 수 있거나, 복수의 부동 게이트 트랜지스터 디바이스를 포함할 수 있다. 도시된 바와 같이, 센서 디바이스가 도면의 'X' 참조 위치에 의해 나타내어지는 충전 레벨을 가지면, 8 레벨 분해능 2진 검색 판독은 셀의 전압이 전압 지점들(V1 및 V2) 사이의 L4로 라벨이 붙여진 전압 범위에 있다는 판단을 야기할 수 있다.
본원에 설명하는 바와 같은 센서의 부동 게이트(들)로부터의 전압을 판독하는데 사용되는 감지 회로는 연관된 고체 상태 메모리 어레이를 판독하는데 사용되는 감지 회로와 상이할 수 있다. 특정 실시예들에서, 센서 상의 충전 레벨은 도 8에 도시된 바와 같이 별개의 전압 판독 레벨들에서의 다수의 판독을 통해서보다는 오히려 직접 판독될 수 있다. 예를 들어, 센서 판독은 하나 이상의 아날로그-디지털(A/D) 변환기(예를 들어, 센서 셀의 실질적 드레이닝(draining)을 피하는 높은 임피던스 A/D 변환기), 비교기 등을 사용하여 수행될 수 있다.
도 8에 나타낸 바와 같이 특정 실시예들에서, 센서 충전 레벨은 가능한 상태의 수가 표준 메모리 셀 판독보다 더 많을 수 있는 것은 제외하고 고체 상태 메모리 셀들에 저장되는 데이터를 디코딩하는데 일반적으로 사용될 수 있는 것과 유사한 방식으로 크로스오버점을 찾기 위해 일련의 전압 임계치들 및 2진 검색을 사용하여 판독된다. 더 많은 수의 상태는 경미한 충전 손실을 검출하기 위해 더 높은 분해능/감도를 제공할 수 있으며, 경미한 충전 손실은 앞서 논의된 바와 같이 그 때 노출 온도와 같은 데이터 보유 정보와 상관될 수 있다. 다중 셀 센서 구성에서, 센서에 사용되는 트랜지스터 셀의 수가 증가됨에 따라, 셀 당 상태의 수는 유사한 검출 능력을 유지하면서 감소되는 것이 가능할 수 있다. 셀 당 감소된 수의 상태는 2진 검색에서 필요로 될 수 있는 판독의 수를 감소시키고, 따라서 셀 전압 및 관련 있는 데이터 보유 데이터의 결정의 더 빠른 분해능을 가능하게 한다.
센서의 실제 값이 있는 전압 범위의 결정은 수직 파선들로서 도 8에 도시된 바와 같이 다양한 전압 판독 레벨에서의 센서 셀의 별개의 수의 판독을 사용하여 수행될 수 있다. 예를 들어, 제1 판독은 전압(V1)에 상응할 수 있는 중심의 전압 판독 레벨에서 수행될 수 있다. 그러한 판독은 센서 셀의 실제 전압이 “판독 1 임계치” 레벨, 또는 전압값(V1)보다 더 크다고 판단할 수 있다. 제2 판독은 V1보다 더 큰 전압 범위의 영역에서의 제2 판독 임계치에서 수행될 수 있다. 특정 예에서, V3에서의 제2 판독 임계치는 센서 셀 전압의 값이 V3 미만이고, 그러므로 제1 판독 및 제2 판독에 기반하여 값들(V1 및 V3) 사이에 있다고 판단할 수 있다. 센서 셀 전압이 값(V2) 미만이고, 그러므로 값(V1)과 값(V2) 사이의 전압값들의 범위에 있다는 것을 드러낼 수 있는 제3 판독 임계치 레벨(V2)에서의 제3 판독이 이후에 수행될 수 있다. 그러므로 도 8의 예에서, 센서 셀의 3번의 판독만이 도면에 도시된 입도의 정도로 센서 셀의 전압 레벨을 결정하는데 필요할 수 있다. 특정 실시예들에서, 사용되는 판독 레벨의 수가 더 많을 수록, 센서 판독의 충실도가 더 양호하다. 8개의 전압 레벨이 도 8의 실시예에 도시되지만, 임의의 수의 레벨이 본 발명의 범위 내에서 구현될 수 있다는 점이 이해되어야 한다.
도 9는 하나 이상의 실시예들에 따른 전기 센서를 활용하는 프로세스를 도시하는 흐름도이다. 블록(902)에서, 프로세스(900)는 센서 디바이스에 대한 온도 특성화 데이터를 유지하는 단계를 포함한다. 예를 들어, 특성화 데이터는 다양한 시간 및/또는 온도 환경 및/또는 요인에 대한 센서 디바이스의 전압 응답과 관련된 정보를 제공할 수 있다. 특성화 데이터는 하나 이상의 전압 편이 곡선 또는 (도 5 및 도 6에 도시된 것들과 같은) 데이터 등을 포함할 수 있다. 특정 실시예들에서, 고체 상태 메모리 어레이를 특성화하는 특성화 데이터는 고체 상태 메모리 어레이의 데이터 보유 충전 손실 상태를 추정하기 위해 센서 특성화 데이터와의 조합으로 유지되고 사용될 수도 있다.
블록(904)에서, 프로세스(900)는 센서를 일정 충전 레벨로 충전하는 단계를 포함한다. 블록(906)에서, 프로세스(900)는 데이터 보유 기간의 시작에서 센서의 충전 레벨을 판독하는 단계를 포함할 수 있으며, 데이터 보유 기간은 블록(908)에 의해 나타내어진다. 그러나, 블록(904)에서의 센서의 충전이 블록(908)에 의해 나타내어지는 데이터 보유 기간의 시작과 관련되어 수행되는 경우, 충전 레벨이 센서의 셀이 블록(904)에서 충전되었던 초기 레벨에 충분히 근접한 것으로 효과적으로 알려질 수 있으므로, 블록(906)에서의 센서 충전 레벨의 판독을 수행하는 것이 필요하지 않을 수 있다.
블록(908)에 의해 나타내어지는 데이터 보유 기간 후에, 프로세스(900)는 블록(910)에서의 센서 충전 레벨을 판독하는 단계를 포함할 수 있다. 센서 디바이스의 충전된 셀이 데이터 보유의 기간들에 걸쳐 일부 정도의 충전 손실을 본질적으로 겪을 수 있으므로, 블록(910)에서의 센서 충전 레벨의 판독은 초기에 충전된 충전 레벨 미만인 충전 레벨을 블록(904)에서의 센서로 되돌릴 수 있다.
블록(910)에서의 센서를 판독함으로써 결정되는 센서의 충전 레벨의 감소에 기반하여, 프로세스(900)는 블록(912)에서, 판독 충전 레벨 및/또는 블록(902)에 의해 나타내어지는 바와 같이 유지되는 센서 및/또는 메모리의 온도 특성화에 적어도 부분적으로 기반하여 센서 디바이스와 연관되거나 센서 디바이스에 상대적으로 근접하게 배치되는 고체 상태 메모리의 열 노출을 결정하는 단계를 더 포함할 수 있다. 블록(914)에서, 프로세스(900)는 결정된 열 노출에 기반하여 고체 상태 메모리 상에서 데이터 유지 관리를 수행하는 단계를 포함할 수 있다.
도 10은 하나 이상의 실시예들에 따른 전기 센서를 활용하는 프로세스를 도시하는 흐름도이다. 블록(1002)에서, 프로세스(1000)는 제1 시점에서 제1 충전 레벨로 센서 디바이스를 충전하는 단계를 포함한다. 블록(1004)에 의해 나타내어지는 기간 후에, 프로세스(1000)는 상기 기간을 뒤따르는 제2 시점에서 블록(1008)에서의 센서의 제2 충전 레벨을 결정하는 단계를 포함할 수 있다. 블록(1010)에서, 프로세스(1000)는 블록(1004)에 의해 나타내어지는 기간 동안 겪게 되는 데이터 보유 충전 손실의 결과로서 일부 양만큼 제1 충전 레벨보다 더 적을 수 있는 제2 충전 레벨에 기반하여 고체 상태 메모리 셀들 상에서 데이터 유지 관리를 수행하는 단계를 포함한다.
부가 실시예들
당업자는 일부 실시예들에서, 다른 타입들의 충전 레벨 센서 디바이스들이 본 발명의 범위 내에 남으면서 구현될 수 있다는 점을 이해할 것이다. 게다가, 본원에 논의되는 프로세스들에서 주어지는 실제 단계들은 도면들에 설명하거나 도시된 단계들과 다를 수 있다. 실시예에 따라, 상술한 단계들 중 일부가 제거될 수 있고/있거나, 다른 단계들이 추가될 수 있다.
특정 실시예들을 설명하였지만, 이러한 실시예들은 예로서만 제공되었고, 보호의 범위를 제한하는 것으로 의도되지 않는다. 실제로, 본원에 설명하는 신규의 방법들 및 시스템들은 다양한 다른 형태로 구현될 수 있다. 더욱이, 본원에 설명하는 방법들 및 시스템들의 형태의 다양한 생략, 치환 및 변경이 행해질 수 있다. 수반하는 청구항들 및 그것들의 동등물들은 보호의 범위 및 사상에 포함될 그러한 형태들 또는 변경들을 포함하는 것으로 의도된다. 예를 들어, 도면들에 도시된 다양한 구성 요소는 프로세서, 주문형 반도체(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA) 또는 전용 하드웨어 상의 소프트웨어 및/또는 펌웨어로서 구현될 수 있다. 또한, 앞서 개시된 특정 실시예들의 특징들 및 속성들은 모두가 본 발명의 범위에 포함되는 부가 실시예들을 형성하도록 상이한 방식으로 결합될 수 있다. 본 발명이 특정 바람직한 실시예들 및 응용들을 제공하지만, 본원에 제시되는 특징들 및 이점들 모두를 제공하지 않는 실시예들을 포함하는 당업자에게 명백한 다른 실시예들은 또한 본 발명의 범위 내에 있다. 따라서, 본 발명의 범위는 단지 첨부된 청구항들을 참조하여 정의되는 것으로 의도된다.
상술한 프로세스들 모두는 하나 이상의 범용 또는 특수 목적 컴퓨터 또는 프로세서에 의해 실행되는 소프트웨어 코드 모듈들로 구현되고 이것들을 통하여 완전히 자동화될 수 있다. 코드 모듈들은 임의의 타입의 컴퓨터 판독 가능 매체 또는 다른 컴퓨터 저장 디바이스 또는 저장 디바이스들의 무리 상에 저장될 수 있다. 방법들 중 일부 또는 모두는 전문화된 컴퓨터 하드웨어로 대안적으로 구현될 수 있다.

Claims (27)

  1. 복수의 메모리 셀을 포함하는 고체 상태 비휘발성 메모리;
    전기 전하를 유지하도록 구성되는 센서; 및
    제1 시점에서 제1 충전 레벨로 상기 센서를 충전하고;
    상기 제1 시점으로부터 일정 기간 후에, 제2 시점에서 상기 센서의 제2 충전 레벨을 결정하고;
    상기 결정된 제2 충전 레벨에 적어도 부분적으로 기반하여 상기 메모리 셀들에 저장되는 데이터를 리프레싱하도록 구성되는 제어기를 포함하는, 데이터 저장 디바이스.
  2. 제1항에 있어서,
    상기 제어기는 상기 제1 충전 레벨, 상기 제2 충전 레벨 및 상기 센서의 온도 특성화에 기반하여 상기 기간 동안 상기 고체 상태 비휘발성 메모리의 누계 충전 손실을 결정하도록 추가로 구성되는, 데이터 저장 디바이스.
  3. 제2항에 있어서,
    상기 제어기는 상기 결정된 누계 충전 손실에 기반하여 상기 데이터를 리프레싱하도록 추가로 구성되는, 데이터 저장 디바이스.
  4. 제1항에 있어서,
    상기 센서는 상기 기간과 연관된 온도 정보 및 시간 정보 중 하나 이상을 제공하도록 구성되는, 데이터 저장 디바이스.
  5. 제1항에 있어서,
    상기 고체 상태 비휘발성 메모리는 메모리의 복수의 블록을 포함하며, 상기 데이터 저장 디바이스는 상기 블록들 각각과 연관된 별도의 센서를 더 포함하는, 데이터 저장 디바이스.
  6. 제1항에 있어서,
    상기 제어기는 상기 센서와 연관되는 상기 고체 상태 비휘발성 메모리의 메모리의 블록의 P/E 사이클 카운트와 동일한 상기 센서의 프로그램/소거(P/E) 사이클 카운트를 유지하도록 추가로 구성되는, 데이터 저장 디바이스.
  7. 제1항에 있어서,
    상기 제어기는 파워 온되는 상기 고체 상태 비휘발성 메모리에 응하여 상기 센서의 상기 제2 충전 레벨을 결정하도록 추가로 구성되는, 데이터 저장 디바이스.
  8. 제1항에 있어서,
    상기 센서는 상기 고체 상태 비휘발성 메모리와는 별도의 별개의 디바이스인, 데이터 저장 디바이스.
  9. 제1항에 있어서,
    상기 제어기는 상기 센서의 상기 제2 충전 레벨에 기반하여 상기 메모리 셀들을 디코딩하기 위해 적어도 하나의 전압 판독 레벨을 조정하도록 추가로 구성되는, 데이터 저장 디바이스.
  10. 제1항에 있어서,
    상기 메모리 셀들은 제1 게이트 면적을 갖는 부동 게이트 트랜지스터들을 포함하고 상기 센서는 상기 제1 게이트 면적보다 더 큰 제2 게이트 면적을 갖는 부동 게이트 트랜지스터를 포함하는, 데이터 저장 디바이스.
  11. 제1항에 있어서,
    상기 센서는 부동 게이트 트랜지스터를 포함하는, 데이터 저장 디바이스.
  12. 제1항에 있어서,
    상기 센서는 복수의 부동 게이트 트랜지스터를 포함하는, 데이터 저장 디바이스.
  13. 제12항에 있어서,
    상기 복수의 트랜지스터 중 제1의 것의 제1 게이트 면적은 상기 복수의 트랜지스터 중 제2의 것의 제2 게이트 면적보다 더 작은, 데이터 저장 디바이스.
  14. 제13항에 있어서,
    상기 복수의 트랜지스터 중 제3의 것은 상기 제1 및 제2 게이트 면적 둘 다보다 더 큰 제3 게이트 면적을 갖는, 데이터 저장 디바이스.
  15. 제13항에 있어서,
    상기 제어기는:
    상기 센서의 상기 결정된 제2 충전 레벨에 기반하여 상기 고체 상태 비휘발성 메모리의 누계 온도 노출을 결정하도록 추가로 구성되며,
    상기 제2 충전 레벨은:
    상기 기간이 미리 결정된 임계치보다 더 짧을 때, 상기 복수의 트랜지스터 중 상기 제1의 것과 연관된 충전 레벨; 및
    상기 기간이 상기 미리 결정된 임계치보다 더 길 때, 상기 복수의 트랜지스터 중 상기 제2의 것과 연관된 충전 레벨에 기반하는, 데이터 저장 디바이스.
  16. 제1항에 있어서,
    상기 제어기는:
    제1 수의 전압 판독 레벨을 사용하여 상기 메모리 셀들을 디코딩하고;
    제2 수의 전압 판독 레벨을 사용하여 상기 제2 충전 레벨을 결정하도록 추가로 구성되며;
    상기 제2 수의 전압 판독 레벨은 상기 제1 수의 전압 판독 레벨보다 더 큰, 데이터 저장 디바이스.
  17. 제1항에 있어서,
    상기 제어기가 파워 다운된 상태에 있을 때, 작동하도록 구성되는 실시간 클럭을 더 포함하며, 상기 제어기는 상기 실시간 클럭으로부터 수신되는 신호에 부분적으로 기반하여 상기 데이터의 상기 리프레싱을 수행하도록 추가로 구성되는, 데이터 저장 디바이스.
  18. 제1항에 있어서,
    상기 센서는 상기 센서의 충전 레벨을 나타내는 신호를 출력하는 회로망을 포함하고, 상기 제어기는 상기 제2 충전 레벨을 결정하도록 상기 센서의 신호의 직접적 판독을 수행하도록 추가로 구성되는, 데이터 저장 디바이스.
  19. 전기 전하를 유지하도록 구성되는 하나 이상의 부동 게이트 트랜지스터;
    호스트 디바이스와 통신하는 입력/출력(I/O) 인터페이스;
    제1 시점에서 제1 충전 레벨로 상기 하나 이상의 트랜지스터를 충전하라는 상기 호스트 디바이스로부터의 커맨드를 수신하고;
    상기 제1 시점 후의 제2 시점에서 상기 하나 이상의 트랜지스터 중 적어도 하나의 제2 충전 레벨을 결정하고;
    상기 인터페이스를 통해 상기 호스트 디바이스로 상기 제2 충전 레벨을 제공하도록 구성되는 제어 회로망을 포함하는, 전자 센서 디바이스.
  20. 제19항에 있어서,
    상기 하나 이상의 트랜지스터는 복수의 트랜지스터를 포함하며, 상기 복수의 트랜지스터 중 제1의 것은 상기 복수의 트랜지스터 중 제2의 것보다 더 큰 누설률을 갖는, 전자 센서 디바이스.
  21. 제19항에 있어서,
    시간 참조부를 더 포함하는, 전자 센서 디바이스.
  22. 제19항에 있어서,
    상기 제어 회로망은 상기 제1 및 제2 충전 레벨들에 기반하여 온도 정보를 제공하도록 구성되는, 전자 센서 디바이스.
  23. 제19항에 있어서,
    상기 하나 이상의 트랜지스터의 부동 게이트의 전하 누설은 적어도 부분적으로 온도 의존하며, 상기 전하 누설은 상기 전하 누설이 제2 온도에 있는 것보다 제1 온도에서 더 크며, 상기 제2 온도는 상기 제1 온도보다 더 낮은, 전자 센서 디바이스.
  24. 데이터 저장 디바이스에서 데이터 리프레시 작동들을 수행하는 방법으로서:
    제1 시점에서 제1 충전 레벨로 센서 디바이스를 충전하는 단계;
    상기 제1 시점으로부터 일정 기간 후에, 제2 시점에서 상기 센서 디바이스의 제2 충전 레벨을 결정하는 단계;
    상기 결정된 제2 충전 레벨에 적어도 부분적으로 기반하여 상기 데이터 저장 디바이스의 비휘발성 고체 상태 메모리 셀들에 대한 데이터 리프레시 스케줄을 결정하는 단계; 및
    상기 데이터 리프레시 스케줄에 따라 상기 메모리 셀들을 리프레싱하는 단계를 포함하는, 방법.
  25. 제24항에 있어서,
    상기 제1 시점 후에 그리고 상기 제2 시점 전에 상기 데이터 저장 디바이스를 파워 다운하는 단계를 더 포함하는, 방법.
  26. 제24항에 있어서,
    상기 제1 충전 레벨, 상기 제2 충전 레벨 및 상기 센서 디바이스와 연관된 온도 특성화 데이터에 기반하여 상기 기간 동안 상기 고체 상태 비휘발성 메모리 셀들의 누계 충전 손실을 결정하는 단계를 더 포함하는, 방법.
  27. 제24항에 있어서,
    상기 센서 디바이스는 부동 게이트 트랜지스터를 포함하며, 상기 제1 충전 레벨은 상기 부동 게이트 트랜지스터의 부동 게이트 상의 충전 레벨인, 방법.
KR1020160146693A 2015-11-09 2016-11-04 데이터 보유 충전 손실 센서 KR101905266B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/936,353 2015-11-09
US14/936,353 US9857999B2 (en) 2015-11-09 2015-11-09 Data retention charge loss sensor

Publications (2)

Publication Number Publication Date
KR20170054300A true KR20170054300A (ko) 2017-05-17
KR101905266B1 KR101905266B1 (ko) 2018-10-05

Family

ID=58664232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160146693A KR101905266B1 (ko) 2015-11-09 2016-11-04 데이터 보유 충전 손실 센서

Country Status (3)

Country Link
US (1) US9857999B2 (ko)
KR (1) KR101905266B1 (ko)
CN (1) CN106683704B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210079393A (ko) * 2019-12-05 2021-06-29 샌디스크 테크놀로지스 엘엘씨 메모리 셀들에 대한 온도 및 사이클링 의존적 리프레시 동작

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
US20170285970A1 (en) * 2016-03-30 2017-10-05 Dell Products L.P. Information Handling System Persistent Storage Device Life Management
CN109378027A (zh) * 2017-08-09 2019-02-22 光宝科技股份有限公司 固态储存装置的控制方法
TWI695386B (zh) 2018-07-17 2020-06-01 旺宏電子股份有限公司 半導體電路及其操作方法
US10762979B2 (en) 2018-10-29 2020-09-01 International Business Machines Corporation Data retention in storage drives
KR20200129467A (ko) * 2019-05-08 2020-11-18 삼성전자주식회사 스토리지 컨트롤러 및 이를 포함하는 스토리지 장치
US10942655B2 (en) * 2019-07-09 2021-03-09 Seagate Technology Llc Mitigating data errors in a storage device
CN113436659B (zh) * 2021-08-26 2021-11-23 广州匠芯创科技有限公司 基于浮栅电荷泄漏的信息记录方法及装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53144232A (en) * 1977-04-28 1978-12-15 Toshiba Corp Sensor circuit for multi-value signal charge transfer device
US7102675B1 (en) * 1997-11-14 2006-09-05 Canon Kabushiki Kaisha Photoelectric conversion device, focus detection device, method of controlling these devices, and storage medium
US6661724B1 (en) * 2002-06-13 2003-12-09 Cypress Semiconductor Corporation Method and system for programming a memory device
US7187610B1 (en) * 2003-07-17 2007-03-06 Actel Corporation Flash/dynamic random access memory field programmable gate array
US7227803B2 (en) * 2003-07-31 2007-06-05 Brocade Communications Systems, Inc. Apparatus for reducing data corruption in a non-volatile memory
US20060242326A1 (en) * 2005-04-20 2006-10-26 Noam Camiel System and method for independently enforcing time based policies in a digital device
US7693678B2 (en) * 2006-07-27 2010-04-06 International Business Machines Corporation Integrated circuit temperature measurement methods and apparatuses
KR100852179B1 (ko) * 2006-12-27 2008-08-13 삼성전자주식회사 퓨즈 회로를 가지는 비휘발성 반도체 메모리 장치 및 그제어방법
US8938655B2 (en) * 2007-12-20 2015-01-20 Spansion Llc Extending flash memory data retension via rewrite refresh
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
JP2010263411A (ja) * 2009-05-07 2010-11-18 Renesas Electronics Corp タッチセンサシステム及びマイクロコンピュータ
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
US8645773B2 (en) * 2011-06-30 2014-02-04 Seagate Technology Llc Estimating temporal degradation of non-volatile solid-state memory
KR101785006B1 (ko) * 2011-07-20 2017-10-12 삼성전자주식회사 불휘발성 메모리를 포함하는 메모리 시스템 및 그것의 제어 방법
CN103035283B (zh) * 2011-09-29 2016-09-07 复旦大学 一种不含温度传感器的多级温度控制自刷新存储设备及其方法
US8687428B2 (en) * 2011-10-31 2014-04-01 Freescale Semiconductor, Inc. Built-in self trim for non-volatile memory reference current
US8811074B2 (en) * 2012-04-03 2014-08-19 Seagate Technology Llc Parametric tracking to manage read disturbed data
US8943384B2 (en) * 2012-04-12 2015-01-27 Seagate Technology Llc Using a soft decoder with hard data
US9006000B2 (en) 2012-05-03 2015-04-14 Sandisk Technologies Inc. Tj temperature calibration, measurement and control of semiconductor devices
US8902669B2 (en) * 2012-11-08 2014-12-02 SanDisk Technologies, Inc. Flash memory with data retention bias
US9129700B2 (en) * 2013-01-22 2015-09-08 Freescale Semiconductor, Inc. Systems and methods for adaptive soft programming for non-volatile memory using temperature sensor
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US20150032407A1 (en) * 2013-07-23 2015-01-29 Western Digital Technologies, Inc. Falling state determination for data storage device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210079393A (ko) * 2019-12-05 2021-06-29 샌디스크 테크놀로지스 엘엘씨 메모리 셀들에 대한 온도 및 사이클링 의존적 리프레시 동작

Also Published As

Publication number Publication date
US9857999B2 (en) 2018-01-02
CN106683704A (zh) 2017-05-17
CN106683704B (zh) 2021-03-19
US20170131924A1 (en) 2017-05-11
KR101905266B1 (ko) 2018-10-05

Similar Documents

Publication Publication Date Title
KR101905266B1 (ko) 데이터 보유 충전 손실 센서
TWI574270B (zh) 記憶體裝置之平均抹寫
US9263158B2 (en) Determining data retention time in a solid-state non-volatile memory
KR20160137501A (ko) 고체-상태 비휘발성 메모리 셀들의 부분적 재프로그래밍
US9099185B2 (en) Using different programming modes to store data to a memory cell
US12002521B2 (en) Memory device error detection with improved scanning
US9465539B2 (en) Operation management in a memory device
US11755237B2 (en) Overwriting at a memory system
US9442842B2 (en) Memory system performance configuration
US20220164263A1 (en) Error-handling flows in memory devices based on bins
US11748013B2 (en) Grouping blocks based on power cycle and power on time
US11989443B2 (en) Techniques for enhanced read performance on repurposed blocks of memory cells
US11923031B2 (en) Tracking charge loss in memory sub-systems
CN105575432B (zh) 一种分栅式双位存储单元闪存的数据读取方法
US11715531B2 (en) Open block management using storage charge loss margin checking
US11409443B2 (en) Intelligent memory wear leveling
US20230367496A1 (en) Block repurposing based on health metrics
US11605434B1 (en) Overwriting at a memory system
US12013792B2 (en) Error avoidance for partially programmed blocks of a memory device
US12027210B2 (en) Programming delay scheme for a memory sub-system based on memory reliability
US20230268014A1 (en) Program continuation strategies after memory device power loss
US20240071521A1 (en) Memory device producing metadata characterizing applied read voltage level with respect to voltage distributions
US20230410914A1 (en) Programming delay scheme for in a memory sub-system based on memory reliability
US20240161838A1 (en) Media management scanning with unified criteria to alleviate fast and latent read disturb
Bauer Flash-Memory Based Circuit, System and Platform Design

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right