CN101996679A

CN101996679A - 一种增进存储器编程效能的方法与装置

Info

Publication number: CN101996679A
Application number: CN2010101661889A
Authority: CN
Inventors: 周聪乙
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2009-08-13
Filing date: 2010-04-19
Publication date: 2011-03-30
Also published as: US20110038204A1; TW201115589A; US8130543B2; TWI434288B

Abstract

本发明公开一种增进存储器编程效能的方法与装置，根据待编程的数据来动态地切换感测放大器和对应的驱动器，来有效地编程电荷捕捉存储器的存储单元的方法与装置。当一数量的感测放大器和驱动得以同时操作时，使用最多为此数量的可同时操作的感测放大器和驱动器来同时地选择和编程欲编程为一相同位阶的存储单元。

Description

一种增进存储器编程效能的方法与装置

技术领域

本发明一般地关于半导体存储器的方法与装置，且特别是有关于一种编程(programming)半导体存储器的方法与装置。

现有技术

电荷捕捉存储器(charge-trapping memories)，被称为闪存(flashmemories)，广泛地使用于多种电子装置之中，例如包括相机、手机和个人数字助理器，以至于调制解调器、笔记型计算机的类的产品。电荷捕捉存储器占用一小空间就能够储存相对大量的数据。即使没有供应电源，储存于电荷捕捉存储器中的数据仍能保持完整性。

电荷捕捉存储器的一存储单元(cell)的编程可通过修改与存储单元关联的临界电压以进行。通过提供一参考电压和检测一电流位准可完成从存储单元读取数据。而能被编程至二可区别的临界位阶其一以储存一位信息的存储单元，通常被称为单阶存储单元(SLC：single-level cell)。例如，若存储单元可支持四或八个可区别的临界位阶，此存储单元即可各别地储存二或四位的数据。可储存超过一位的数据的存储单元被称为多阶存储单元(multi-level cell MLC)。

相较于单纯作存储器读取或写入动作所需的时间，编程电荷捕捉存储器相对需要较多的时间。与电子装置有关的应用中，要求尽可能的将数据决速地储存好(如于数字相机)，冗长的编程时间可妨碍存储器的操作效率和损害装置的整体校能。

所以，现有的技术中存在减少于电荷捕捉存储器中编程时间的需求。

发明内容

为了解决现有技术的问题，本发明的目的是提供一种利用动态切换感测放大器增进存储器编程效能的方法与装置。

有鉴于此，本发明提供一编程存储器装置的方法。此方法的一种实现方式包括：接收一些二进制数据值，此些二进制数据值对应到第一和第二编程位阶。当此些二进制数据值中至少一个对应到第一编程位阶时，则此多个存储单元中不超过一指定数量的存储单元被同时地编程至第一编程阶程。此方法的另一实现方式包括：接收一些对应到一些编程位阶的数据值，当此些数据值中至少有一个对应到此些编程位阶中第一编程位阶，则同时地编程存储器装置中不超过一指定数量的一些存储单元至此些编程位阶中第一编程位阶。

本发明还提供一存储器装置，其包括：具有纵行(column)与横行(row)的存储单元的存储器阵列和数据缓冲区，其用以接收待编程至阵列中被选横行的存储单元的一些数据值。此装置的实施例中，此些数据值中每一个皆对应到一些编程位阶中的一编程位阶。此实施例可包括：一地址译码器，被连接以接收一地址，此地址译码器对应到该被选横行和此横行中的多纵行，且用以启用被选横行中一些纵行的多个存储单元以用来编程。进一步地，实施例包括第一多个感测放大器和对应的驱动器。此实施例也可包括纵行控制电路，其用以从数据缓冲区接收此些数据值，且根据对应到此些编程位阶中一编程位阶的数据值来选择第一多个感测放大器和对应的驱动器中第二多个感测放大器和对应的驱动器。此第二多个感测放大器和对应的驱动器可包括不超过一指定数量的感测放大器和对应的驱动器。此纵行控制电路根据此些编程位阶的上述编程位阶更被配置成用以使用第二多个感测放大器和对应的驱动器来编程被选横行和多个纵行的存储单元。

倘若依上下文、说明书和所属技术领域中具有通常知识者的知识而言，于此叙述的任何特征或特征的组合将不致于造成相互不一致的情况下，任何于此叙述的任何特征或特征的组合皆属于在本发明的范围。另外，任一特征或特征组合得以特别地从本发明的任一实施例中排除在外。为了概括说明本发明，描述了本发明中一些方面、优点和新颖特征。当然，我们当可明了不必将所有这些方面的观点、优点或特征包含于本发明任一特定的实施方式之中。鉴于下述详细说明和其后的专利范围，我们当可提出本发明的其它优点及其它的方面。

附图说明

图1是为说明一单阶电荷捕捉存储单元(single-levelcharge-trapping memory cell CTMC)的临界电压分布图。

图2是为描述编程一单阶CTMC的一种现有方法的流程图。

图3是为描述于一多阶CTMC的临界电压分布的一图标化的图。

图4是为说明编程一多阶CTMC的一种现有方法的流程图。

图5是为根据本发明一实施例的编程一单阶CTMC的方法的流程图。

图6是为详细说明图5实现方式中一步骤的流程图。

图7是为根据本发明一实施例的编程一多阶CTMC的方法的流程图。

图8是为一详细描述图7实现方式中一步骤的一流程图。

图9是为根据本发明的一实施例的一用以编程的装置的方块图，此装置能配置以编程一单阶CTMC或一多阶CTMC阵列。

【主要元件符号说明】

80、85、100、105：位阶0临界电压分布

90：编程确认位阶PV

95、115：位阶1临界电压分布

110：第一编程确认位阶PV1

120：第二编程确认位阶PV2

125：位阶2临界电压分布

130：第三编程确认位阶PV3

135：位阶3临界电压分布

500：存储器的存储单元阵列

505：横行控制电路

510：横行选择连接

516：纵行选择连接

515：地址译码器

520：纵行控制电路

525：数据输入/输出(I/O)缓冲区

535：SA/驱动组

540：控制器

545：数据连接

550：地址连接

555：556、560、565、570、575：连接器

具体实施方式

以下将详细提出本发明的较佳实施例，并伴随图式说明其范例。于图式及说明中尽可能利用相同或类似的标号来提及相同或类似的部件。我们应注意的是，附图是以简化形式出现，并非自动假设为作为所有实施例中的精确比例。这表示他们为本发明中不同方面的实现方式的范例，且根据一些但不是全部的实施例，预设为按比例。根据一些实现方式，当依比例解释描述这些图式中的架构，而在其它实现方式中则不用依比例解释这些相同的架构。于本发明中一些方面，于图式中及以下的说明中使用相同标号是为了提及相似或模拟(但不必相同)的成分及组件。根据其它方面，于图式中及以下的说明中使用相同标号是为了提及相同或实质上相同(或功能上相同)的成分及组件。针对伴随的图式，揭露的内容中采用了指向性词语，例如是顶、底、左、右、上、下、在上面、在上方、下、在下面、后面、以及前面，采用这些词语的目的只为了方便和清楚说明而已。这些指向性词语不应以任何方式用来作为限制本发明的范围。

虽然于此揭露的内容提及一些实施例我们该明了的是：这些实施例是以范例方式而存在，而不是以限制方式而存在。此揭露的内容伴随的含义是指要通过以下的详细说明来讨论示范实施例，详细说明得以解释为涵盖所有这些实施例的所有改变、置换例子及等效者，皆可视为落入申请专利范围所定义的发明的精神和范围内。我们该明了与体会的是：于此描述的操作步骤和架构不包含此揭露的架构的一完整操作流程。可结合此领域的现有的各种集成电路技术来实作本发明，而且于此只包括了一些为了理解本明所需而实作上常用的步骤。一般来说，本发明能应用于半导体装置和方法的领域。然而为了说明目的，以下的说明是针对一存储器装置和其相关方法。

电荷捕捉存储器(charge-trapping memory)的编程动作可通过提供编程电压(programming voltage)给一存储单元以达成，其中会产生拥有足够动能的电子以到达并被捕捉在晶体管的栅极的一部份，利用这些电子可影响存储单元的临界电压。单阶电荷捕捉存储单元(charge-trappingmemory cell CTMC)可被编程至二编程位阶其一。图1为表达单阶CTMC的临界电压V_t的分布图。其中，分布80与85有小于编程确认位阶PV(ProgramVerify)90的V_t数值，可将分布80与85称为位阶0；分布95有大于编程确认位阶PV90的V_t数值，可将分布95称为位阶1。分布80通常对应到尚未编程的CTMC。实务上，PV90的位阶可选为分布80和85中之一的高边界加上一固定补偿数值。根据一实施例，PV90位阶超过分布80的高边界约1.6V。

具有位阶0分布的单阶CTMC可被描述作「未编程」或「已抹除」，反之具有位阶1分布的单阶CTMC可被描述为「已编程」。换句话说，单阶CTMC可处于两状态之一：已编程状态和未编程状态。因此，编程已抹除的单阶CTMC为位阶0很明显地是不需要作任何编程动作的。

一般实作是将位阶0的临界电压分布关联为「1」的数据值，而将位阶1的临界电压分布关联为「0」的数据值。实务上，编程单阶CTMC至位阶1的步骤可包括：提供一组编程电压的至少一脉冲至此存储单元的步骤，与执行一感测步骤以测定此晶体管临界电压是否已经达到PV的位阶。可重复此流程直到达到PV编程位阶。驱动电路可用于提供编程电压，而感测放大器(sense amplifier SA)可用以执行上述的感测步骤。根据一实施例，每一SA有一对应的驱动器与其关联。因此，每一SA和其对应的驱动器可用于编程阵列中给定的存储单元。

驱动器与SA于一单阶CTMC架构中同一时间被启用的数量会受限于实作上的限制条件，如编程电流(program current)和噪声抗扰性(noiseimmunity)。例如，编程信道热电子(channel hot electron)时，每编程一位需要约0.5mA的电流。根据一实施例，包括256个SA的芯片中可提供约30mA电流。这个例子可实际上同时地操作不超过约64个SA和对应的驱动器。在另一实施例中，可同时地使用约128个SA和对应的驱动器。

图2是对应至于电荷捕捉存储器装置中编程单阶存储单元(single-level cell SLC)的现有技术方法的流程图，于这个例子中，电荷捕捉存储器有256个SA，其中最多有64个SA可于同一时间被启用。于步骤150中，一组待编程的256个二进制数据值通过此存储器装置被接收。因为可同时操作SA的数量受到限制，这些二进制数据值以64个为一组来被编程进SLC。于步骤155中，第一组64个二进制数据值被选择，而在步骤160中，第一组64个SLC被编程。于步骤165中，选择一第二组64个二进制数据值，并且于步骤170中，编程第二组64个SLC。此方法以相似的方式续继进行：于步骤175中，选择一第三组64个二进制数据值，而在步骤180中，编程第三组64个SLC。最后，于步骤185中，选择一第四组二进制数据值并且于步骤190中编程第四组64个SLC。

编程多阶CTMC时亦需作与上述相似的考虑。例如，多阶CTMC可被编程为如图3所示的4个位阶中之一。如前所述，一位阶0的临界电压分布100或105可对应到一未编程的多阶CTMC并可关联到一对二进制数据值「11」。在图3说明的4位阶范例，一位阶1的临界电压分布115，是对应到一对二进制数据值”01”，并具有大于一第一编程确认位阶PV1110但小于一第二编程确认位阶PV2120的临界电压值V_t。同样的，一位阶2的临界电压分布125，可对应到，例如是一对二进制数据值”00”，并可被分布于大于一第二编程确认位阶PV2 120但小于一第三编程确认位阶PV3 130的范围。位阶3的临界电压分布135可被分布于大于PV3 130的范围且可对应到一对二进制数据值”10”。

图4说明编程多阶CTMC的现有技术方法的流程图。参考现有描述图2的相似方法，例如是于步骤200中一组256个四进制数据值被接收。如已经建议过的，此数据值可关联到四个编程位阶之一，如位阶0、位阶1、位阶2和位阶3，其中位阶0对应到未编程(或已抹除)的多阶CTMC的临界电压分布。因此，编程对应到位阶0的数据值就不需任何动作。如前所述，此范例假设有256个SA且任一时间最多有64个SA可同时使用。如图4的现有技术方法，于步骤205中，选择一第一组64个数据值。于此被选组中，此数据的一部份可能具有不需要编程的”11”的数值。此数据的另一部份可能具有”10”的数值，可于步骤210编程此部份对应的多阶CTMC至位阶3。该数据的另一部份可具有”00”的数值，于步骤215中，需要编程对应的多阶CTMCs至位阶2。此第一组64个数据值的剩余部份有”01”的数值，于步骤220中，这些数据值被编程至对应的多阶CTMCs为位阶1。此现有技术方法可通过选择第二、第三、和第四组数据值于各自的步骤225、245和265中经由图4所示的剩余步骤来继续。对每一组而言，此数据10、00、和01可编程到对应的多阶CTMC中，使其分别具有位阶3、位阶2和位阶1的状态。

请注意的是，无论待编程数据值为何，如图2所述的现有方法需要四个编程步骤以完成单阶CTMC的编程。如一极端的例子，在每一组中，即使当于每一组64个数据值中只有一个有数值”0”，此方法仍需完成所有四个编程步骤。根据图4总结的编程4位阶的多阶CTMC的现有技术方法，可做类似的观察。即若每一组64个数据值恰好地包括待编程的一位阶3数值、一位阶2数值、和一位阶1数值，则需要总共12个步骤以编程四个64组件组为三个编程位阶之一。

图5是根据本发明编程单阶CTMC方法的实现方式的流程图。以下为了便于说明而非为造成限制起见，在以下所举的多个例子中，假设可启用256个SA，而其中可同时操作的不超过64个。于图5中，步骤300接收256个二进制数据值。于步骤305中，选择对应到位阶1(如0位)的数值。于步骤310中，对应到此选定数值的单阶CTMC是以64个为一组被编程到位阶1。于同一时间尽可能地多编程单阶CTMC到位阶1，最多选择64个SAs。因为于每次编程循环中尽可能地启用单阶CTMCs，所以没有因为没有使用的SA被分配到不需要被编程的单阶CTMC而浪费编程时间。

于图6中更详细的描述图5实现例的步骤310。随着位阶1数据值于步骤305(图5)被选取，步骤315计算位阶1数据值的数量(在图中记作N1)。于步骤320中，若N1为不小于64，则64个位阶1数据值可于步骤325中被编程，如此，可有效地使用SA。于步骤330中，N1的数值减少了64，且测试位阶1数据值的剩余数量于步骤320中被重复。最后，剩余的位阶1数据值的数量变成小于64，此时步骤320的测试结果令此实现例继而执行步骤335以将N1的数值与0作比较。若N1为0，则该实施例中止，即没有剩余待编程的位阶1数据值。否则，即N1不等于0，则最后剩余的N1个位阶1数据值于步骤340中被编程，这N1的最后数值根据本实施例一定小于64。在步骤340之后，本实施可得以中止。因为本实施于每次编程步骤中尽可能地使用SA和对应的驱动器，所以相对于图2的现有方法，上述实施例完成编程所需的时间得以减少。更精确的说，若一组256个数据值中的位阶1数据值数量介于193和256(包含)之间，则没有节省时间。若此数量介于129和192(包含)，则只要三次编程就能完成这组数据值的编程，而不是四次。若此数量介于65到128(包含)，则只需要两次编程，而若该数量为64或更少，则只需要一次编程。例如，若256个数据值中有150个为“0”，则64个单阶CTMC于第一次编程中被编程，而留下86个待编程单阶CTMC。一额外的64个单阶CTMCs于第二次编程中被编程而留下22个待编程的单阶CTMC。这些剩余22个单阶CTMC于第三次被编程，而最后全部编程完毕。

总结于图5方法的实施例可被延伸到操作多阶CTMC。如图7所示的流程图，步骤350接收256个数据值，其中假设数据值对应到如前述的四个编程位阶之一。于步骤355中，以64个为一组来确认与编程位阶3数据值。于步骤360中，同样地以64个为一组来确认与编程位阶2数据值，而位阶1数据值则于步骤365中被确认与被编程。如单阶CTMC的范例，没有因为分配SA到要被编程为位阶0的多阶CTMC而浪费时间(即这些多阶CTMC维持在未编程的状态)。

图8的流程图更详细地描述步骤355(图7)中位阶3数据值的编程。于步骤380中，计算位阶3数据值的数量(图中以N3表之)。于步骤385中，比较N3与64，而若N3至少为64，则64个位阶3数据值于步骤390被编程。如步骤395所示，N3减少64，且步骤385测试N3的新数值。最后，N3变成小于或等于64，且该实现方式于步骤400通过测试是否有任何额外位阶3数据值留存(其N3＞0)。若有，则于步骤405编程剩余N3个待编程至位阶3的多阶CTMC，且该实现方式中止，此剩余N3即至少为1且不超过指定数值64。若于步骤400中N3的数值为0，则该实施例中止于步骤95而不用执行任何额外的编程步骤。

对于此领域中具有通常知识者而言，相似于图8所述流程的方法，显然的能再用于位阶2和位阶1的数据值的编程。与上述单阶CTMC的情形相似，根据于步骤350(图7)中被接收的数据所具有的位阶0数据值的数量，使用刚才描述的实施例来编程多阶CTMC的所需时间亦可望得以减少。例如，假设60个位阶0数据值，60个位阶1数据值，60个位阶2数据值以及76个位阶3数据值于步骤350中被接收。则完成每一个位阶1和位阶2编程步骤至少各需要一编程动作(因为60＜64)。因为有76个位阶3数据值待编程，第一次动作可编程64个多阶CTMC，而最后一次动作则可编程剩余的12个多阶CTMC到位阶3。上述动作的共计5次而不是图4的现有方法所预期的12次。

图9是依据一实施例的装置方块图，此装置可用以执行与图5至图8所述有关的实现方式。此实施例包括：一存储器的存储单元阵列500，如单阶或多阶CTMC，以及一地址译码器515所控制的横行控制电路505。当存储器的存储单元阵列500包括单阶CTMC时，每一CTMC可被编程至对应到已描述的“未编程”和“已编程”的状态的两位阶之一。而多阶CTMC可包括，例如是4、8、16或更多位阶，其一位阶可对应到CTMC中的未编程状态。剩余的位阶可对应到前述有关图3(其描述一四位阶范例)的编程确认位阶。此实施例可还包括纵行控制电路520，一数据输入/输出(I/O)缓冲区525以及一组SA和对应的驱动器535。纵行控制电路520可从数据(I/O)缓冲区525接收数据，也可从SA/驱动器535选择SA和对应的驱动器以编程存储单元阵列500。操作上，控制器540可从外部来源(未绘示)接收数据。此控制器540可通过一数据连接545传送数据到数据I/O缓冲区525。一般而言，控制器540也接收数据被写入的写入地址，且控制器540可通过地址连接550传送写入地址到地址译码器515。此地址译码器515可译码写入地址为存储单元阵列500中一横行的多纵行。地址译码器515还可通过一横行选择连接510传送一横行信号到横行控制电路505，且可通过一纵行选择连接516传送一纵行信号到纵行控制电路520。横行控制和横行控制电路505与520可通过连接器555和556传送各自相对写入闪控信号(strobe signal)到存储单元阵列500去致能被寻址作写入动作的此横行存储单元(单阶或多阶CTMC)的多纵行。也就是说，地址译码器515可开启一被选横行中的一些纵行来进行编程。

数据I/O缓冲区525于数据连接545来自控制器540的二进制数值写入数据。以下首先考虑单阶CTMC阵列(例如是存储单元阵列500为单阶CTMC的阵列)来举例说明，其中，将加注图5和图6的步骤于括号中作说明，并且假设已选取了存储单元阵列500的一横行。纵行控制电路520可从数据I/O缓冲区525通过一连接560接收写入数据(步骤300)。纵行控制电路520可选择(步骤305)和计数此写入数据(其可包括，例如是256位)中0位的数量(如位阶1位)。纵行控制电路520则可启动与写入地址相对应的存储单元阵列500的此横行中的单阶CTMC的编程动作。根据选定的位阶”1”的位，此编程得以64个为一组的方式执行(步骤310)。特别是，纵行控制电路520可于计数完位阶1字节的数量N1(步骤315)后，计算N1是否至少为64。假若N1至少为64，则纵行控制电路520可通过连接565传送一SA/驱动器选择信号到SA/驱动器组535，以启动64SAs和对应的驱动器去编程一组64个单阶CTMCs(步骤325)。特别是，这些选定SA和驱动器可通过与数据I/O缓冲区连接之一连接570接收写入数据以执行需要的编程动作。纵行控制电路520则可将N1数值减去64(步骤330)，且重复此方法直到位阶1的位的剩余数量小于64。接着，纵行控制电路520可(步骤335)中止编程或选择一组最后的SA和对应的驱动器以编程剩余的与位阶1的位相对应的单阶CTMC(步骤340)。

图9的实施例当存储单元阵列500包括多阶(如4位阶)CTMC时，也可经调改以用作执行图7和图8的实施例的步骤以编程存储单元阵列500。在这个例子中，控制器540可从一主机(未绘示)接收写入数据(步骤350)，其包括，例如是对应到前述的编程位阶如位阶0、位阶1、位阶2以及位阶3的256个四进制数据值(即256对二进制数据值)。前述的运作可根据一写入地址来决定存储单元阵列500的一横行里的选定纵行，其中，此写入地址由地址连接550传送至地址译码器515。此写入数据可通过数据连接545以传送到数据I/O缓冲区525，而写入数据可储存在数据I/O缓冲区525，并传送到纵行控制电路520。写入数据也可通过连接570得以提供给SA/驱动器组535。

纵行控制电路520可以64个为一组启动位阶3数据值的编程动作(步骤355)。那就是纵行控制电路520可于写入数据中选择和计算位阶3数据值的数量，设定位阶3数据值的数量为，例如是N3(步骤380)。若根据步骤385，位阶3数据值的数量(N3)至少为64，则可根据储存在数据I/O缓冲区525的写入数据中位阶3数据值的位置来选择下一组64个SA和对应的驱动器。选定的SA和驱动器得以由连接570存取位阶3数据值并可继而编程存储单元阵列500中被选横行的纵行所对应的多阶CTMC。纵行控制电路520则可将N3的数值减去64且重复此程序直到N3变成小于64，之后可根据步骤400和405中已描述的类似方法来编程剩余的位阶3数据值。

纵行控制电路520可重复上述关于位阶2和位阶1数据值的程序以完成存储器的存储单元阵列500中被选横行的编程。

鉴于上述说明，本发明所属技术领域中具有通常知识者明了本发明的方法可促进电荷捕捉存储器装置的操作，且特别是于集成电路中支持单阶或多阶操作的电荷捕捉存储器装置。上述实施例采范例的方式来作说明，并非用以限定本发明。本发明所属领域中具有通常知识者考虑上述说明后，当可在不造成互相排斥的情况下对已揭露的实施例作多个变更及调整。此外，对于所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种组合、省略、取代和修改。因此，上述揭露的实施例并非限制本发明，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims

1.一种编程一存储器装置的方法，其特征在于，包括：

接收多个数据值，该多个数据值对应到一第一编程位阶和一第二编程位阶；以及

当该多个数据值中至少有一个对应到该第一编程位阶，则同时编程该存储器装置中小于或等于一指定数量的多个存储单元为该第一编程位阶。

2.如权利要求1所述的方法，其特征在于，该指定数量为64或128。

3.一种编程一存储器装置的方法，其特征在于，包括：

接收多个数据值，所述数据值对应到多个编程位阶；以及

当该多个数据值中至少有一个对应到该多个编程位阶中的一第一编程位阶，则同时编程该存储器装置的多个存储单元中小于或等于一指定数量的存储单元为该第一编程位阶。

4.如权利要求3所述的方法，其特征在于，还包括当该数据值中至少有一对应到该多个编程位阶中之一其它编程位阶时，则同时编程该存储器装置的该多个存储单元中小于或等于该指定数量的所述存储单元为该其它位阶。

5.如权利要求3所述的方法，其特征在于，该指定数量为64或128。

6.如权利要求3所述的方法，其特征在于，所述编程位阶为4、8或16编程位阶。

7.一存储器装置，其特征在于，包括：

一存储器阵列，具有多横行与多纵行存储单元；

一数据缓冲区，用以接收待编程至该阵列中一选择横行的存储单元的多个数据值，其中该多个数据值中每一个皆对应到多个编程位阶中的一编程位阶；

一地址译码器，被连接以接收一地址，该地址译码器对应到该选择横行和该横行中的多纵行，且用以致能该选择横行中该多个纵行的多个存储单元以用来编程；

多个第一感测放大器和对应的驱动器，用以从该数据缓冲区接收该多个数据值，且根据该多个数据值来编程该阵列中被选定的多个存储单元；以及

纵行控制电路，被连接且配置以从该数据缓冲区接收该多个数据值，且根据对应到该多个编程位阶的一编程位阶的多个数据值从该多个第一感测放大器和对应的驱动器中选择多个第二感测放大器和对应的驱动器，其中，该多个第二感测放大器和对应的驱动器包括小于或等于一指定数量的感测放大器和对应的驱动器，该纵行控制电路根据该多个编程位阶的该编程位阶更被配置成用以使用该第二多个感测放大器和对应的驱动器来编程该选择横行和多个纵行的存储单元。

8.如权利要求7所述的存储器装置，其特征在于，该多个感测放大器和对应驱动包括256个感测放大器和对应驱动器。

9.如权利要求7所述的存储器装置，其特征在于，该多个第二感测放大器和对应驱动为64或128个感测放大器和对应的驱动器。

10.如权利要求7所述的存储器装置，其特征在于，该存储器阵列包括多个电荷捕捉存储单元。

11.如权利要求10所述的存储器装置，其特征在于，所述电荷捕捉存储单元包括单阶存储单元。

12.如权利要求10所述的存储器装置，其特征在于，所述电荷捕捉存储单元包括多阶存储单元。

13.如权利要求12所述的存储器装置，其特征在于，所述多阶存储单元为可编程至4，8，或16位阶。