JP2004087053A - 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 - Google Patents
不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 Download PDFInfo
- Publication number
- JP2004087053A JP2004087053A JP2002249834A JP2002249834A JP2004087053A JP 2004087053 A JP2004087053 A JP 2004087053A JP 2002249834 A JP2002249834 A JP 2002249834A JP 2002249834 A JP2002249834 A JP 2002249834A JP 2004087053 A JP2004087053 A JP 2004087053A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- high voltage
- value
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】メモリセルトランジスタへの電気ストレスを緩和して不揮発性記憶装置の信頼性寿命を向上させることができる不揮発性記憶装置の高電圧トリミング値設定方法を提供する。
【解決手段】まず、書き込み用高電圧の設計プロファイルにより、設計規格に基づく第一の書き込み用高電圧トリミング値を決定し（ステップＳ２０１）、この第一の書き込み用高電圧トリミング値に従う電圧でデータの書き込みを行い（ステップＳ２０２）、書き込み後のメモリセルトランジスタのしきい値電圧を測定する（ステップＳ２０３）。そして、測定したしきい値電圧と、しきい値電圧と書き込み用高電圧のトリミングプロファイルにより、しきい値電圧を目標値（最低限必要なデータ書き込み後のしきい値電圧）に一致させるのに最適な第二の書き込み用高電圧トリミング値を決定する（ステップＳ２０４）。
【選択図】 図２
【解決手段】まず、書き込み用高電圧の設計プロファイルにより、設計規格に基づく第一の書き込み用高電圧トリミング値を決定し（ステップＳ２０１）、この第一の書き込み用高電圧トリミング値に従う電圧でデータの書き込みを行い（ステップＳ２０２）、書き込み後のメモリセルトランジスタのしきい値電圧を測定する（ステップＳ２０３）。そして、測定したしきい値電圧と、しきい値電圧と書き込み用高電圧のトリミングプロファイルにより、しきい値電圧を目標値（最低限必要なデータ書き込み後のしきい値電圧）に一致させるのに最適な第二の書き込み用高電圧トリミング値を決定する（ステップＳ２０４）。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、電気的にデータの消去または書き込みが可能な不揮発性記憶装置のメモリセルトランジスタアレイに印加する電圧を制御するためのトリミング値を設定する不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置に関する。
【０００２】
【従来の技術】
電気的にデータの消去や書き込みが可能な不揮発性記憶装置であるＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅＲＯＭ）では、メモリセルトランジスタアレイに所定の電圧を一定時間印加することによりデータの消去や書き込みを行う。そのため、ＥＥＰＲＯＭには、データの消去や書き込み用の高電圧を発生する高電圧発生回路が設けられており、さらに、この高電圧発生回路の製造ばらつきに対処するため、高電圧トリミング回路および高電圧レギュレート回路が設けられ、メモリトランジスタアレイに印加される電圧が所定の電圧となるようにしている。
【０００３】
以下、高電圧発生回路が発生する書き込み用高電圧を所定の電圧にするための従来の書き込み用高電圧トリミング値の設定方法について説明する。
図１３は、従来のＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図である。従来の検査装置は、高電圧トリミング回路および高電圧レギュレート回路からの出力値、つまりメモリセルトランジスタアレイに印加される高電圧が、所定の電圧となるように高電圧トリミング値を設定するとともに、所定の電圧となっているか否かを検査するためのものである。
【０００４】
図１３に示すように、ＥＥＰＲＯＭブロック１００には、外部からコントロール制御信号ａを入力するためのコントロールロジック制御端子１１１と、高電圧トリミング回路および高電圧レギュレート回路１１４の出力する高電圧出力信号ｂを検査装置１３２０へ出力するための高電圧信号入出力端子１１９と、メモリセルトランジスタアレイ１１６から読み出したデータを外部へ出力するための読み出しデータ出力端子１１８とが設けられており、コントロールロジック制御端子１１１と高電圧信号入出力端子１１９を介してＥＥＰＲＯＭブロック１００と検査装置１３２０が接続される。
【０００５】
ＥＥＰＲＯＭブロック１００のメモリセルトランジスタアレイ１１６は、電気的にデータの消去や書き込みが可能な不揮発性のメモリであり、フローティングゲートを有するメモリセルトランジスタが配置されている。
【０００６】
ＥＥＰＲＯＭブロック１００は、外部から入力されるコントロール制御信号ａを基にしてＥＥＰＲＯＭブロック１００の動作を制御するコントロールロジック回路１１２を備えている。
【０００７】
また、ＥＥＰＲＯＭブロック１００は、コントロールロジック回路１１２から入力される制御信号を受けてデータ消去用やデータ書き込み用の高電圧を発生する高電圧発生回路１１３と、高電圧発生回路１１３から入力される電圧を微細に階調制御するためのトリミング値を記憶する高電圧トリミング回路、および、高電圧トリミング回路の記憶するトリミング値を基に高電圧発生回路１１３から入力される電圧を制御して出力する高電圧レギュレート回路１１４と、メモリセルトランジスタアレイ１１６内のメモリセルトランジスタを選択し、データの消去や書き込み動作時にこの選択したメモリセルトランジスタへ高電圧トリミング回路および高電圧レギュレート回路１１４から入力される電圧を印加するアドレスデコーダ回路１１５と、メモリセルトランジスタアレイ１１６からデータの読み出しを行うためのセンスアンプ回路１１７とを備えている。
【０００８】
次に、このような従来のＥＥＰＲＯＭにおける書き込み動作について説明する。書き込み動作時には、コントロールロジック回路１１２が高電圧発生回路１１３を動作させることにより、書き込みに必要な高電圧を発生させる。この高電圧は高電圧トリミング回路および高電圧レギュレート回路１１４に入力され、以下に述べる制御フローに従って設定される書き込み用高電圧トリミング値により所定の高電圧となるように制御される。この所定の高電圧は、一定時間だけ、アドレスデコーダ回路１１５が選択するメモリセルトランジスタアレイ１１６内の任意のメモリセルトランジスタに印加される。このようにメモリセルトランジスタに高電圧を印加してメモリセルトランジスタのしきい値電圧を制御することにより、データの書き込みを行う。
【０００９】
次に、従来の書き込み用高電圧トリミング値の設定・検査方法について、図１４のフローチャート図に従い説明する。図１４は、従来の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。図１４に示すように、書き込み用高電圧トリミング値の設定・検査は、第一のトリミング工程と第二のトリミング工程からなる。第一のトリミング工程では、書き込み用高電圧の設計プロファイルにより第一の書き込み用高電圧トリミング値を決定し、この第一の書き込み用高電圧トリミング値に従う高電圧出力信号を測定する。第二のトリミング工程では、測定した高電圧出力信号の測定値を用い、書き込み用高電圧のトリミングプロファイルにより第二の書き込み用高電圧トリミング値を決定し、この第二の書き込み用高電圧トリミング値に従う高電圧出力信号を測定する。検査者はこの測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
【００１０】
まず、検査装置１３２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、高電圧発生回路からの書き込み用高電圧を所定の電圧値にするのに最適な第一の書き込み用高電圧トリミング値を決定し（ステップＳ１４０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ１４０２）。
【００１１】
そして、検査装置１３２０は、高電圧信号入出力端子１１９から出力される第一の書き込み用高電圧トリミング値に従う書き込み用高電圧出力信号ｂを測定する（ステップＳ１４０３）。
【００１２】
検査装置１３２０は、予め格納されている書き込み用高電圧のトリミングプロファイル（書き込み用高電圧出力信号の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧を所定の電圧値にするのに最適な第二の書き込み用高電圧トリミング値を決定し（ステップＳ１４０４）、この第二の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ１４０５）。
【００１３】
そして、検査装置１３２０は、高電圧信号入出力端子１１９から出力される第二の書き込み用高電圧トリミング値に従う書き込み用高電圧出力信号ｂを測定する（ステップＳ１４０６）。
【００１４】
その後、検査者が、この測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
すなわち、従来は、高電圧発生回路、高電圧トリミング回路および高電圧レギュレート回路、アドレスデコーダ回路よりなる被トリミング回路系１３１０の範囲内でメモリセルトランジスタに印加される高電圧が一定値となるように電圧のトリミングを実施していた。
【００１５】
以上のようにして書き込み用高電圧トリミング値を設定することにより、高電圧発生回路の製造ばらつきに対し、高電圧トリミング回路と高電圧レギュレート回路を用いて所定の高電圧がメモリセルトランジスタに印加されるようにしていた。
【００１６】
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
次に、このような従来のＥＥＰＲＯＭにおける読み出し動作について説明する。メモリセルトランジスタアレイ１１６に書き込まれているデータを読み出すには、まず、アドレスデコーダ回路１１５によりメモリセルトランジスタアレイ１１６内の任意のアドレスを選択し、このメモリセルトランジスタにゲート電圧およびドレイン電圧を印加する。そして、このとき流れるドレイン電流の値をセンスアンプ回路１１７により電圧変換することでメモリセルトランジスタの読み出しを行う。このように、データの読み出し時には、メモリセルトランジスタに常に一定のゲート電圧およびドレイン電圧を印加し、一定の判定基準で読み出しを行うことになる。
【００１７】
以上のように、従来のＥＥＰＲＯＭにおいてデータの消去や書き込みを行うときには、常に所定の高電圧が一定時間だけメモリセルトランジスタに印加される。しかし、メモリセルトランジスタに高電圧が印加されると、メモリセルトランジスタのフローティングゲートとＳｉ基板表面との間の薄いトンネル酸化膜に高電界がかかり、メモリセルトランジスタはダメージを受ける。そのため、消去や書き込み動作を繰り返していくに連れ、徐々にトンネル酸化膜が劣化してメモリセルトランジスタのデバイス特性が劣化していくことになる。
【００１８】
そこで、従来はメモリセルトランジスタアレイに印加する消去や書き込みのための所定の高電圧を、製造ばらつきや検査マージン、さらに、消去や書き換えを重ねてメモリセルトランジスタのデバイス特性が劣化した後の実力低下も踏まえた上でより高い値に設定し、消去や書き込み回数等の信頼性寿命の向上を図っていた。
【００１９】
しかしながら、メモリセルトランジスタの製造ばらつき等によってトンネル酸化膜厚が薄くばらついた場合には、上記従来の方法では信頼性寿命の向上を十分に図れなかった。すなわち、トンネル酸化膜厚が薄くばらついた場合、トンネル酸化膜に対してより高い電界がかかるようになり、消去や書き込み後のメモリセルトランジスタのしきい値電圧も必要以上に深くなってトンネル酸化膜の劣化がはやまるため、ＥＥＰＲＯＭの信頼性寿命が低下するという問題があった。
【００２０】
【発明が解決しようとする課題】
本発明は、上記問題点を解消するため、データの消去や書き込み動作後のメモリセルトランジスタのしきい値電圧が目標値（データの消去や書き込みに必要なしきい値電圧の最低値）となるように、メモリセルトランジスタへの印加電圧を制御するための高電圧トリミング値や時間トリミング値を最適な値に設定することにより、メモリセルトランジスタへの電気ストレスを緩和して不揮発性記憶装置の信頼性寿命を向上させることができる不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の請求項１記載に係る不揮発性記憶装置の高電圧トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じた第一の高電圧トリミング値を決定し、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルとによりしきい値電圧を目標値にする第二の高電圧トリミング値を決定し、前記第二の高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００２２】
また、本発明の請求項２に係る不揮発性記憶装置の高電圧トリミング値設定方法は、請求項１記載の不揮発性記憶装置の高電圧トリミング値設定方法であって、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行うに際し、当該不揮発性記憶装置のデータ消去時間もしくはデータ書き込み時間の規格に対して短い時間パルスで所定のデータの消去もしくは所定のデータの書き込みを行い、この短い時間パルスでの前記メモリセルトランジスタのしきい値電圧を用いて前記第二の高電圧トリミング値を決定することを特徴とする。
【００２３】
また、本発明の請求項３に係る不揮発性記憶装置の検査装置は、請求項１もしくは２のいずれかに記載の不揮発性記憶装置の高電圧トリミング値設定方法の工程に従い前記第二の高電圧トリミング値を当該不揮発性記憶装置に保持させた後、前記第二の高電圧トリミング値により制御された電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする。
【００２４】
また、本発明の請求項４に係る不揮発性記憶装置の検査装置は、請求項３記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする。
【００２５】
また、本発明の請求項５に係る不揮発性記憶装置は、請求項３記載の不揮発性記憶装置の検査装置の設定した高電圧トリミング値が当該検査装置により入力されると、この高電圧トリミング値を保持することを特徴とする。
【００２６】
また、本発明の請求項６に係る不揮発性記憶装置は、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項４記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする。
【００２７】
また、本発明の請求項７に係る不揮発性記憶装置の高電圧トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じたデータ消去用高電圧もしくはデータ書き込み用高電圧の最低値に対応する第一の高電圧トリミング値を決定し、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルとによりしきい値電圧を目標値にする新たな高電圧トリミング値を決定し、前記新たな高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００２８】
また、本発明の請求項８に係る不揮発性記憶装置の高電圧トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じたデータ消去用高電圧もしくはデータ書き込み用高電圧の中間値に対応する第一の高電圧トリミング値を決定し、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルに対してバイナリリサーチの手法を適用し、しきい値電圧を目標値にする新たな高電圧トリミング値を決定し、前記新たな高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００２９】
また、本発明の請求項９に係る不揮発性記憶装置の検査装置は、請求項７もしくは８のいずれかに記載の不揮発性記憶装置の高電圧トリミング値設定方法の工程に従いしきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を当該不揮発性記憶装置に保持させた後、この高電圧トリミング値により制御された電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする。
【００３０】
また、本発明の請求項１０に係る不揮発性記憶装置の検査装置は、請求項９記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする。
【００３１】
また、本発明の請求項１１に係る不揮発性記憶装置は、請求項９記載の不揮発性記憶装置の検査装置の設定した高電圧トリミング値が当該検査装置により入力されると、この高電圧トリミング値を保持することを特徴とする。
【００３２】
また、本発明の請求項１２に係る不揮発性記憶装置は、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項１０記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする。
【００３３】
また、本発明の請求項１３に係る不揮発性記憶装置の時間トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧の時間パルスを時間トリミング値に従って制御し、所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の時間トリミング値設定方法であって、データ消去時間もしくはデータ書き込み時間の設計プロファイルにより設計規格に応じたデータ消去時間パルスもしくはデータ書き込み時間パルスの最低値に対応する第一の時間トリミング値を決定し、前記第一の時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去時間もしくはしきい値電圧とデータ書き込み時間のトリミングプロファイルとによりしきい値電圧を目標値にする新たな時間トリミング値を決定し、前記新たな時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００３４】
また、本発明の請求項１４に係る不揮発性記憶装置の時間トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧の時間パルスを時間トリミング値に従って制御し、所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の時間トリミング値設定方法であって、データ消去時間もしくはデータ書き込み時間の設計プロファイルにより設計規格に応じたデータ消去時間パルスもしくはデータ書き込み時間パルスの中間値に対応する第一の時間トリミング値を決定し、前記第一の時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去時間もしくはしきい値電圧とデータ書き込み時間のトリミングプロファイルに対してバイナリリサーチの手法を適用し、しきい値電圧を目標値にする新たな時間トリミング値を決定し、前記新たな時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００３５】
また、本発明の請求項１５に係る不揮発性記憶装置の検査装置は、請求項１３もしくは１４のいずれかに記載の不揮発性記憶装置の時間トリミング値設定方法の工程に従いしきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を当該不揮発性記憶装置に保持させた後、この時間トリミング値により制御された時間パルスの電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする。
【００３６】
また、本発明の請求項１６に係る不揮発性記憶装置の検査装置は、請求項１５記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする。
【００３７】
また、本発明の請求項１７に係る不揮発性記憶装置は、請求項１５記載の不揮発性記憶装置の検査装置の設定した時間トリミング値が当該検査装置により入力されると、この時間トリミング値を保持することを特徴とする。
【００３８】
また、本発明の請求項１８に係る不揮発性記憶装置は、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項１６記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする。
【００３９】
以上のように、本発明によれば、メモリセルトランジスタの特性に応じた最適な高電圧トリミング値や時間トリミング値を設定し、データの消去や書き込み後のメモリセルトランジスタのしきい値電圧を必要最低限の値とすることにより、メモリセルトランジスタにかかる電界などの電気ストレスを軽減し、不揮発性記憶装置の消去や書き込み回数等の信頼性寿命を向上させることができる。
【００４０】
【発明の実施の形態】
以下、本発明による実施の形態について図面を交えて説明する。
（実施の形態１）
まず、本実施の形態１について図１〜４を用いて説明する。図１に、本実施の形態１によるＥＥＰＲＯＭ（不揮発性記憶装置）の構成とＥＥＰＲＯＭの検査装置の処理フローを示す。なお、図１３に基いて説明した部材に対応する部材には同一符号を付して説明を省略する。また図２に、本実施の形態１の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す。当該検査装置は、図２に示す制御フローにより制御される図示しない制御手段を有している。
【００４１】
本実施の形態１では、検査装置とＥＥＰＲＯＭブロック間を接続する信号として、高電圧トリミング回路および高電圧レギュレート回路１１４の出力する高電圧出力信号ｂに代えて、読み出しデータ出力信号ｃを用いる点が従来のものと異なる。すなわち、高電圧トリミング値の設定動作として、所定のデータ消去後や所定のデータ書き込み後の読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定し、メモリセルトランジスタアレイのしきい値電圧分布の下端値が目標値となるように高電圧トリミング値を最適な値に設定する点が従来のものと異なる。つまり、メモリセルトランジスタへの電気ストレスを緩和するために、データ消去後やデータ書き込み後のメモリセルトランジスタのしきい値電圧が最低限必要な値となるようにする。
【００４２】
なお、本実施の形態１によるＥＥＰＲＯＭの書き込み動作と読み出し動作は、従来のＥＥＰＲＯＭと同様である。
次に、本実施の形態１における書き込み用高電圧トリミング値の設定・検査方法について、図２のフローチャート図に従い説明する。図２に示すように、書き込み用高電圧トリミング値の設定・検査は、第一のトリミング工程と第二のトリミング工程からなる。第一のトリミング工程では、書き込み用高電圧の設計プロファイルにより第一の書き込み用高電圧トリミング値を決定する。そして、この第一の書き込み用高電圧トリミング値に従う電圧値で所定のデータの書き込みを行ったときの読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定する。第二のトリミング工程では、第一のトリミング工程で測定したしきい値電圧の測定値を用い、しきい値電圧と書き込み用高電圧のトリミングプロファイルにより第二の書き込み用高電圧トリミング値を決定する。そして、この第二の書き込み用高電圧トリミング値に従う電圧値で所定のデータの書き込みを行ったときの読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定する。検査者は、この測定結果から当該ＥＥＰＲＯＭが良品か否かを検査する。
【００４３】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧を所定の電圧値にするのに最適な第一の書き込み用高電圧トリミング値を決定し（ステップＳ２０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ２０２）。
【００４４】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧がメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。なお、ここではメモリセルトランジスタアレイの全ビットを１とする書き込みを行う。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ２０３）。
【００４５】
ここで、メモリセルトランジスタのトンネル酸化膜厚の製造ばらつきに対するデータ書き込み後のしきい値電圧について説明する。
図３（ａ）、（ｂ）、（ｃ）は、メモリセルトランジスタのトンネル酸化膜厚を説明するための模式図である。図３において、３００はコントロールゲート、３０１はフローティングゲート、３０２はドレイン、３０３はソースである。また、３０４、３０５、３０６はトンネル酸化膜厚を示しており、図３（ａ）はトンネル酸化膜厚が薄い状態、図３（ｂ）はトンネル酸化膜厚が標準の状態、図３（ｃ）はトンネル酸化膜厚が厚い状態をそれぞれ示している。
【００４６】
図４（ａ）は従来のＥＥＰＲＯＭにおける所定のデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布とトンネル酸化膜厚の関係を表している。なお、ここではメモリセルトランジスタアレイの全ビットを１とする書き込みを行ったときのメモリセルトランジスタアレイのしきい値電圧分布を示している。図４（ａ）において、４００はトンネル酸化膜厚が薄くばらついた状態でのしきい値電圧分布、４０１はトンネル酸化膜厚が標準状態でのしきい値電圧分布、４０２はトンネル酸化膜厚が厚くばらついた状態でのしきい値電圧分布をそれぞれ表しており、しきい値電圧の下限特性４０３に示すように、トンネル酸化膜厚が薄くなるほどしきい値電圧が高くなる。
【００４７】
検査装置１２０は、予め格納されているしきい値電圧と書き込み用高電圧のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値（図４に示すＶ ｔａｒｇｅｔ）に一致させるか、もしくは最も近づけるのに最適な第二の書き込み用高電圧トリミング値を決定し（ステップＳ２０４）、この第二の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させる（ステップＳ２０５）。ここでしきい値電圧の目標値とは、データを書き込むために必要な最低値（センスアンプ回路不感帯域よりも高い最低の値）である。
【００４８】
そして、検査装置１２０は、読み出しデータ出力端子１１８から出力される読み出しデータ出力信号ｃを測定し、検査者へ教示する（ステップＳ２０６）。
その後、検査者が、この測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
【００４９】
このように書き込み用高電圧トリミング値を設定すれば、メモリセルトランジスタのトンネル酸化膜厚の製造ばらつきに対するデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布は、図４（ｂ）に示すように、トンネル酸化膜厚によらず同等となる。本実施の形態１では書き込み用高電圧トリミング値を３段階に設定でき、各書き込み用高電圧トリミング値は図４（ｂ）に示すような下限特性４０３を有するが、書き込み用高電圧トリミング値をさらに高精度に設定できるようにすれば、つまり、書き込み用高電圧トリミング値のステップ数を多くすれば、しきい値電圧分布の下限端を目標値（最低限必要なデータ書き込み後のメモリセルトランジスタのしきい値電圧値）へより近づけることが可能となる。
【００５０】
本実施の形態１では、高電圧発生回路、高電圧トリミング回路および高電圧レギュレート回路、アドレスデコーダ回路に、メモリセルトランジスタアレイとセンスアンプ回路を加えた被トリミング回路系１１０の範囲内でメモリセルトランジスタアレイのしきい値電圧分布の下端値が目標値となるように電圧のトリミングを実施する。
【００５１】
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
以上のように、本実施の形態１によれば、製造によりばらつくメモリセルトランジスタに対して、検査時に、高電圧発生回路や高電圧トリミング回路、高電圧レギュレート回路等の特性、および、メモリセルトランジスタの特性を含めた最適な高電圧トリミング値を設定することができる。つまり、データ消去後やデータ書き込み後のメモリセルトランジスタのしきい値電圧が最低限必要な値となるようにすることで、メモリセルトランジスタにかかる電界などの電気ストレスを軽減することにより、ＥＥＰＲＯＭの消去や書き込み回数等の信頼性寿命を向上することができる。
【００５２】
（実施の形態２）
続いて、本実施の形態２について図５を用いて説明する。本実施の形態２は、第一の高電圧トリミング値にて所定のデータを消去するときや書き込むとき、短い時間パルスで消去や書き込みを行い、このときのしきい値電圧を用いて第二の高電圧トリミング値を設定する点が実施の形態１と異なる。このように所定のデータの消去や書き込みを行うときの時間パルスを短くすることにより、短時間で書き込み用高電圧トリミング値・消去用高電圧トリミング値の設定・検査を行うことができる。
【００５３】
図５は本実施の形態２の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態１のＥＥＰＲＯＭと同様であり、また当該検査装置は、図５に示す制御フローにより制御される図示しない制御手段を有している。
【００５４】
図５に示すように、書き込み用高電圧トリミング値の設定・検査は、第一のトリミング工程と第二のトリミング工程からなる。第一のトリミング工程では、書き込み用高電圧の設計プロファイルにより第一の書き込み用高電圧トリミング値を決定し、この第一の書き込み用高電圧トリミング値に従う電圧で、かつ、当該ＥＥＰＲＯＭにおける書き込み時間パルスの設計規格に対して短い時間パルス（以下、短時間パルスと称す）で所定のデータの書き込みを行う。そして、このときの読み出しデータ出力信号から、短時間パルス書き込みによるメモリセルトランジスタのしきい値電圧を測定する。第二のトリミング工程では、第一のトリミング工程で測定した短時間パルス書き込みによるしきい値電圧の測定値を用い、短時間パルス書き込みによるしきい値電圧と書き込み用高電圧のトリミングプロファイルにより第二の書き込み用高電圧トリミング値を決定する。そして、この第二の書き込み用高電圧トリミング値に従う電圧値で所定のデータの書き込みを行ったときの読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定する。検査者は、この測定結果から当該ＥＥＰＲＯＭが良品か否かを検査する。
【００５５】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧を所定の電圧値にするのに最適な第一の書き込み用高電圧トリミング値を決定し（ステップＳ５０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ５０２）。なお、コントロールロジック制御信号ａには、予め定められた短時間パルスの情報が含まれている。
【００５６】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧が、短時間パルスでメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。このように書き込み時間を短くするとメモリセルトランジスタのしきい値電圧は浅くなる。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃから浅い状態でのメモリセルトランジスタのしきい値電圧を測定し、検査者に教示する（ステップＳ５０３）。
【００５７】
検査装置１２０は、予め格納されている短時間パルス書き込みによるしきい値電圧と書き込み用高電圧のトリミングプロファイル（短時間パルス書き込みによるしきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な第二の書き込み用高電圧トリミング値を決定する（ステップＳ５０４）。
【００５８】
書き込み時間とメモリセルトランジスタのしきい値電圧は相関関係にあるため、書き込み時間パルス幅と測定したしきい値電圧を基に、設計規格での書き込み時間パルスによる本来のしきい値電圧を予測することが可能であり、本実施の形態２では、短時間パルス書き込みによるしきい値電圧と書き込み用高電圧のトリミングプロファイルにより、本来のしきい値電圧を予測して第二の書き込み用高電圧トリミング値を決定する。
【００５９】
その後、この第二の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させる（ステップＳ５０５）。
【００６０】
そして、検査装置１２０は、読み出しデータ出力端子１１８から出力される読み出しデータ出力信号ｃを測定し、検査者に教示する（ステップＳ５０６）。
その後、検査者が、この測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
【００６１】
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
以上のように、本実施の形態２によれば、検査時間を短縮することができるようになる。
【００６２】
（実施の形態３）
続いて、本実施の形態３について図６を用いて説明する。実施の形態１では、当該ＥＥＰＲＯＭの消去や書き込み用の高電圧に関する設計規格を基に第一の高電圧トリミング値を決定したが、実際にはメモリセルトランジスタアレイに印加可能な電圧値には幅があり、その幅の中で適当な電圧値となるように第一の高電圧トリミング値を決定し、この第一の高電圧トリミング値に対するメモリセルトランジスタアレイのしきい値電圧から第二の高電圧トリミング値を決定していた。本実施の形態２では、電圧値幅の最低値に対応するものを第一の高電圧トリミング値として決定し、しきい値電圧分布の下端部と目標値を比較し、しきい値電圧分布の下端部が目標値に一致するか、もしくは最も近づくように高電圧トリミング値を調整することで第二の高電圧トリミング値を決定するので、高電圧トリミング値の設定精度を向上させることができる。
【００６３】
図６は本実施の形態３の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態１のＥＥＰＲＯＭと同様であり、また当該検査装置は、図６に示す制御フローにより制御される図示しない制御手段を有している。
【００６４】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧が設計規格内の最低電圧値となるように第一の書き込み用高電圧トリミング値を決定し（ステップＳ６０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ６０２）。
【００６５】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧がメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ６０３）。
【００６６】
検査装置１２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップ６０４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内（なお、この所定の範囲は、高電圧トリミング値のステップ数に応じて決定する）に収まっていない場合には、予め格納されているしきい値電圧と書き込み用高電圧のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み用高電圧トリミング値を決定し（ステップＳ６０５）、この新たな書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させ（ステップＳ６０６）、書き込み用高電圧値を増加させる（ステップＳ６０７）。そして、ステップＳ６０３で、この新たな書き込み用高電圧トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ６０３以降の処理を繰り返す。
【００６７】
その後、検査者が、ステップＳ６０３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
【００６８】
以上のように、本実施の形態３によれば、しきい値電圧の目標値に対する判定ができ、高電圧トリミング値の設定精度を向上させることができるようになる。また、メモリセルトランジスタに印加する電圧値を可能な限り低くすることができるので、メモリセルトランジスタへの電気ストレスを可能な限り低減でき、ＥＥＰＲＯＭの消去回数や書き込み回数等の信頼性寿命を可能な限り向上させることができる。
【００６９】
（実施の形態４）
続いて、本実施の形態４について図７を用いて説明する。本実施の形態４では、当該ＥＥＰＲＯＭのメモリセルトランジスタアレイに印加可能な電圧値の最低値・中間値・最大値に対応する高電圧トリミング値を決定し、バイナリリサーチ（２分探索法）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な高電圧トリミング値を決定する点が実施の形態３と異なる。
【００７０】
図７は本実施の形態４の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態３のＥＥＰＲＯＭと同様であり、また当該検査装置は、図７に示す制御フローにより制御される図示しない制御手段を有している。
【００７１】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、当該ＥＥＰＲＯＭのメモリセルトランジスタアレイに印加可能な電圧値の最低値・中間値・最大値に対応する書き込み用高電圧トリミング値を決定し（ステップＳ７０１）、第一の書き込み用高電圧トリミング値として中間値に対応する書き込み用高電圧トリミング値を、コントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ７０２）。
【００７２】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧がメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ７０３）。
【００７３】
検査装置１２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップ７０４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まっていない場合には、予め格納されているしきい値電圧と書き込み用高電圧のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）とバイナリリサーチの手法を用いて、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み用高電圧トリミング値を決定し（ステップＳ７０５）、この新たな書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させ（ステップＳ７０６）、書き込み用高電圧を増加もしくは減少させる。そして、ステップＳ７０３で、この新たな書き込み用高電圧トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ７０３以降の処理を繰り返す。
【００７４】
その後、検査者が、ステップＳ７０３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
【００７５】
以上のように、本実施の形態４によれば、バイナリリサーチの手法を用いることで、精度の高い高電圧トリミング値を効率良く設定することができるようになり、検査コストを軽減することができる。また、トリミングの高精度化のためにトリミング値のステップ数を増やした場合でも、短時間で高電圧トリミング値の設定を行うことができる。
【００７６】
（実施の形態５）
続いて、本実施の形態５について図８、９を用いて説明する。従来は、データの消去や書き込みを行うとき、設計規格に基づいて決定された一定の時間、メモリセルトランジスタアレイに高電圧を印加していた。しかし、トンネル酸化膜が薄くばらついた場合、高電圧を上述した一定の時間印加せずとも、データの消去や書き込みが行われる程度にしきい値電圧を深くすることが可能となる。そこで、本実施の形態５では、消去動作時や書き込み動作時にメモリトランジスタアレイに印加する電圧の消去時間パルスや書き込み時間パルスのパルス幅とメモリセルトランジスタのしきい値電圧が相関関係にあることを用い、しきい値電圧分布の下端部が目標値に一致するか、もしくは最も近づくように時間パルスを調整し、最も短い時間で消去や書き込みが行われるようにする。
【００７７】
図８に、本実施の形態５によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す。なお、図１に基づいて説明した部材に対応する部材には同一符号を付して説明を省略する。
【００７８】
図８に示すＥＥＰＲＯＭブロック１００には、以下に述べる制御フローに従って検査装置８２０で設定される時間トリミング値を保持し、この時間トリミング値に従って時間パルスを制御する時間トリミング回路８００が設けられている。
【００７９】
図９は本実施の形態５の検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図であり、当該検査装置は、図９に示す制御フローにより制御される図示しない制御手段を有している。
【００８０】
まず、検査装置（制御手段）８２０は、予め格納されている書き込み時間の設計プロファイル（当該ＥＥＰＲＯＭの書き込み時間に関する設計規格を基に、書き込み時間トリミング値を決定するための変換表または変換式）により、書き込み時間パルスが設計規格内の最低値となるように第一の書き込み時間トリミング値を決定し（ステップＳ９０１）、この第一の書き込み時間トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ９０２）。
【００８１】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う時間パルスで書き込み用高電圧がメモリセルトランジスタアレイ１１６に印加されるように、時間トリミング回路８００が高電圧レギュレート回路を制御する。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置８２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ９０３）。
【００８２】
検査装置８２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップ９０４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内（なお、この所定の範囲は、時間トリミング値のステップ数に応じて決定する）に収まっていない場合には、予め格納されているしきい値電圧と書き込み時間のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み時間トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み時間トリミング値を決定し（ステップＳ９０５）、この新たな書き込み時間トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、時間トリミング回路８００に保持させ（ステップＳ９０６）、書き込み時間を延長させる（ステップＳ９０７）。そして、ステップＳ９０３にて、この新たな書き込み時間トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ９０３以降の処理を繰り返す。
【００８３】
その後、検査者が、ステップＳ９０３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
本実施の形態５では、高電圧発生回路、高電圧トリミング回路および高電圧レギュレート回路、アドレスデコーダ回路に、メモリセルトランジスタアレイとセンスアンプ回路を加えた被トリミング回路系１１０の範囲内でメモリセルトランジスタアレイのしきい値電圧分布の下端値が目標値となるように時間のトリミングを実施する。
【００８４】
なお、消去動作においても、書き込み動作と同様に消去時間トリミング値の設定が可能であることはいうまでもない。
以上のように、本実施の形態５によれば、製造によりばらつくメモリセルトランジスタに対して、検査時に、高電圧発生回路や高電圧トリミング回路、高電圧レギュレート回路等の特性、および、メモリセルトランジスタの特性を含めた最適な時間トリミング値を精度よく設定することができる。つまり、データ消去後やデータ書き込み後のメモリセルトランジスタのしきい値電圧が最低限必要な値となるようにすることで、メモリセルトランジスタにかかる電界などの電気ストレスを軽減することにより、ＥＥＰＲＯＭの消去や書き込み回数等の信頼性寿命を向上することができる。
【００８５】
また、メモリセルトランジスタに印加する電圧値を可能な限り低くすることができるので、メモリセルトランジスタへの電気ストレスを可能な限り低減でき、ＥＥＰＲＯＭの消去回数や書き込み回数等の信頼性寿命を可能な限り向上させることができる。
【００８６】
また、検査結果から、通常のものより短い時間で消去や書き込みが行われる製品を選別することが可能となる。
（実施の形態６）
続いて、本実施の形態６について図１０を用いて説明する。本実施の形態６では、当該ＥＥＰＲＯＭの時間パルスに関する設計規格内で、時間パルス幅の最低値・中間値・最大値に対応する時間トリミング値を決定し、バイナリリサーチ（２分探索法）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な時間トリミング値を決定する点が実施の形態５と異なる。
【００８７】
図１０は本実施の形態６の検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態５のＥＥＰＲＯＭと同様であり、また当該検査装置は、図１０に示す制御フローにより制御される図示しない制御手段を有している。
【００８８】
まず、検査装置８２０は、予め格納されている書き込み時間の設計プロファイル（当該ＥＥＰＲＯＭの書き込み時間に関する設計規格を基に、書き込み時間トリミング値を決定するための変換表または変換式）により、書き込み時間に関する設計規格内で、書き込み時間パルスの最低値・中間値・最大値に対応する時間トリミング値を決定し（ステップＳ１００１）、第一の書き込み時間トリミング値として中間値に対応する書き込み時間トリミング値を、コントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ１００２）。
【００８９】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う時間パルスで書き込み用高電圧がメモリセルトランジスタアレイ１１６に印加されるように、時間トリミング回路８００が高電圧レギュレート回路を制御する。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置８２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ１００３）。
【００９０】
検査装置８２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップＳ１００４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まっていない場合には、予め格納されているしきい値電圧と書き込み時間のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み時間トリミング値を決定するための変換表または変換式）とバイナリリサーチの手法を用いて、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み時間トリミング値を決定し（ステップＳ１００５）、この新たな書き込み時間トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、時間トリミング回路８００に保持させ（ステップＳ１００６）、書き込み時間を延長または縮小させる。そして、ステップＳ１００３で、この新たな書き込み時間トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ１００３以降の処理を繰り返す。
【００９１】
その後、検査者が、ステップＳ１００３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
なお、消去動作においても、書き込み動作と同様に消去時間トリミング値の設定が可能であることはいうまでもない。
【００９２】
以上のように、本実施の形態６によれば、バイナリリサーチの手法を用いることで、精度の高い時間トリミング値を効率良く設定することができるようになり、検査コストを軽減することができる。また、トリミングの高精度化のためにトリミング値のステップ数を増やした場合でも、短時間で時間トリミング値の設定を行うことができる。
【００９３】
（実施の形態７）
続いて、本実施の形態７について図１１、１２を用いて説明する。
実施の形態１から６における検査装置のように、読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定するために、従来は、ワード線に印加するデータ読み出し用電圧をＥＥＰＲＯＭの外部から入力していた。しかし、メモリセルトランジスタのトンネル酸化膜厚にばらつきがあると、各メモリセルトランジスタのしきい値深さがそれぞれ異なるので、データを読み出すために複数の電圧を入力する必要があり、そのため、ＥＥＰＲＯＭの外部からデータ読み出し用の電圧を入力する従来の検査装置は、複数の電圧を発生させる電圧発生回路を備えなければならず、高価なものとなっていた。
【００９４】
本実施の形態７では、消去や書き込み用の高電圧を発生させる高電圧発生回路からの電圧を時分割に複数の電圧に階調制御してワード線に印加するワード線時分割制御回路をＥＥＰＲＯＭ内に設けるので、検査装置に複数の電圧を発生させる電圧発生回路を設けずに済み、検査装置を安価なものとすることができる。すなわち、内部の高電圧発生回路からワード線用電圧を発生させ、この電圧を内部制御するので、外部の検査装置に複数の電圧を発生させる電圧発生回路を設けずに済む。
【００９５】
図１１は本実施の形態７によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図である。なお、図１に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００９６】
図１１に示すＥＥＰＲＯＭブロック１００には、ワード線時分割制御回路１１００が設けられており、このワード線時分割制御回路１１００は、検査装置１１２０が読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定するときに、高電圧発生回路１１３を制御してデータ読み出し用の電圧を発生させるとともに、高電圧トリミング回路および高電圧レギュレート回路１１４を制御して高電圧トリミング値を時間軸に対して変化させ、メモリセルトランジスタアレイ１１６のワード線への印加電圧を時分割に複数の電圧に階調制御する。
【００９７】
また、図１２は本実施の形態７の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。当該検査装置は、図１２に示す制御フローにより制御される図示しない制御手段を有している。
【００９８】
図１２に示す制御フローチャート図は、図２に示す制御フローチャート図とほぼ同様であり、しきい値電圧を測定する際に、検査装置１２０が、ワード線時分割制御回路１１００を用いて高電圧発生回路１１３からデータ読み出し用の電圧を発生させ、この電圧を時分割に複数の電圧に階調制御し、当該ＥＥＰＲＯＭ内部でしきい値電圧測定に必要な電圧を発生させる点が異なる。
【００９９】
このように、ワード線時分割制御回路がメモリセルトランジスタアレイ（ワード線）への印加電圧を時分割に複数の電圧に階調制御することにより、つまりメモリセルトランジスタのゲート電圧を階調制御することにより、メモリセルトランジスタのしきい値電圧を測定することが可能となる。
【０１００】
【発明の効果】
以上のように、本発明によれば、メモリセルトランジスタの特性に応じた最適な高電圧トリミング値や時間トリミング値を設定し、データの消去や書き込み後のメモリセルトランジスタのしきい値電圧を必要最低限の値とすることにより、メモリセルトランジスタにかかる電界などの電気ストレスを軽減し、不揮発性記憶装置の消去や書き込み回数等の信頼性寿命を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図２】本発明の実施の形態１によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図３】メモリセルトランジスタのトンネル酸化膜厚を説明するための模式図
（ａ） トンネル酸化膜厚が薄くなった状態での構造を示す図
（ｂ） トンネル酸化膜厚が標準の状態での構造を示す図
（ｃ） トンネル酸化膜厚が厚くなった状態での構造を示す図
【図４】（ａ） 従来のＥＥＰＲＯＭにおける所定のデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布とトンネル酸化膜厚の関係を表す図（ｂ） 本発明の実施の形態のＥＥＰＲＯＭにおける所定のデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布とトンネル酸化膜厚の関係を表す図
【図５】本発明の実施の形態２によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図６】本発明の実施の形態３によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図７】本発明の実施の形態４によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図８】本発明の実施の形態５によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図９】本発明の実施の形態５によるＥＥＰＲＯＭの検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図
【図１０】本発明の実施の形態６によるＥＥＰＲＯＭの検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図
【図１１】本発明の実施の形態７によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図１２】本発明の実施の形態７によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図１３】従来のＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図１４】従来のＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【符号の説明】
１００ ＥＥＰＲＯＭ
１１０、１３１０ 被トリミング回路系
１１１ コントロールロジック制御端子
１１２ コントロールロジック回路
１１３ 高電圧発生回路
１１４ 高電圧トリミング回路および高電圧レギュレート回路
１１５ アドレスデコーダ回路
１１６ メモリセルトランジスタアレイ
１１７ センスアンプ回路
１１８ 読み出しデータ出力端子
１１９ 高電圧信号入出力端子
１２０、７２０、１３２０ 検査装置
３００ メモリセルトランジスタのコントロールゲート
３０１ メモリセルトランジスタのフローティングゲート
３０２ メモリセルトランジスタのドレイン
３０３ メモリセルトランジスタのソース
３０４〜３０６ メモリセルトランジスタのトンネル酸化膜厚
４００ トンネル酸化膜圧が薄い状態でのメモリセルトランジスタアレイのしきい値電圧分布
４０１ トンネル酸化膜圧が標準の状態でのメモリセルトランジスタアレイのしきい値電圧分布
４０２ トンネル酸化膜圧が厚い状態でのメモリセルトランジスタアレイのしきい値電圧分布
４０３ しきい値電圧の下限特性
８００ 時間トリミング回路
１１００ ワード線時分割制御回路
【発明の属する技術分野】
本発明は、電気的にデータの消去または書き込みが可能な不揮発性記憶装置のメモリセルトランジスタアレイに印加する電圧を制御するためのトリミング値を設定する不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置に関する。
【０００２】
【従来の技術】
電気的にデータの消去や書き込みが可能な不揮発性記憶装置であるＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅＲＯＭ）では、メモリセルトランジスタアレイに所定の電圧を一定時間印加することによりデータの消去や書き込みを行う。そのため、ＥＥＰＲＯＭには、データの消去や書き込み用の高電圧を発生する高電圧発生回路が設けられており、さらに、この高電圧発生回路の製造ばらつきに対処するため、高電圧トリミング回路および高電圧レギュレート回路が設けられ、メモリトランジスタアレイに印加される電圧が所定の電圧となるようにしている。
【０００３】
以下、高電圧発生回路が発生する書き込み用高電圧を所定の電圧にするための従来の書き込み用高電圧トリミング値の設定方法について説明する。
図１３は、従来のＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図である。従来の検査装置は、高電圧トリミング回路および高電圧レギュレート回路からの出力値、つまりメモリセルトランジスタアレイに印加される高電圧が、所定の電圧となるように高電圧トリミング値を設定するとともに、所定の電圧となっているか否かを検査するためのものである。
【０００４】
図１３に示すように、ＥＥＰＲＯＭブロック１００には、外部からコントロール制御信号ａを入力するためのコントロールロジック制御端子１１１と、高電圧トリミング回路および高電圧レギュレート回路１１４の出力する高電圧出力信号ｂを検査装置１３２０へ出力するための高電圧信号入出力端子１１９と、メモリセルトランジスタアレイ１１６から読み出したデータを外部へ出力するための読み出しデータ出力端子１１８とが設けられており、コントロールロジック制御端子１１１と高電圧信号入出力端子１１９を介してＥＥＰＲＯＭブロック１００と検査装置１３２０が接続される。
【０００５】
ＥＥＰＲＯＭブロック１００のメモリセルトランジスタアレイ１１６は、電気的にデータの消去や書き込みが可能な不揮発性のメモリであり、フローティングゲートを有するメモリセルトランジスタが配置されている。
【０００６】
ＥＥＰＲＯＭブロック１００は、外部から入力されるコントロール制御信号ａを基にしてＥＥＰＲＯＭブロック１００の動作を制御するコントロールロジック回路１１２を備えている。
【０００７】
また、ＥＥＰＲＯＭブロック１００は、コントロールロジック回路１１２から入力される制御信号を受けてデータ消去用やデータ書き込み用の高電圧を発生する高電圧発生回路１１３と、高電圧発生回路１１３から入力される電圧を微細に階調制御するためのトリミング値を記憶する高電圧トリミング回路、および、高電圧トリミング回路の記憶するトリミング値を基に高電圧発生回路１１３から入力される電圧を制御して出力する高電圧レギュレート回路１１４と、メモリセルトランジスタアレイ１１６内のメモリセルトランジスタを選択し、データの消去や書き込み動作時にこの選択したメモリセルトランジスタへ高電圧トリミング回路および高電圧レギュレート回路１１４から入力される電圧を印加するアドレスデコーダ回路１１５と、メモリセルトランジスタアレイ１１６からデータの読み出しを行うためのセンスアンプ回路１１７とを備えている。
【０００８】
次に、このような従来のＥＥＰＲＯＭにおける書き込み動作について説明する。書き込み動作時には、コントロールロジック回路１１２が高電圧発生回路１１３を動作させることにより、書き込みに必要な高電圧を発生させる。この高電圧は高電圧トリミング回路および高電圧レギュレート回路１１４に入力され、以下に述べる制御フローに従って設定される書き込み用高電圧トリミング値により所定の高電圧となるように制御される。この所定の高電圧は、一定時間だけ、アドレスデコーダ回路１１５が選択するメモリセルトランジスタアレイ１１６内の任意のメモリセルトランジスタに印加される。このようにメモリセルトランジスタに高電圧を印加してメモリセルトランジスタのしきい値電圧を制御することにより、データの書き込みを行う。
【０００９】
次に、従来の書き込み用高電圧トリミング値の設定・検査方法について、図１４のフローチャート図に従い説明する。図１４は、従来の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。図１４に示すように、書き込み用高電圧トリミング値の設定・検査は、第一のトリミング工程と第二のトリミング工程からなる。第一のトリミング工程では、書き込み用高電圧の設計プロファイルにより第一の書き込み用高電圧トリミング値を決定し、この第一の書き込み用高電圧トリミング値に従う高電圧出力信号を測定する。第二のトリミング工程では、測定した高電圧出力信号の測定値を用い、書き込み用高電圧のトリミングプロファイルにより第二の書き込み用高電圧トリミング値を決定し、この第二の書き込み用高電圧トリミング値に従う高電圧出力信号を測定する。検査者はこの測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
【００１０】
まず、検査装置１３２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、高電圧発生回路からの書き込み用高電圧を所定の電圧値にするのに最適な第一の書き込み用高電圧トリミング値を決定し（ステップＳ１４０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ１４０２）。
【００１１】
そして、検査装置１３２０は、高電圧信号入出力端子１１９から出力される第一の書き込み用高電圧トリミング値に従う書き込み用高電圧出力信号ｂを測定する（ステップＳ１４０３）。
【００１２】
検査装置１３２０は、予め格納されている書き込み用高電圧のトリミングプロファイル（書き込み用高電圧出力信号の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧を所定の電圧値にするのに最適な第二の書き込み用高電圧トリミング値を決定し（ステップＳ１４０４）、この第二の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ１４０５）。
【００１３】
そして、検査装置１３２０は、高電圧信号入出力端子１１９から出力される第二の書き込み用高電圧トリミング値に従う書き込み用高電圧出力信号ｂを測定する（ステップＳ１４０６）。
【００１４】
その後、検査者が、この測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
すなわち、従来は、高電圧発生回路、高電圧トリミング回路および高電圧レギュレート回路、アドレスデコーダ回路よりなる被トリミング回路系１３１０の範囲内でメモリセルトランジスタに印加される高電圧が一定値となるように電圧のトリミングを実施していた。
【００１５】
以上のようにして書き込み用高電圧トリミング値を設定することにより、高電圧発生回路の製造ばらつきに対し、高電圧トリミング回路と高電圧レギュレート回路を用いて所定の高電圧がメモリセルトランジスタに印加されるようにしていた。
【００１６】
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
次に、このような従来のＥＥＰＲＯＭにおける読み出し動作について説明する。メモリセルトランジスタアレイ１１６に書き込まれているデータを読み出すには、まず、アドレスデコーダ回路１１５によりメモリセルトランジスタアレイ１１６内の任意のアドレスを選択し、このメモリセルトランジスタにゲート電圧およびドレイン電圧を印加する。そして、このとき流れるドレイン電流の値をセンスアンプ回路１１７により電圧変換することでメモリセルトランジスタの読み出しを行う。このように、データの読み出し時には、メモリセルトランジスタに常に一定のゲート電圧およびドレイン電圧を印加し、一定の判定基準で読み出しを行うことになる。
【００１７】
以上のように、従来のＥＥＰＲＯＭにおいてデータの消去や書き込みを行うときには、常に所定の高電圧が一定時間だけメモリセルトランジスタに印加される。しかし、メモリセルトランジスタに高電圧が印加されると、メモリセルトランジスタのフローティングゲートとＳｉ基板表面との間の薄いトンネル酸化膜に高電界がかかり、メモリセルトランジスタはダメージを受ける。そのため、消去や書き込み動作を繰り返していくに連れ、徐々にトンネル酸化膜が劣化してメモリセルトランジスタのデバイス特性が劣化していくことになる。
【００１８】
そこで、従来はメモリセルトランジスタアレイに印加する消去や書き込みのための所定の高電圧を、製造ばらつきや検査マージン、さらに、消去や書き換えを重ねてメモリセルトランジスタのデバイス特性が劣化した後の実力低下も踏まえた上でより高い値に設定し、消去や書き込み回数等の信頼性寿命の向上を図っていた。
【００１９】
しかしながら、メモリセルトランジスタの製造ばらつき等によってトンネル酸化膜厚が薄くばらついた場合には、上記従来の方法では信頼性寿命の向上を十分に図れなかった。すなわち、トンネル酸化膜厚が薄くばらついた場合、トンネル酸化膜に対してより高い電界がかかるようになり、消去や書き込み後のメモリセルトランジスタのしきい値電圧も必要以上に深くなってトンネル酸化膜の劣化がはやまるため、ＥＥＰＲＯＭの信頼性寿命が低下するという問題があった。
【００２０】
【発明が解決しようとする課題】
本発明は、上記問題点を解消するため、データの消去や書き込み動作後のメモリセルトランジスタのしきい値電圧が目標値（データの消去や書き込みに必要なしきい値電圧の最低値）となるように、メモリセルトランジスタへの印加電圧を制御するための高電圧トリミング値や時間トリミング値を最適な値に設定することにより、メモリセルトランジスタへの電気ストレスを緩和して不揮発性記憶装置の信頼性寿命を向上させることができる不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の請求項１記載に係る不揮発性記憶装置の高電圧トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じた第一の高電圧トリミング値を決定し、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルとによりしきい値電圧を目標値にする第二の高電圧トリミング値を決定し、前記第二の高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００２２】
また、本発明の請求項２に係る不揮発性記憶装置の高電圧トリミング値設定方法は、請求項１記載の不揮発性記憶装置の高電圧トリミング値設定方法であって、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行うに際し、当該不揮発性記憶装置のデータ消去時間もしくはデータ書き込み時間の規格に対して短い時間パルスで所定のデータの消去もしくは所定のデータの書き込みを行い、この短い時間パルスでの前記メモリセルトランジスタのしきい値電圧を用いて前記第二の高電圧トリミング値を決定することを特徴とする。
【００２３】
また、本発明の請求項３に係る不揮発性記憶装置の検査装置は、請求項１もしくは２のいずれかに記載の不揮発性記憶装置の高電圧トリミング値設定方法の工程に従い前記第二の高電圧トリミング値を当該不揮発性記憶装置に保持させた後、前記第二の高電圧トリミング値により制御された電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする。
【００２４】
また、本発明の請求項４に係る不揮発性記憶装置の検査装置は、請求項３記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする。
【００２５】
また、本発明の請求項５に係る不揮発性記憶装置は、請求項３記載の不揮発性記憶装置の検査装置の設定した高電圧トリミング値が当該検査装置により入力されると、この高電圧トリミング値を保持することを特徴とする。
【００２６】
また、本発明の請求項６に係る不揮発性記憶装置は、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項４記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする。
【００２７】
また、本発明の請求項７に係る不揮発性記憶装置の高電圧トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じたデータ消去用高電圧もしくはデータ書き込み用高電圧の最低値に対応する第一の高電圧トリミング値を決定し、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルとによりしきい値電圧を目標値にする新たな高電圧トリミング値を決定し、前記新たな高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００２８】
また、本発明の請求項８に係る不揮発性記憶装置の高電圧トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じたデータ消去用高電圧もしくはデータ書き込み用高電圧の中間値に対応する第一の高電圧トリミング値を決定し、前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルに対してバイナリリサーチの手法を適用し、しきい値電圧を目標値にする新たな高電圧トリミング値を決定し、前記新たな高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００２９】
また、本発明の請求項９に係る不揮発性記憶装置の検査装置は、請求項７もしくは８のいずれかに記載の不揮発性記憶装置の高電圧トリミング値設定方法の工程に従いしきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を当該不揮発性記憶装置に保持させた後、この高電圧トリミング値により制御された電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする。
【００３０】
また、本発明の請求項１０に係る不揮発性記憶装置の検査装置は、請求項９記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする。
【００３１】
また、本発明の請求項１１に係る不揮発性記憶装置は、請求項９記載の不揮発性記憶装置の検査装置の設定した高電圧トリミング値が当該検査装置により入力されると、この高電圧トリミング値を保持することを特徴とする。
【００３２】
また、本発明の請求項１２に係る不揮発性記憶装置は、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項１０記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする。
【００３３】
また、本発明の請求項１３に係る不揮発性記憶装置の時間トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧の時間パルスを時間トリミング値に従って制御し、所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の時間トリミング値設定方法であって、データ消去時間もしくはデータ書き込み時間の設計プロファイルにより設計規格に応じたデータ消去時間パルスもしくはデータ書き込み時間パルスの最低値に対応する第一の時間トリミング値を決定し、前記第一の時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去時間もしくはしきい値電圧とデータ書き込み時間のトリミングプロファイルとによりしきい値電圧を目標値にする新たな時間トリミング値を決定し、前記新たな時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００３４】
また、本発明の請求項１４に係る不揮発性記憶装置の時間トリミング値設定方法は、データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧の時間パルスを時間トリミング値に従って制御し、所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の時間トリミング値設定方法であって、データ消去時間もしくはデータ書き込み時間の設計プロファイルにより設計規格に応じたデータ消去時間パルスもしくはデータ書き込み時間パルスの中間値に対応する第一の時間トリミング値を決定し、前記第一の時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去時間もしくはしきい値電圧とデータ書き込み時間のトリミングプロファイルに対してバイナリリサーチの手法を適用し、しきい値電圧を目標値にする新たな時間トリミング値を決定し、前記新たな時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を設定値として当該不揮発性記憶装置に保持させることを特徴とする。
【００３５】
また、本発明の請求項１５に係る不揮発性記憶装置の検査装置は、請求項１３もしくは１４のいずれかに記載の不揮発性記憶装置の時間トリミング値設定方法の工程に従いしきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を当該不揮発性記憶装置に保持させた後、この時間トリミング値により制御された時間パルスの電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする。
【００３６】
また、本発明の請求項１６に係る不揮発性記憶装置の検査装置は、請求項１５記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする。
【００３７】
また、本発明の請求項１７に係る不揮発性記憶装置は、請求項１５記載の不揮発性記憶装置の検査装置の設定した時間トリミング値が当該検査装置により入力されると、この時間トリミング値を保持することを特徴とする。
【００３８】
また、本発明の請求項１８に係る不揮発性記憶装置は、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項１６記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする。
【００３９】
以上のように、本発明によれば、メモリセルトランジスタの特性に応じた最適な高電圧トリミング値や時間トリミング値を設定し、データの消去や書き込み後のメモリセルトランジスタのしきい値電圧を必要最低限の値とすることにより、メモリセルトランジスタにかかる電界などの電気ストレスを軽減し、不揮発性記憶装置の消去や書き込み回数等の信頼性寿命を向上させることができる。
【００４０】
【発明の実施の形態】
以下、本発明による実施の形態について図面を交えて説明する。
（実施の形態１）
まず、本実施の形態１について図１〜４を用いて説明する。図１に、本実施の形態１によるＥＥＰＲＯＭ（不揮発性記憶装置）の構成とＥＥＰＲＯＭの検査装置の処理フローを示す。なお、図１３に基いて説明した部材に対応する部材には同一符号を付して説明を省略する。また図２に、本実施の形態１の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す。当該検査装置は、図２に示す制御フローにより制御される図示しない制御手段を有している。
【００４１】
本実施の形態１では、検査装置とＥＥＰＲＯＭブロック間を接続する信号として、高電圧トリミング回路および高電圧レギュレート回路１１４の出力する高電圧出力信号ｂに代えて、読み出しデータ出力信号ｃを用いる点が従来のものと異なる。すなわち、高電圧トリミング値の設定動作として、所定のデータ消去後や所定のデータ書き込み後の読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定し、メモリセルトランジスタアレイのしきい値電圧分布の下端値が目標値となるように高電圧トリミング値を最適な値に設定する点が従来のものと異なる。つまり、メモリセルトランジスタへの電気ストレスを緩和するために、データ消去後やデータ書き込み後のメモリセルトランジスタのしきい値電圧が最低限必要な値となるようにする。
【００４２】
なお、本実施の形態１によるＥＥＰＲＯＭの書き込み動作と読み出し動作は、従来のＥＥＰＲＯＭと同様である。
次に、本実施の形態１における書き込み用高電圧トリミング値の設定・検査方法について、図２のフローチャート図に従い説明する。図２に示すように、書き込み用高電圧トリミング値の設定・検査は、第一のトリミング工程と第二のトリミング工程からなる。第一のトリミング工程では、書き込み用高電圧の設計プロファイルにより第一の書き込み用高電圧トリミング値を決定する。そして、この第一の書き込み用高電圧トリミング値に従う電圧値で所定のデータの書き込みを行ったときの読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定する。第二のトリミング工程では、第一のトリミング工程で測定したしきい値電圧の測定値を用い、しきい値電圧と書き込み用高電圧のトリミングプロファイルにより第二の書き込み用高電圧トリミング値を決定する。そして、この第二の書き込み用高電圧トリミング値に従う電圧値で所定のデータの書き込みを行ったときの読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定する。検査者は、この測定結果から当該ＥＥＰＲＯＭが良品か否かを検査する。
【００４３】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧を所定の電圧値にするのに最適な第一の書き込み用高電圧トリミング値を決定し（ステップＳ２０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ２０２）。
【００４４】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧がメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。なお、ここではメモリセルトランジスタアレイの全ビットを１とする書き込みを行う。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ２０３）。
【００４５】
ここで、メモリセルトランジスタのトンネル酸化膜厚の製造ばらつきに対するデータ書き込み後のしきい値電圧について説明する。
図３（ａ）、（ｂ）、（ｃ）は、メモリセルトランジスタのトンネル酸化膜厚を説明するための模式図である。図３において、３００はコントロールゲート、３０１はフローティングゲート、３０２はドレイン、３０３はソースである。また、３０４、３０５、３０６はトンネル酸化膜厚を示しており、図３（ａ）はトンネル酸化膜厚が薄い状態、図３（ｂ）はトンネル酸化膜厚が標準の状態、図３（ｃ）はトンネル酸化膜厚が厚い状態をそれぞれ示している。
【００４６】
図４（ａ）は従来のＥＥＰＲＯＭにおける所定のデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布とトンネル酸化膜厚の関係を表している。なお、ここではメモリセルトランジスタアレイの全ビットを１とする書き込みを行ったときのメモリセルトランジスタアレイのしきい値電圧分布を示している。図４（ａ）において、４００はトンネル酸化膜厚が薄くばらついた状態でのしきい値電圧分布、４０１はトンネル酸化膜厚が標準状態でのしきい値電圧分布、４０２はトンネル酸化膜厚が厚くばらついた状態でのしきい値電圧分布をそれぞれ表しており、しきい値電圧の下限特性４０３に示すように、トンネル酸化膜厚が薄くなるほどしきい値電圧が高くなる。
【００４７】
検査装置１２０は、予め格納されているしきい値電圧と書き込み用高電圧のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値（図４に示すＶ ｔａｒｇｅｔ）に一致させるか、もしくは最も近づけるのに最適な第二の書き込み用高電圧トリミング値を決定し（ステップＳ２０４）、この第二の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させる（ステップＳ２０５）。ここでしきい値電圧の目標値とは、データを書き込むために必要な最低値（センスアンプ回路不感帯域よりも高い最低の値）である。
【００４８】
そして、検査装置１２０は、読み出しデータ出力端子１１８から出力される読み出しデータ出力信号ｃを測定し、検査者へ教示する（ステップＳ２０６）。
その後、検査者が、この測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
【００４９】
このように書き込み用高電圧トリミング値を設定すれば、メモリセルトランジスタのトンネル酸化膜厚の製造ばらつきに対するデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布は、図４（ｂ）に示すように、トンネル酸化膜厚によらず同等となる。本実施の形態１では書き込み用高電圧トリミング値を３段階に設定でき、各書き込み用高電圧トリミング値は図４（ｂ）に示すような下限特性４０３を有するが、書き込み用高電圧トリミング値をさらに高精度に設定できるようにすれば、つまり、書き込み用高電圧トリミング値のステップ数を多くすれば、しきい値電圧分布の下限端を目標値（最低限必要なデータ書き込み後のメモリセルトランジスタのしきい値電圧値）へより近づけることが可能となる。
【００５０】
本実施の形態１では、高電圧発生回路、高電圧トリミング回路および高電圧レギュレート回路、アドレスデコーダ回路に、メモリセルトランジスタアレイとセンスアンプ回路を加えた被トリミング回路系１１０の範囲内でメモリセルトランジスタアレイのしきい値電圧分布の下端値が目標値となるように電圧のトリミングを実施する。
【００５１】
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
以上のように、本実施の形態１によれば、製造によりばらつくメモリセルトランジスタに対して、検査時に、高電圧発生回路や高電圧トリミング回路、高電圧レギュレート回路等の特性、および、メモリセルトランジスタの特性を含めた最適な高電圧トリミング値を設定することができる。つまり、データ消去後やデータ書き込み後のメモリセルトランジスタのしきい値電圧が最低限必要な値となるようにすることで、メモリセルトランジスタにかかる電界などの電気ストレスを軽減することにより、ＥＥＰＲＯＭの消去や書き込み回数等の信頼性寿命を向上することができる。
【００５２】
（実施の形態２）
続いて、本実施の形態２について図５を用いて説明する。本実施の形態２は、第一の高電圧トリミング値にて所定のデータを消去するときや書き込むとき、短い時間パルスで消去や書き込みを行い、このときのしきい値電圧を用いて第二の高電圧トリミング値を設定する点が実施の形態１と異なる。このように所定のデータの消去や書き込みを行うときの時間パルスを短くすることにより、短時間で書き込み用高電圧トリミング値・消去用高電圧トリミング値の設定・検査を行うことができる。
【００５３】
図５は本実施の形態２の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態１のＥＥＰＲＯＭと同様であり、また当該検査装置は、図５に示す制御フローにより制御される図示しない制御手段を有している。
【００５４】
図５に示すように、書き込み用高電圧トリミング値の設定・検査は、第一のトリミング工程と第二のトリミング工程からなる。第一のトリミング工程では、書き込み用高電圧の設計プロファイルにより第一の書き込み用高電圧トリミング値を決定し、この第一の書き込み用高電圧トリミング値に従う電圧で、かつ、当該ＥＥＰＲＯＭにおける書き込み時間パルスの設計規格に対して短い時間パルス（以下、短時間パルスと称す）で所定のデータの書き込みを行う。そして、このときの読み出しデータ出力信号から、短時間パルス書き込みによるメモリセルトランジスタのしきい値電圧を測定する。第二のトリミング工程では、第一のトリミング工程で測定した短時間パルス書き込みによるしきい値電圧の測定値を用い、短時間パルス書き込みによるしきい値電圧と書き込み用高電圧のトリミングプロファイルにより第二の書き込み用高電圧トリミング値を決定する。そして、この第二の書き込み用高電圧トリミング値に従う電圧値で所定のデータの書き込みを行ったときの読み出しデータ出力信号からメモリセルトランジスタのしきい値電圧を測定する。検査者は、この測定結果から当該ＥＥＰＲＯＭが良品か否かを検査する。
【００５５】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧を所定の電圧値にするのに最適な第一の書き込み用高電圧トリミング値を決定し（ステップＳ５０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ５０２）。なお、コントロールロジック制御信号ａには、予め定められた短時間パルスの情報が含まれている。
【００５６】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧が、短時間パルスでメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。このように書き込み時間を短くするとメモリセルトランジスタのしきい値電圧は浅くなる。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃから浅い状態でのメモリセルトランジスタのしきい値電圧を測定し、検査者に教示する（ステップＳ５０３）。
【００５７】
検査装置１２０は、予め格納されている短時間パルス書き込みによるしきい値電圧と書き込み用高電圧のトリミングプロファイル（短時間パルス書き込みによるしきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な第二の書き込み用高電圧トリミング値を決定する（ステップＳ５０４）。
【００５８】
書き込み時間とメモリセルトランジスタのしきい値電圧は相関関係にあるため、書き込み時間パルス幅と測定したしきい値電圧を基に、設計規格での書き込み時間パルスによる本来のしきい値電圧を予測することが可能であり、本実施の形態２では、短時間パルス書き込みによるしきい値電圧と書き込み用高電圧のトリミングプロファイルにより、本来のしきい値電圧を予測して第二の書き込み用高電圧トリミング値を決定する。
【００５９】
その後、この第二の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させる（ステップＳ５０５）。
【００６０】
そして、検査装置１２０は、読み出しデータ出力端子１１８から出力される読み出しデータ出力信号ｃを測定し、検査者に教示する（ステップＳ５０６）。
その後、検査者が、この測定結果から当該ＥＥＰＲＯＭが良品であるか否かを検査する。
【００６１】
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
以上のように、本実施の形態２によれば、検査時間を短縮することができるようになる。
【００６２】
（実施の形態３）
続いて、本実施の形態３について図６を用いて説明する。実施の形態１では、当該ＥＥＰＲＯＭの消去や書き込み用の高電圧に関する設計規格を基に第一の高電圧トリミング値を決定したが、実際にはメモリセルトランジスタアレイに印加可能な電圧値には幅があり、その幅の中で適当な電圧値となるように第一の高電圧トリミング値を決定し、この第一の高電圧トリミング値に対するメモリセルトランジスタアレイのしきい値電圧から第二の高電圧トリミング値を決定していた。本実施の形態２では、電圧値幅の最低値に対応するものを第一の高電圧トリミング値として決定し、しきい値電圧分布の下端部と目標値を比較し、しきい値電圧分布の下端部が目標値に一致するか、もしくは最も近づくように高電圧トリミング値を調整することで第二の高電圧トリミング値を決定するので、高電圧トリミング値の設定精度を向上させることができる。
【００６３】
図６は本実施の形態３の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態１のＥＥＰＲＯＭと同様であり、また当該検査装置は、図６に示す制御フローにより制御される図示しない制御手段を有している。
【００６４】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、書き込み用高電圧が設計規格内の最低電圧値となるように第一の書き込み用高電圧トリミング値を決定し（ステップＳ６０１）、この第一の書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ６０２）。
【００６５】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧がメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ６０３）。
【００６６】
検査装置１２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップ６０４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内（なお、この所定の範囲は、高電圧トリミング値のステップ数に応じて決定する）に収まっていない場合には、予め格納されているしきい値電圧と書き込み用高電圧のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み用高電圧トリミング値を決定し（ステップＳ６０５）、この新たな書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させ（ステップＳ６０６）、書き込み用高電圧値を増加させる（ステップＳ６０７）。そして、ステップＳ６０３で、この新たな書き込み用高電圧トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ６０３以降の処理を繰り返す。
【００６７】
その後、検査者が、ステップＳ６０３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
【００６８】
以上のように、本実施の形態３によれば、しきい値電圧の目標値に対する判定ができ、高電圧トリミング値の設定精度を向上させることができるようになる。また、メモリセルトランジスタに印加する電圧値を可能な限り低くすることができるので、メモリセルトランジスタへの電気ストレスを可能な限り低減でき、ＥＥＰＲＯＭの消去回数や書き込み回数等の信頼性寿命を可能な限り向上させることができる。
【００６９】
（実施の形態４）
続いて、本実施の形態４について図７を用いて説明する。本実施の形態４では、当該ＥＥＰＲＯＭのメモリセルトランジスタアレイに印加可能な電圧値の最低値・中間値・最大値に対応する高電圧トリミング値を決定し、バイナリリサーチ（２分探索法）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な高電圧トリミング値を決定する点が実施の形態３と異なる。
【００７０】
図７は本実施の形態４の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態３のＥＥＰＲＯＭと同様であり、また当該検査装置は、図７に示す制御フローにより制御される図示しない制御手段を有している。
【００７１】
まず、検査装置（制御手段）１２０は、予め格納されている書き込み用高電圧の設計プロファイル（当該ＥＥＰＲＯＭの書き込み用高電圧に関する設計規格を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）により、当該ＥＥＰＲＯＭのメモリセルトランジスタアレイに印加可能な電圧値の最低値・中間値・最大値に対応する書き込み用高電圧トリミング値を決定し（ステップＳ７０１）、第一の書き込み用高電圧トリミング値として中間値に対応する書き込み用高電圧トリミング値を、コントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ７０２）。
【００７２】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う電圧がメモリセルトランジスタアレイ１１６に印加され、所定のデータの書き込みが行われる。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置１２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ７０３）。
【００７３】
検査装置１２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップ７０４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まっていない場合には、予め格納されているしきい値電圧と書き込み用高電圧のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み用高電圧トリミング値を決定するための変換表または変換式）とバイナリリサーチの手法を用いて、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み用高電圧トリミング値を決定し（ステップＳ７０５）、この新たな書き込み用高電圧トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、高電圧トリミング回路に保持させ（ステップＳ７０６）、書き込み用高電圧を増加もしくは減少させる。そして、ステップＳ７０３で、この新たな書き込み用高電圧トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ７０３以降の処理を繰り返す。
【００７４】
その後、検査者が、ステップＳ７０３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
なお、消去動作においても、書き込み動作と同様に消去用高電圧トリミング値の設定が可能であることはいうまでもない。
【００７５】
以上のように、本実施の形態４によれば、バイナリリサーチの手法を用いることで、精度の高い高電圧トリミング値を効率良く設定することができるようになり、検査コストを軽減することができる。また、トリミングの高精度化のためにトリミング値のステップ数を増やした場合でも、短時間で高電圧トリミング値の設定を行うことができる。
【００７６】
（実施の形態５）
続いて、本実施の形態５について図８、９を用いて説明する。従来は、データの消去や書き込みを行うとき、設計規格に基づいて決定された一定の時間、メモリセルトランジスタアレイに高電圧を印加していた。しかし、トンネル酸化膜が薄くばらついた場合、高電圧を上述した一定の時間印加せずとも、データの消去や書き込みが行われる程度にしきい値電圧を深くすることが可能となる。そこで、本実施の形態５では、消去動作時や書き込み動作時にメモリトランジスタアレイに印加する電圧の消去時間パルスや書き込み時間パルスのパルス幅とメモリセルトランジスタのしきい値電圧が相関関係にあることを用い、しきい値電圧分布の下端部が目標値に一致するか、もしくは最も近づくように時間パルスを調整し、最も短い時間で消去や書き込みが行われるようにする。
【００７７】
図８に、本実施の形態５によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す。なお、図１に基づいて説明した部材に対応する部材には同一符号を付して説明を省略する。
【００７８】
図８に示すＥＥＰＲＯＭブロック１００には、以下に述べる制御フローに従って検査装置８２０で設定される時間トリミング値を保持し、この時間トリミング値に従って時間パルスを制御する時間トリミング回路８００が設けられている。
【００７９】
図９は本実施の形態５の検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図であり、当該検査装置は、図９に示す制御フローにより制御される図示しない制御手段を有している。
【００８０】
まず、検査装置（制御手段）８２０は、予め格納されている書き込み時間の設計プロファイル（当該ＥＥＰＲＯＭの書き込み時間に関する設計規格を基に、書き込み時間トリミング値を決定するための変換表または変換式）により、書き込み時間パルスが設計規格内の最低値となるように第一の書き込み時間トリミング値を決定し（ステップＳ９０１）、この第一の書き込み時間トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ９０２）。
【００８１】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う時間パルスで書き込み用高電圧がメモリセルトランジスタアレイ１１６に印加されるように、時間トリミング回路８００が高電圧レギュレート回路を制御する。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置８２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ９０３）。
【００８２】
検査装置８２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップ９０４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内（なお、この所定の範囲は、時間トリミング値のステップ数に応じて決定する）に収まっていない場合には、予め格納されているしきい値電圧と書き込み時間のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み時間トリミング値を決定するための変換表または変換式）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み時間トリミング値を決定し（ステップＳ９０５）、この新たな書き込み時間トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、時間トリミング回路８００に保持させ（ステップＳ９０６）、書き込み時間を延長させる（ステップＳ９０７）。そして、ステップＳ９０３にて、この新たな書き込み時間トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ９０３以降の処理を繰り返す。
【００８３】
その後、検査者が、ステップＳ９０３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
本実施の形態５では、高電圧発生回路、高電圧トリミング回路および高電圧レギュレート回路、アドレスデコーダ回路に、メモリセルトランジスタアレイとセンスアンプ回路を加えた被トリミング回路系１１０の範囲内でメモリセルトランジスタアレイのしきい値電圧分布の下端値が目標値となるように時間のトリミングを実施する。
【００８４】
なお、消去動作においても、書き込み動作と同様に消去時間トリミング値の設定が可能であることはいうまでもない。
以上のように、本実施の形態５によれば、製造によりばらつくメモリセルトランジスタに対して、検査時に、高電圧発生回路や高電圧トリミング回路、高電圧レギュレート回路等の特性、および、メモリセルトランジスタの特性を含めた最適な時間トリミング値を精度よく設定することができる。つまり、データ消去後やデータ書き込み後のメモリセルトランジスタのしきい値電圧が最低限必要な値となるようにすることで、メモリセルトランジスタにかかる電界などの電気ストレスを軽減することにより、ＥＥＰＲＯＭの消去や書き込み回数等の信頼性寿命を向上することができる。
【００８５】
また、メモリセルトランジスタに印加する電圧値を可能な限り低くすることができるので、メモリセルトランジスタへの電気ストレスを可能な限り低減でき、ＥＥＰＲＯＭの消去回数や書き込み回数等の信頼性寿命を可能な限り向上させることができる。
【００８６】
また、検査結果から、通常のものより短い時間で消去や書き込みが行われる製品を選別することが可能となる。
（実施の形態６）
続いて、本実施の形態６について図１０を用いて説明する。本実施の形態６では、当該ＥＥＰＲＯＭの時間パルスに関する設計規格内で、時間パルス幅の最低値・中間値・最大値に対応する時間トリミング値を決定し、バイナリリサーチ（２分探索法）により、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な時間トリミング値を決定する点が実施の形態５と異なる。
【００８７】
図１０は本実施の形態６の検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図である。なお、ＥＥＰＲＯＭの構成は前述した実施の形態５のＥＥＰＲＯＭと同様であり、また当該検査装置は、図１０に示す制御フローにより制御される図示しない制御手段を有している。
【００８８】
まず、検査装置８２０は、予め格納されている書き込み時間の設計プロファイル（当該ＥＥＰＲＯＭの書き込み時間に関する設計規格を基に、書き込み時間トリミング値を決定するための変換表または変換式）により、書き込み時間に関する設計規格内で、書き込み時間パルスの最低値・中間値・最大値に対応する時間トリミング値を決定し（ステップＳ１００１）、第一の書き込み時間トリミング値として中間値に対応する書き込み時間トリミング値を、コントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力する（ステップＳ１００２）。
【００８９】
ＥＥＰＲＯＭブロック１００では、このコントロールロジック制御信号ａに従う時間パルスで書き込み用高電圧がメモリセルトランジスタアレイ１１６に印加されるように、時間トリミング回路８００が高電圧レギュレート回路を制御する。そして、読み出しデータ出力信号ｃを読み出しデータ出力端子１１８から出力する。検査装置８２０は読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する（ステップＳ１００３）。
【００９０】
検査装置８２０は、この測定したしきい値電圧分布の下端部と目標値を比較して検査する（ステップＳ１００４）。その結果、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まっていない場合には、予め格納されているしきい値電圧と書き込み時間のトリミングプロファイル（しきい値電圧の測定結果を基に、書き込み時間トリミング値を決定するための変換表または変換式）とバイナリリサーチの手法を用いて、しきい値電圧分布の下端部を目標値に一致させるか、もしくは最も近づけるのに最適な新たな書き込み時間トリミング値を決定し（ステップＳ１００５）、この新たな書き込み時間トリミング値をコントロールロジック制御信号ａとしてコントロールロジック制御端子１１１へ入力し、時間トリミング回路８００に保持させ（ステップＳ１００６）、書き込み時間を延長または縮小させる。そして、ステップＳ１００３で、この新たな書き込み時間トリミング値によるメモリセルトランジスタのしきい値電圧を測定し、検査者へ教示する。以下、しきい値電圧分布の下端部が、目標値を中心とした所定の範囲内に収まるまで、ステップＳ１００３以降の処理を繰り返す。
【００９１】
その後、検査者が、ステップＳ１００３での測定結果を基に、当該ＥＥＰＲＯＭが良品であるか否かを検査する。
なお、消去動作においても、書き込み動作と同様に消去時間トリミング値の設定が可能であることはいうまでもない。
【００９２】
以上のように、本実施の形態６によれば、バイナリリサーチの手法を用いることで、精度の高い時間トリミング値を効率良く設定することができるようになり、検査コストを軽減することができる。また、トリミングの高精度化のためにトリミング値のステップ数を増やした場合でも、短時間で時間トリミング値の設定を行うことができる。
【００９３】
（実施の形態７）
続いて、本実施の形態７について図１１、１２を用いて説明する。
実施の形態１から６における検査装置のように、読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定するために、従来は、ワード線に印加するデータ読み出し用電圧をＥＥＰＲＯＭの外部から入力していた。しかし、メモリセルトランジスタのトンネル酸化膜厚にばらつきがあると、各メモリセルトランジスタのしきい値深さがそれぞれ異なるので、データを読み出すために複数の電圧を入力する必要があり、そのため、ＥＥＰＲＯＭの外部からデータ読み出し用の電圧を入力する従来の検査装置は、複数の電圧を発生させる電圧発生回路を備えなければならず、高価なものとなっていた。
【００９４】
本実施の形態７では、消去や書き込み用の高電圧を発生させる高電圧発生回路からの電圧を時分割に複数の電圧に階調制御してワード線に印加するワード線時分割制御回路をＥＥＰＲＯＭ内に設けるので、検査装置に複数の電圧を発生させる電圧発生回路を設けずに済み、検査装置を安価なものとすることができる。すなわち、内部の高電圧発生回路からワード線用電圧を発生させ、この電圧を内部制御するので、外部の検査装置に複数の電圧を発生させる電圧発生回路を設けずに済む。
【００９５】
図１１は本実施の形態７によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図である。なお、図１に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００９６】
図１１に示すＥＥＰＲＯＭブロック１００には、ワード線時分割制御回路１１００が設けられており、このワード線時分割制御回路１１００は、検査装置１１２０が読み出しデータ出力信号ｃからメモリセルトランジスタのしきい値電圧を測定するときに、高電圧発生回路１１３を制御してデータ読み出し用の電圧を発生させるとともに、高電圧トリミング回路および高電圧レギュレート回路１１４を制御して高電圧トリミング値を時間軸に対して変化させ、メモリセルトランジスタアレイ１１６のワード線への印加電圧を時分割に複数の電圧に階調制御する。
【００９７】
また、図１２は本実施の形態７の検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図である。当該検査装置は、図１２に示す制御フローにより制御される図示しない制御手段を有している。
【００９８】
図１２に示す制御フローチャート図は、図２に示す制御フローチャート図とほぼ同様であり、しきい値電圧を測定する際に、検査装置１２０が、ワード線時分割制御回路１１００を用いて高電圧発生回路１１３からデータ読み出し用の電圧を発生させ、この電圧を時分割に複数の電圧に階調制御し、当該ＥＥＰＲＯＭ内部でしきい値電圧測定に必要な電圧を発生させる点が異なる。
【００９９】
このように、ワード線時分割制御回路がメモリセルトランジスタアレイ（ワード線）への印加電圧を時分割に複数の電圧に階調制御することにより、つまりメモリセルトランジスタのゲート電圧を階調制御することにより、メモリセルトランジスタのしきい値電圧を測定することが可能となる。
【０１００】
【発明の効果】
以上のように、本発明によれば、メモリセルトランジスタの特性に応じた最適な高電圧トリミング値や時間トリミング値を設定し、データの消去や書き込み後のメモリセルトランジスタのしきい値電圧を必要最低限の値とすることにより、メモリセルトランジスタにかかる電界などの電気ストレスを軽減し、不揮発性記憶装置の消去や書き込み回数等の信頼性寿命を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図２】本発明の実施の形態１によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図３】メモリセルトランジスタのトンネル酸化膜厚を説明するための模式図
（ａ） トンネル酸化膜厚が薄くなった状態での構造を示す図
（ｂ） トンネル酸化膜厚が標準の状態での構造を示す図
（ｃ） トンネル酸化膜厚が厚くなった状態での構造を示す図
【図４】（ａ） 従来のＥＥＰＲＯＭにおける所定のデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布とトンネル酸化膜厚の関係を表す図（ｂ） 本発明の実施の形態のＥＥＰＲＯＭにおける所定のデータ書き込み後のメモリセルトランジスタアレイのしきい値電圧分布とトンネル酸化膜厚の関係を表す図
【図５】本発明の実施の形態２によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図６】本発明の実施の形態３によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図７】本発明の実施の形態４によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図８】本発明の実施の形態５によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図９】本発明の実施の形態５によるＥＥＰＲＯＭの検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図
【図１０】本発明の実施の形態６によるＥＥＰＲＯＭの検査装置における書き込み時間トリミング値の設定・検査のための制御フローチャートを示す図
【図１１】本発明の実施の形態７によるＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図１２】本発明の実施の形態７によるＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【図１３】従来のＥＥＰＲＯＭの構成とＥＥＰＲＯＭの検査装置の処理フローを示す図
【図１４】従来のＥＥＰＲＯＭの検査装置における書き込み用高電圧トリミング値の設定・検査のための制御フローチャートを示す図
【符号の説明】
１００ ＥＥＰＲＯＭ
１１０、１３１０ 被トリミング回路系
１１１ コントロールロジック制御端子
１１２ コントロールロジック回路
１１３ 高電圧発生回路
１１４ 高電圧トリミング回路および高電圧レギュレート回路
１１５ アドレスデコーダ回路
１１６ メモリセルトランジスタアレイ
１１７ センスアンプ回路
１１８ 読み出しデータ出力端子
１１９ 高電圧信号入出力端子
１２０、７２０、１３２０ 検査装置
３００ メモリセルトランジスタのコントロールゲート
３０１ メモリセルトランジスタのフローティングゲート
３０２ メモリセルトランジスタのドレイン
３０３ メモリセルトランジスタのソース
３０４〜３０６ メモリセルトランジスタのトンネル酸化膜厚
４００ トンネル酸化膜圧が薄い状態でのメモリセルトランジスタアレイのしきい値電圧分布
４０１ トンネル酸化膜圧が標準の状態でのメモリセルトランジスタアレイのしきい値電圧分布
４０２ トンネル酸化膜圧が厚い状態でのメモリセルトランジスタアレイのしきい値電圧分布
４０３ しきい値電圧の下限特性
８００ 時間トリミング回路
１１００ ワード線時分割制御回路
Claims (18)
- データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、
データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じた第一の高電圧トリミング値を決定し、
前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、
測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルとによりしきい値電圧を目標値にする第二の高電圧トリミング値を決定し、
前記第二の高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させる
ことを特徴とする不揮発性記憶装置の高電圧トリミング値設定方法。 - 前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行うに際し、当該不揮発性記憶装置のデータ消去時間もしくはデータ書き込み時間の規格に対して短い時間パルスで所定のデータの消去もしくは所定のデータの書き込みを行い、この短い時間パルスでの前記メモリセルトランジスタのしきい値電圧を用いて前記第二の高電圧トリミング値を決定することを特徴とする請求項１記載の不揮発性記憶装置の高電圧トリミング値設定方法。
- 請求項１もしくは２のいずれかに記載の不揮発性記憶装置の高電圧トリミング値設定方法の工程に従い前記第二の高電圧トリミング値を当該不揮発性記憶装置に保持させた後、前記第二の高電圧トリミング値により制御された電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする不揮発性記憶装置の検査装置。
- 請求項３記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする不揮発性記憶装置の検査装置。
- 請求項３記載の不揮発性記憶装置の検査装置の設定した高電圧トリミング値が当該検査装置により入力されると、この高電圧トリミング値を保持することを特徴とする不揮発性記憶装置。
- 前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項４記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする不揮発性記憶装置。
- データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、
データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じたデータ消去用高電圧もしくはデータ書き込み用高電圧の最低値に対応する第一の高電圧トリミング値を決定し、
前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、
測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、
収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルとによりしきい値電圧を目標値にする新たな高電圧トリミング値を決定し、
前記新たな高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、
測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させる
ことを特徴とする不揮発性記憶装置の高電圧トリミング値設定方法。 - データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧を高電圧トリミング値に従い所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の高電圧トリミング値設定方法であって、
データ消去用高電圧もしくはデータ書き込み用高電圧の設計プロファイルにより設計規格に応じたデータ消去用高電圧もしくはデータ書き込み用高電圧の中間値に対応する第一の高電圧トリミング値を決定し、
前記第一の高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、
測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、
収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去用高電圧もしくはしきい値電圧とデータ書き込み用高電圧のトリミングプロファイルに対してバイナリリサーチの手法を適用し、しきい値電圧を目標値にする新たな高電圧トリミング値を決定し、
前記新たな高電圧トリミング値により制御された電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、
測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を設定値として当該不揮発性記憶装置に保持させる
ことを特徴とする不揮発性記憶装置の高電圧トリミング値設定方法。 - 請求項７もしくは８のいずれかに記載の不揮発性記憶装置の高電圧トリミング値設定方法の工程に従いしきい値電圧値が所定の範囲内に収まった時点での高電圧トリミング値を当該不揮発性記憶装置に保持させた後、この高電圧トリミング値により制御された電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする不揮発性記憶装置の検査装置。
- 請求項９記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする不揮発性記憶装置の検査装置。
- 請求項９記載の不揮発性記憶装置の検査装置の設定した高電圧トリミング値が当該検査装置により入力されると、この高電圧トリミング値を保持することを特徴とする不揮発性記憶装置。
- 前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項１０記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする不揮発性記憶装置。
- データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧の時間パルスを時間トリミング値に従って制御し、所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の時間トリミング値設定方法であって、
データ消去時間もしくはデータ書き込み時間の設計プロファイルにより設計規格に応じたデータ消去時間パルスもしくはデータ書き込み時間パルスの最低値に対応する第一の時間トリミング値を決定し、
前記第一の時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、
測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、
収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去時間もしくはしきい値電圧とデータ書き込み時間のトリミングプロファイルとによりしきい値電圧を目標値にする新たな時間トリミング値を決定し、
前記新たな時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、
測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を設定値として当該不揮発性記憶装置に保持させる
ことを特徴とする不揮発性記憶装置の時間トリミング値設定方法。 - データ消去用高電圧やデータ書き込み用高電圧を発生させる高電圧発生回路と、前記高電圧発生回路が発生させる高電圧の時間パルスを時間トリミング値に従って制御し、所定の電圧にしてメモリセルトランジスタに印加させる回路とを具備する電気的にデータの消去や書き込みが可能な不揮発性記憶装置の時間トリミング値設定方法であって、
データ消去時間もしくはデータ書き込み時間の設計プロファイルにより設計規格に応じたデータ消去時間パルスもしくはデータ書き込み時間パルスの中間値に対応する第一の時間トリミング値を決定し、
前記第一の時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、
測定したしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、
収まっていない場合、測定したしきい値電圧と、しきい値電圧とデータ消去時間もしくはしきい値電圧とデータ書き込み時間のトリミングプロファイルに対してバイナリリサーチの手法を適用し、しきい値電圧を目標値にする新たな時間トリミング値を決定し、
前記新たな時間トリミング値により制御された時間パルスの電圧にて所定のデータの消去もしくは所定のデータの書き込みを行い、
その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号から前記メモリセルトランジスタのしきい値電圧を再び測定し、
測定した新たなしきい値電圧値が所定の範囲内に収まるか否かの判定を行い、しきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を設定値として当該不揮発性記憶装置に保持させる
ことを特徴とする不揮発性記憶装置の時間トリミング値設定方法。 - 請求項１３もしくは１４のいずれかに記載の不揮発性記憶装置の時間トリミング値設定方法の工程に従いしきい値電圧値が所定の範囲内に収まった時点での時間トリミング値を当該不揮発性記憶装置に保持させた後、この時間トリミング値により制御された時間パルスの電圧による所定のデータの消去もしくは所定のデータの書き込みを当該不揮発性記憶装置に行わせ、その後に当該不揮発性記憶装置から出力される読み出しデータ出力信号を基に前記メモリセルトランジスタのしきい値電圧を測定し、測定したしきい値電圧を検査者に教示する制御手段を有することを特徴とする不揮発性記憶装置の検査装置。
- 請求項１５記載の不揮発性記憶装置の検査装置であって、前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有する不揮発性記憶装置に対し、前記制御手段が、前記メモリセルトランジスタのしきい値電圧測定時に前記ワード線時分割制御回路を動作させ、当該不揮発性記憶装置から読み出しデータ出力信号を出力させることを特徴とする不揮発性記憶装置の検査装置。
- 請求項１５記載の不揮発性記憶装置の検査装置の設定した時間トリミング値が当該検査装置により入力されると、この時間トリミング値を保持することを特徴とする不揮発性記憶装置。
- 前記高電圧発生回路を制御してデータ読み出し用の電圧を発生させ、このデータ読み出し用の電圧を時分割に階調制御するワード線時分割制御回路を有し、請求項１６記載の不揮発性記憶装置の検査装置による前記メモリセルトランジスタのしきい値電圧測定時に、当該検査装置により前記ワード線時分割制御回路が制御され、読み出しデータ出力信号を出力することを特徴とする不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249834A JP2004087053A (ja) | 2002-08-29 | 2002-08-29 | 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002249834A JP2004087053A (ja) | 2002-08-29 | 2002-08-29 | 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004087053A true JP2004087053A (ja) | 2004-03-18 |
Family
ID=32056815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002249834A Pending JP2004087053A (ja) | 2002-08-29 | 2002-08-29 | 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004087053A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117508A (ja) * | 2006-11-03 | 2008-05-22 | Hynix Semiconductor Inc | フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 |
| JP2008257836A (ja) * | 2007-04-03 | 2008-10-23 | Hynix Semiconductor Inc | フラッシュメモリ素子のプログラム方法 |
| JP2010139243A (ja) * | 2008-12-09 | 2010-06-24 | Seiko Epson Corp | 半導体装置の試験方法及び半導体装置の試験システム、半導体装置 |
| JP2011258260A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| CN113113072A (zh) * | 2021-03-31 | 2021-07-13 | 上海华虹宏力半导体制造有限公司 | 芯片测试中载入trim值的方法 |
-
2002
- 2002-08-29 JP JP2002249834A patent/JP2004087053A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117508A (ja) * | 2006-11-03 | 2008-05-22 | Hynix Semiconductor Inc | フラッシュメモリ素子のプログラム開始バイアス設定方法及びこれを用いたプログラム方法 |
| JP2008257836A (ja) * | 2007-04-03 | 2008-10-23 | Hynix Semiconductor Inc | フラッシュメモリ素子のプログラム方法 |
| JP2010139243A (ja) * | 2008-12-09 | 2010-06-24 | Seiko Epson Corp | 半導体装置の試験方法及び半導体装置の試験システム、半導体装置 |
| JP2011258260A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| CN113113072A (zh) * | 2021-03-31 | 2021-07-13 | 上海华虹宏力半导体制造有限公司 | 芯片测试中载入trim值的方法 |
| CN113113072B (zh) * | 2021-03-31 | 2024-02-06 | 上海华虹宏力半导体制造有限公司 | 芯片测试中载入trim值的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100709642B1 (ko) | 균일한 판독 및 검증 임계치를 가진 메모리 | |
| US7636263B2 (en) | Semiconductor memory having function to determine semiconductor low current | |
| US10741260B1 (en) | Systems and methods providing improved calibration of memory control voltage | |
| KR100865820B1 (ko) | 메모리 소자 및 독출 방법 | |
| US7551503B2 (en) | Method for refreshing a flash memory | |
| TW200929222A (en) | Controlling a memory device responsive to degradation | |
| US20080049495A1 (en) | Method, apparatus and system relating to automatic cell threshold voltage measurement | |
| TW200830322A (en) | Method, apparatus and system relating to automatic cell threshold voltage measurement | |
| KR20230121968A (ko) | 반도체 기억장치 및 판독 방법 | |
| KR20180125807A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| US8335113B2 (en) | Flash memory and data erasing method of the same | |
| TWI470636B (zh) | Semiconductor memory device | |
| KR101053700B1 (ko) | 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자 | |
| JP2004087053A (ja) | 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置 | |
| JP2006294135A (ja) | 半導体記憶装置 | |
| US8064262B2 (en) | Semiconductor device and method using stress information | |
| US20210090633A1 (en) | Semiconductor memory device and method for operation thereof | |
| JP2003151298A (ja) | 電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 | |
| US20080170450A1 (en) | Method for testing internal high voltage in nonvolatile semiconductor memory device and related voltage output circuit | |
| JP2003178597A (ja) | 半導体記憶装置 | |
| TWI628659B (zh) | 非揮發性記憶體裝置及其刷新方法 | |
| JP2008287845A (ja) | 半導体集積回路装置 | |
| JP2004055073A (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の検査方法 | |
| JP3123983B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2003331599A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |