JP2008257836A - フラッシュメモリ素子のプログラム方法 - Google Patents

フラッシュメモリ素子のプログラム方法 Download PDF

Info

Publication number
JP2008257836A
JP2008257836A JP2007253734A JP2007253734A JP2008257836A JP 2008257836 A JP2008257836 A JP 2008257836A JP 2007253734 A JP2007253734 A JP 2007253734A JP 2007253734 A JP2007253734 A JP 2007253734A JP 2008257836 A JP2008257836 A JP 2008257836A
Authority
JP
Japan
Prior art keywords
voltage
program
programming
memory cell
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007253734A
Other languages
English (en)
Inventor
Hee Youl Lee
熙 烈 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008257836A publication Critical patent/JP2008257836A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Abstract

【課題】プログラムサイクル数をしきい値電圧が変化した場合でもそれに無関係にプログラムサイクル数を均一に維持してプログラム動作速度を高めることで不良現象の防止に有効なフラッシュメモリ素子のプログラム方法を提供する。
【解決手段】第１プログラム電圧（ステップ１００）によってプログラムされたメモリ素子のしきい値電圧分布を測定する（ステップ１２０）。しきい値電圧分布中の中間値を有するしきい値電圧を代表しきい値電圧として設定し、最も低い”Ｌ”レベル（Low Level）のしきい値電圧との差だけプログラム電圧を変更しながら、”Ｌ”レベルのしきい値電圧が検証電圧より高くなるまでプログラム動作を繰り返して実施する。その後、この時のしきい値電圧と代表しきい値電圧の差を変更されたプログラム電圧に加減してISPPプログラム動作のエンディング電圧として設定する（ステップ１４０）。それにより、プログラムサイクル数をしきい値電圧の変化に関係なく均一に維持して、プログラム動作速度を改善する。
【選択図】図３

Description

本発明は、フラッシュメモリ素子のプログラムのプログラム方法に関するものである。
近年、電気的にプログラムと消去が可能であり、一定周期でデータを再作成するリフレッシュ機能を必要としない半導体メモリ素子の需要が急増している。また、多量のデータを格納できる大容量のメモリ素子を開発するために、メモリセル(memory cell)の高集積化技術が進展している。そうしたメモリセルの高集積化によって、複数個のセルが直列に連結して１つのストリングを構成するNAND型フラッシュメモリ素子が開発され、実用に供されている。
このようなNAND型フラッシュメモリ素子ではF-Nトンネリング方式を利用し、フローティングゲートに電子を注入して書き込み、あるいは放出しながらメモリセルのしきい値電圧(Vt)を制御する。そうした制御でもってプログラムと消去を実施する。
一般に、フラッシュメモリセルは、半導体基板上にトンネル絶縁膜、フローティングゲート、誘電体膜及びコントロールゲートが積層されたゲートと、ゲートの両側部の半導体基板に形成された接合領域からなっている。その場合、フローティングゲートにホット電子(Hot electron)が注入されることによりプログラムされ、注入された電子がF-Nトンネリングによって放電されることで消去される。
具体的には、フラッシュメモリセルのプログラム(program)動作は、NOR型フラッシュの場合、メモリセルのソース領域と半導体基板、即ち、バルク領域を接地させ、制御ゲートに正（＋）の高電圧(program voltage; Vpp、例えば、１５V〜２０V)を印加し、そして、メモリセルのドレインにプログラムするための電圧(例えば、５〜６V)を印加して実施する。NAND型フラッシュの場合、多数のメモリセルが連結されたストリング構造のセルアレイのドレイン選択ラインには正電圧が、ソース選択ラインには０Vの電圧がそれぞれ印加され、ビットラインと基板に０Vが印加された状態でワード線にプログラム電圧(１５V〜２０V)が印加されてプログラムされる。
図１は、フラッシュメモリ素子のセルアレイ回路の一例を示す。第１ストリング(st１)には、第１〜第１６のセル(c１〜c１６)及びストリング選択トランジスタ(d)とソース選択トランジスタ(s)が直列に連結されている。第１セル(c１)のドレインは、ストリング選択トランジスタ(d)を通じて第１ビットライン(b１)に連結され、第１６セル(c１６)のソースは、ソース選択トランジスタ(s)を通じて共通ソースライン(sl)に連結されている。第２ストリング(st２)は、第１ストリング(st１)と同一の構造を有する。同一の横方向(ビット線の垂直方向)ラインにあるセルのゲートは、対応するワード線に連結される。図示されてはいないが、このような多数のストリングが提供されてフラッシュメモリがなされる。
プログラム時に選択されたビット線には０Vの電圧が印加され、選択されていないビット線にはVcc電圧が印加される。また、選択されたワード線には、例えば１８Vの電圧(Vpgm)、ドレイン選択ライン(DSL１)には、例えば、４.５Vの電圧、ソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワード線には、例えば１０Vの電圧(Vpass)が印加される。このような電圧条件により選択されたセルが個別にプログラムされる。
このようなフラッシュメモリ素子のプログラム方法では、プログラムセルのしきい値電圧分布が非常に重要な要件となる。あまりにも高いしきい値電圧を有するプログラムセルは、特定の読み出し電圧(Vread)でターンオフとなることができ、バイパス機能を果たしえない場合が発生する。これは、同一のプログラム電圧でプログラム速度が非常に速いセルにより発生する。それを未然に防ぐために、プログラム速度が速いセルは、相対的に低いプログラム電圧で、遅いセルは相対的に高いプログラム電圧でもってプログラム動作を完了させるISPP(Incremental step pulse program)方法を用い、メモリセルのしきい値電圧を均一な分布になるよう制御する。
しかしながら、プログラム速度は常時均一のものではなく、プログラム速度に影響を与えるゲート酸化膜厚のように工程要素の変化に応じて変わる。したがって、上記ISPP法による開始バイアスは、このような工程の変化を全て含むため、非常に低い電圧から始める。即ち、工程の変化でプログラム速度が全体的に早まれば、開始バイアスを初めから低く始める。さらに遅いプログラム速度を有するセルのためには、プログラム電圧を増加しなければならない。
図２は、かかるISPPプログラム方法の場合、プログラム動作時間が全体的に増加して長くなる特性を示すグラフである。例えば、１.５V低い電圧で開始すれば、１.５Vに該当するだけプログラムサイクル数が増加する。Vstepが０.３Vであり、プログラムサイクルが５０usであれば、２５０us程度のプログラム動作時間が増加して長くなる。また、プログラム禁止セル(inhibited Cell)がシャロープログラム(shallow program)され、消去セルがその特性を失うようになるプログラム不良現象(Program disturb)が発生する。
また、プログラム動作の最後の電圧は(ending bias)、遅いプログラム速度を有するセルのために設定することにより、プログラム速度が速いセルは、同一の最後の電圧でも消去特性を失う問題が発生し得る。
以上から、本発明の目的は、プログラムサイクル数をしきい値電圧が変化した場合でもそれに無関係にプログラムサイクル数を均一に維持してプログラム動作速度を高めることで不良現象の防止に有効なフラッシュメモリ素子のプログラム方法を提供することにある。
上記目的を達成するために本発明に係る代表的なフラッシュメモリ素子のプログラム方法は、メモリセルのワード線に第１プログラム電圧を印加してプログラム動作を実施することによって、前記メモリセルのしきい値電圧を検出する工程と、前記しきい値電圧の最低電圧値と中間電圧値との電圧差分だけ増加させた第２プログラム電圧を前記第１プログラム電圧に印加して再度プログラム動作を実施する工程と、前記しきい値電圧がプログラム検証電圧よりも大きくなるまで、前記第２プログラム電圧を前記電圧差分だけ増加させてプログラム動作を繰り返し実施後、最後のプログラム実施段階で印加されたプログラム電圧と変化した前記しきい値電圧とによってエンディング電圧を設定する工程と、前記エンディング電圧を最後のプログラム動作のプログラム電圧として設定するISPP方法を実施する工程と、を含むことを特徴とする。
本発明のフラッシュメモリ素子のプログラム方法によれば、しきい値電圧と代表しきい位置電圧との電圧差を変更されたプログラム電圧に加減することで、たとえばISPP方法によるプログラム電圧のエンディング電圧として設定する。それによって、プログラムサイクリング数をしきい値電圧が変化した場合でもそれに無関係にプログラムサイクル数を均一に維持してプログラム動作速度を高めることで有効に不良現象を防止することができる。
以下、本発明に係るフラッシュメモリ素子のプログラム方法の好適な実施形態について図を参照して詳細に説明する。
≪第１実施形態≫
図３のフローチャートおよび図４のしきい値電圧分布図を参照して、本実施形態のプログラム方法の動作順をフラッシュメモリセルがスローセル(slow cell)の場合を具体例として説明する。まず、図３の各ステップは以下のとおりである。
まず、ステップ１１０の第１プログラム工程において、選択されたメモリセルのワードラインに第１プログラム電圧(Vp１)を印加し、ドレイン選択ライン(DSL１)にはたとえば４.５Vの電圧が、ソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワードラインには、例えば１０Vの電圧(Vpass)が印加される。この時、選択されたビットラインには０Vの電圧が印加され、選択されていないビットラインにはVcc電圧が印加される。
つぎに、ステップ１２０のしきい値電圧の測定にあっては、第１プログラム工程(ステップ１１０)でプログラムされたメモリセルのしきい値電圧を検出し、しきい値電圧分布をスキャニングする。この時、しきい値電圧分布の中間値は、望ましくは最も多くの数のセルのしきい値電圧を代表しきい値電圧(Vt１)として設定し、メモリセルの中最も低いしきい値電圧(Va)を測定する。
つぎに、ステップ１３０の第２プログラム工程において、代表しきい値電圧(Vt１)と低いしきい値電圧(Va)の電圧差(Vt１-Va)を第１プログラム電圧(Vp１)に加えた第２プログラム電圧(Vp２=Vp１+(Vt１-Va))を用いて第２プログラム動作を実施する。第２プログラム動作後、しきい値電圧分布を測定する。測定結果に応じて、第２プログラム電圧(Vp２)を設定する時と同様にプログラム電圧を再設定する。プログラム動作とプログラム電圧再設定動作は、最も低いしきい値電圧(Vb)が検証電圧(Vverify)と同じまたは大きいまで実施する。検証電圧(V verify)は３.４〜３.８V値を有することが望ましい。即ち、第２プログラム動作は、最も低いしきい値電圧(Vb)により変更された第２プログラム電圧(Vp２=Vp１+(Vt１-Vb))を用いてプログラム動作を繰り返す。
つぎに、ステップ１４０において、エンディング電圧を設定する場合、例えば、第２プログラム電圧(Vp２)を用いたプログラム動作によって、最も低いしきい値電圧(Vb)が検証電圧(Vverify)よりも大きいか否かを判断する。大きい場合（はい）、第２プログラム電圧(Vp２)に初期の代表しきい値電圧(Vt１)と第２プログラム工程(１３０)後の変化したしきい値電圧(Vt２)の電圧差だけ増加した第３プログラム電圧(Vp３=Vp２+((Vt２-Vt１))をISPPプログラム動作のエンディング電圧として設定する。
その後、消去動作を実施してプログラム動作によりプログラムされたメモリセルを消去する。さらにその後で、ISPPプログラム動作時に上記の動作を通じて最終プログラム動作に印加されるプログラム電圧として設定し、ISPPプログラム動作を実施する。この時に設定されたエンディング電圧で開始バイアス電圧も共に設定することができる。
≪第１実施形態：ISPPプログラム動作について≫
まず、最初に開始されるプログラム動作時に供給される第１のISPP電圧が設定される。望ましくは、第１のISPP電圧はメモリセルが１回のプログラムサイクルの間にプログラムされるのに十分に高いながら、上記エンディング電圧よりは低い電圧(例えば、１７V)で設定されることができる。
続いて、選択された頁のワード線に第１のISPPが供給されることにより選択された頁のメモリセルがプログラムされる。
その後、ワード線に検証電圧を供給し、メモリセルのしきい値電圧を検証し、しきい値電圧が検証電圧よりも大きくなったのかによって、上記メモリセルのプログラムが完了したか否かの判断がなされる。判断の結果、メモリセルのプログラムが完了していない場合、第１のISPP電圧より一定ステップの電圧(例えば、０.３V)だけ増加させた後、第２のISPP電圧でプログラム動作を再実施する。ISPP電圧の上昇とプログラム動作は、ISPP電圧がエンディング電圧と同一になるまで繰り返される。
図５に示すように、本実施形態によるISPPプログラム方法は、プログラムサイクル数をプログラムのしきい値電圧変化に関係なく設定されたサイクル数だけ均一に進行してプログラム時間を減少させることができる。
≪第２実施形態≫
つぎに、図６のフローチャートを参照して、本実施形態によるプログラム方法の動作順において、フラッシュメモリセルがファーストセル(fast cell)の場合を具体例に説明する。
まず、ステップ２１０の第１プログラム工程において、選択されたメモリセルのワード線に第１のプログラム電圧(Vp１)を印加し、ドレイン選択ライン(DSL１)には、例えば、４.５Vの電圧がソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワード線には、例えば、１０Vの電圧(Vpass)が印加される。この時、選択されたビット線には０Vの電圧が印加され、選択されていないビット線にはVcc電圧が印加される。
つぎに、ステップ２２０のしきい値電圧の測定にあっては、第１プログラム工程(２１０)でプログラムされたメモリセルのしきい値電圧を測定してしきい値電圧分布をスキャニングする。この時、しきい値電圧分布の中間値、望ましくは、最も多くの数のセルのしきい値電圧を代表しきい値電圧(Vt１)として設定し、メモリセルのうち、最も高いしきい値電圧(Vc)を測定する。
つぎに、ステップ２３０の第２プログラム工程において、代表しきい値電圧(Vt１)と高いしきい値電圧(Vc)の電圧差(Vc-Vt１)を第１のプログラム電圧(Vp１)から差し引いた第２のプログラム電圧(Vp２=Vp１-(Vc-Vt１))を用いて第１のプログラム段階(２１０)と類似してプログラム動作を実施する。第２のプログラム動作後にしきい値電圧分布を測定する。測定結果に応じて、第２のプログラム電圧(Vp２)を設定する時と同様にプログラム電圧を再設定する。プログラム動作とプログラム電圧の再設定動作は、最も低いしきい値電圧(Vb)が検証電圧(Vverify)と同じ若しくは大きいまで実施する。検証電圧(Vverify)は、３.４〜３.８Vの値を有するのが望ましい。即ち、第２のプログラム動作は、最も低いしきい値電圧(Vb)により変更された第２のプログラム電圧(Vp２=Vp１-(Vt１-Vb))を用いてプログラム動作を繰り返す。
つぎに、ステップ２４０において、開始バイアス電圧を設定する場合、例えば、第２のプログラム電圧(Vp２)を用いたプログラム動作により最も低いしきい値電圧(Vb)が検証電圧(Vverify)より高くなると、第２のプログラム電圧(Vp２)に初期の代表しきい値電圧(Vt１)と第２プログラム工程(ステップ２３０)の後の変化したしきい値電圧(Vt２)の電圧差だけ減少した第３のプログラム電圧(Vp３=Vp２-((Vt２-Vt１))をISPPプログラム動作のエンディング電圧として設定する。
その後、消去動作を実施し、プログラム動作によりプログラムされたメモリセルを消去する。続いて、設定された開始バイアス電圧を用いてISPPプログラム動作を実施する。
≪第２実施形態：ISPPプログラム動作について≫
まず、最初に開始されるプログラム動作時に供給される開始バイアス(第３のプログラム電圧(Vp３=Vp２-((Vt２-Vt１)))で設定される。
その後、ISPPプログラム動作時、上記の動作を通じて最終のプログラム動作に印加されるプログラム電圧として設定し、ISPPプログラム動作を実施する。この時、設定された開始バイアス電圧でエンディング電圧も同じく設定することができる。
つぎに、選択された頁のワード線に第１のISPPが供給されることにより選択された頁のメモリセルがプログラムされる。
その後、ワード線に検証電圧を供給し、上記メモリセルのしきい値電圧を検証し、しきい値電圧が検証電圧より高くなったかどうかにより上記メモリセルのプログラム完了如何が判断される。判断の結果、メモリセルのプログラムが完了していない場合、第１のISPP電圧より一定ステップの電圧(例えば、０.３V)だけ増加させた後、第２のISPP電圧でプログラム動作を再実施する。ISPP電圧の上昇とプログラム動作は、ISPP電圧がエンディング電圧と同一になるまで繰り返される。
≪第３実施形態≫
つぎに、図７を参照して本実施形態によるプログラム方法の動作順を説明する。
まず、ステップ３１０のエンディングバイアス電圧と開始バイアス電圧を設定する工程において、一般的なISPPプログラム方法のエンディングバイアス(Vend)を設定する。エンディングバイアス電圧(Vend)は、例えば、２０Vで設定する。この時、ISPPプログラム方法の開始バイアス電圧(Vend)も共に設定する。開始バイアス電圧(Vend)は、例えば、１５Vで設定する。
つぎに、ステップ３２０のプログラム工程において、エンディングバイアス電圧(Vend)より低いプログラムバイアス電圧(Vp)を用いて選択されたメモリセルをプログラムする。望ましくは、エンディングバイアス電圧(Vend)から工程変化によるしきい値電圧の変化量を差し引いた電圧より小さいプログラムバイアス電圧(Vp)を用いる。プログラム動作は、プログラムバイアス電圧(Vp)を次第に上昇させ、プログラムされたメモリセルのしきい値電圧(Vt)が検証電圧(Vverify)よりも大きくなるまで繰り返す。この時、プログラムバイアス電圧(Vp)は、一定の電圧値を上昇させてプログラム動作を繰り返し、電圧値は、例えば、０.３Vずつ上昇させるのが望ましい。上昇させる電圧値は限定されず、繰り返されるプログラム動作の実施数と工程の変化によるしきい値電圧の変化量を考慮して０.１V〜１Vで調節可能である。
選択されたメモリセルのワード線にプログラムバイアス電圧(Vp)を印加し、ドレイン選択ライン(DSL１)には、例えば、４.５Vの電圧、ソース選択ライン(SSL１)には０Vの電圧がそれぞれ印加される。また、選択されていないワード線には、例えば、１０Vの電圧(Vpass)が印加される。この時、選択されたビット線には０Vの電圧が印加され、選択されていないビット線にはVcc電圧が印加される。
つぎに、ステップ３３０において、開始バイアス電圧を設定するには、セルのしきい値電圧(Vt)が検証電圧(Vverify)よりも大きくなる時のプログラムバイアス電圧(Vp)を求め、エンディングバイアス電圧(Vend)とプログラムバイアス電圧(Vp)の電圧差(例えば、２V)を求める。エンディングバイアス電圧(Vend)とプログラムバイアス電圧(Vp)の電圧差(Vend-Vp)だけ一般的なISPPプログラム方法の開始バイアス電圧(Vstart)から差し引いて新たな開始バイアス電圧(Vstart-(Vend-Vp))として設定される。開始バイアス電圧(Vstart)が１５Vである場合、その後、設定された新たな開始バイアス電圧を用いてISPPプログラム動作を実施する。エンディングバイアス電圧(Vend)とプログラムバイアス電圧(Vp)との電圧差(２V)を差し引いて新たな開始バイアス電圧を１３Vとして設定する。
その後、消去動作を実施し、プログラム動作によりプログラムされたメモリセルを消去する。
≪第３実施形態：ISPPプログラム動作について≫
まず、最初に開始されるプログラム動作時に供給される開始バイアス電圧(Vstart-(Vend-Vp)として設定される。
その後、ISPPプログラム動作時に上記の動作を通じて最終プログラム動作に印加されるプログラム電圧として設定し、ISPPプログラム動作を実施する。この時、設定された開始バイアス電圧でエンディング電圧(Vend)も再設定することができる。
次に、選択された頁のワード線に第１のISPPが供給されることにより選択された頁のメモリセルがプログラムされる。
その後、ワード線に検証電圧を供給し、上記メモリセルのしきい値電圧を検証し、しきい値電圧が検証電圧より高くなったかどうかにより上記メモリセルのプログラムが完了したか否かの判断がなされる。判断の結果、メモリセルのプログラムが完了していない場合、第１のISPP電圧より一定ステップの電圧(例えば、０.３V)だけ増加させた後、第２のISPP電圧でプログラム動作を再実施する。ISPP電圧の上昇とプログラム動作はISPP電圧がエンディング電圧と同一になるまで繰り返される。
以上のように、開始バイアス電圧をメモリセルのしきい値電圧分布により設定することにより、メモリセルの固有プログラム速度によりプログラム中、速いプログラム速度を有するセルで発生するシャロープログラム様相を抑制し、素子のディスターブ現象を防止することができる。
本発明について数例の実施形態を説明したが、それら実施形態に限定されるものではなく、本発明の技術思想を逸脱しない範囲内でその他の実施形態、応用例、変形例、そしてそれらの組み合わせも可能である。
一般的なフラッシュメモリ素子のセルアレイを示す回路図。 従来技術によるISPPプログラム方法のプログラムサイクリング数を示すグラフ。 本発明に係る第１実施形態のフラッシュメモリ素子のプログラム方法についてその動作順を示すフローチャート。 同第１実施形態におけるしきい値電圧の分布を示す図。 同第１実施形態におけるプログラムサイクル数を示すグラフ。 本発明に係る第２実施形態のフラッシュメモリ素子のプログラム方法についてその動作順を示すフローチャート。 同第３実施形態における動作順のフローチャート。
符号の説明
１１０ 第１プログラム工程
１２０ しきい値電圧測定
１３０ 第２プログラム工程
１４０ エンディング電圧設定

Claims (19)

  1. メモリセルのワード線に第１プログラム電圧を印加してプログラム動作を実施することによって、前記メモリセルのしきい値電圧を検出する工程と、
    前記しきい値電圧の最低電圧値と中間電圧値との電圧差分だけ増加させた第２プログラム電圧を前記第１プログラム電圧に印加して再度プログラム動作を実施する工程と、
    前記しきい値電圧がプログラム検証電圧よりも大きくなるまで、前記第２プログラム電圧を前記電圧差分だけ増加させてプログラム動作を繰り返し実施後、最後のプログラム実施段階で印加されたプログラム電圧と変化した前記しきい値電圧とによってエンディング電圧を設定する工程と、
    前記エンディング電圧を最後のプログラム動作のプログラム電圧として設定するISPP方法を実施する工程と、
    を含むことを特徴とするフラッシュメモリ素子のプログラム方法。
  2. 前記第１プログラム電圧を実施するプログラム工程は、前記メモリセルに接続されたドレイン選択ラインに正電圧を印加し、かつソース選択ラインには0Vの電圧を印加して、選択されていないメモリセルのワード線にはパス電圧を印加することを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
  3. 前記第１プログラム電圧を実施するプログラム工程は、前記メモリセルのビット線には0Vの電圧を印加し、選択されていないメモリセルのビット線にVcc電圧を印加することを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
  4. 前記しきい値電圧を検出する工程において、そのしきい値電圧の最低電圧値と最多のセルのしきい値電圧とを中間電圧値でもって測定することを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
  5. 前記プログラムを再度実施する工程において、前記中間電圧値と前記最低電圧値との電圧差を前記第１プログラム電圧に合せて前記第２プログラム電圧で設定する工程と、
    前記第２プログラム電圧を用いて前記メモリセルをプログラムする工程と、
    前記中間電圧値と変化した前記最多しきい値電圧差を前記第１プログラム電圧に合せて前記第２プログラム電圧を再設定し、前記最低電圧値が前記検証電圧よりも大きくなるまでプログラム動作を繰り返す工程と、
    含むことを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
  6. 前記ISPP方法を実施する工程において、開始バイアス電圧を前記多数の選択されたメモリセルのワード線に印加してプログラムを進行する工程と、
    前記開始バイアス電圧に一定ステップの電圧だけ増加させて前記エンディング電圧までプログラム動作を繰り返す工程と、
    を含むことを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
  7. 前記エンディング電圧を設定する工程以降は、前記ISPPプログラムを実施する工程以前に、前記メモリセルを消去させる工程をさらに含むことを特徴とする請求項１に記載のフラッシュメモリ素子のプログラム方法。
  8. メモリセルのワード線に第１プログラム電圧を印加し、プログラム動作を実施して前記メモリセルのしきい値電圧を検出する工程と、
    検出された前記しきい値電圧のうち最低値と中間値との電圧差分だけ減少させた第２プログラム電圧を前記第１プログラム電圧に印加して再度プログラム動作を実施する工程と、
    前記メモリセルのしきい値電圧がプログラム検証電圧よりも大きくなるまで前記第２プログラム電圧を前記電圧差分だけ減少させてプログラムする動作を繰り返して実施後、最後のプログラム実施段階で印加されたプログラム電圧と変化した前記しきい値電圧値によって開始バイアス電圧として設定する工程と、
    前記開始バイアス電圧の最初のプログラム動作のプログラム電圧として設定するISPP方法を実施する工程と、
    を含むことを特徴とするフラッシュメモリ素子のプログラム方法。
  9. 前記第１プログラム電圧で実施するプログラムの工程において、前記メモリセルに接続されたドレイン選択ラインに正電圧を印加し、かつソース選択ラインに0Vの電圧を印加して、選択されていないメモリセルのワード線にはパス電圧が印加されることを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
  10. 前記第１プログラム電圧で実施するプログラムの工程において、前記メモリセルのビット線に0Vの電圧を印加し、かつ選択されていないメモリセルのビット線には電圧Vccを印加することを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
  11. 前記しきい値電圧を検出する工程において、そのしきい値電圧の最低電圧値と最多のセルのしきい値電圧とを中間電圧値でもって測定することを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
  12. 前記プログラムを再度実施する工程において、前記中間電圧値と最も高いしきい値電圧との電圧差を前記第１プログラム電圧に合せて前記第２プログラム電圧として設定する工程と、
    前記第２プログラム電圧を用いて前記メモリセルをプログラムする工程と、
    前記中間電圧値と変化した前記最低電圧値との電圧差を前記第１プログラム電圧から差し引いて前記第２プログラム電圧を再設定し、前記最低電圧値が前記検証電圧よりも大きくなるまでプログラム動作を繰り返す工程と、
    含むことを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
  13. 前記ISPP方法を実施する工程において、前記開始バイアス電圧を前記多数の選択されたメモリセルのワード線に印加してプログラムを進行する工程と、
    前記開始バイアス電圧に一定ステップの電圧だけ増加させてエンディング電圧までプログラム動作を繰り返す工程と、
    を含むことを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
  14. 前記開始バイアス電圧として設定する工程以降、前記ISPP方法によるプログラム工程以前に、前記メモリセルを消去させる工程をさらに含むことを特徴とする請求項８に記載のフラッシュメモリ素子のプログラム方法。
  15. 前記ISPP方法によるプログラムのエンディングバイアス電圧と開始バイアス電圧を設定する工程と、
    前記エンディングバイアス電圧よりも小さいプログラムバイアス電圧を用いて選択されたメモリセルをプログラムし、前記プログラムバイアス電圧を次第に上昇させて前記メモリセルのしきい値電圧が検証電圧よりも大きくなるまでプログラム動作を繰り返すプログラム工程と、
    前記メモリセルのしきい値電圧が検証電圧よりも大きくなるときの前記プログラムバイアス電圧と前記エンディングバイアス電圧との電圧差を検出する工程と、
    前記開始バイアス電圧から上記電圧差を差し引いて新たな開始バイアス電圧を設定する工程と、
    前記新たな開始バイアス電圧を最初のプログラム動作のプログラム電圧として設定するISPP方法によるプログラムを実施する工程と、
    を含むことを特徴とするフラッシュメモリ素子のプログラム方法。
  16. 前記プログラムバイアス電圧は、前記エンディングバイアス電圧から工程変化によるしきい値電圧の変化量を差し引いた電圧よりも小さいことを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
  17. 前記プログラム段階において、前記メモリセルに連結されたドレイン選択ラインに正電圧を印加し、かつソース選択ラインには0Vの電圧を印加して、選択されていないメモリセルのワード線にはパス電圧を印加することを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
  18. 前記プログラム段階は、前記メモリセルのビット線に0Vの電圧を印加し、選択されていないメモリセルのビット線に電圧Vccを印加することを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
  19. 前記開始バイアス電圧を設定する工程以後、前記ISPP方法によるプログラム工程以前に、前記メモリセルを消去させる工程をさらに含むことを特徴とする請求項１５に記載のフラッシュメモリ素子のプログラム方法。
JP2007253734A 2007-04-03 2007-09-28 フラッシュメモリ素子のプログラム方法 Pending JP2008257836A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032838A KR100824203B1 (ko) 2007-04-03 2007-04-03 플래시 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
JP2008257836A true JP2008257836A (ja) 2008-10-23

Family

ID=39572207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253734A Pending JP2008257836A (ja) 2007-04-03 2007-09-28 フラッシュメモリ素子のプログラム方法

Country Status (6)

Country Link
US (1) US7602648B2 (ja)
JP (1) JP2008257836A (ja)
KR (1) KR100824203B1 (ja)
CN (1) CN101281791B (ja)
DE (1) DE102007039908B4 (ja)
TW (1) TWI344648B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258260A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
JP2014032655A (ja) * 2012-07-31 2014-02-20 Samsung Electronics Co Ltd 不揮発性メモリセルの物理的特性を利用して乱数を生成する方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348173B1 (ko) * 2007-05-25 2014-01-08 삼성전자주식회사 플래시 메모리 장치, 그것의 소거 및 프로그램 방법들,그리고 그것을 포함한 메모리 시스템
KR20090100077A (ko) * 2008-03-19 2009-09-23 주식회사 하이닉스반도체 플래시 메모리 소자의 동작 전압 제공 방법
KR101596830B1 (ko) 2009-04-02 2016-02-24 삼성전자주식회사 비휘발성 메모리 장치의 쓰기 방법
US8184483B2 (en) * 2009-05-29 2012-05-22 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
KR101205084B1 (ko) * 2010-07-09 2012-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법
US8670273B2 (en) 2011-08-05 2014-03-11 Micron Technology, Inc. Methods for program verifying a memory cell and memory devices configured to perform the same
TWI496148B (zh) * 2013-02-08 2015-08-11 Macronix Int Co Ltd 快閃記憶體的可程式方法
CN105529048B (zh) * 2014-09-28 2019-11-26 华邦电子股份有限公司 快闪存储器装置及快闪存储器的写入方法
KR102314136B1 (ko) 2015-06-22 2021-10-18 삼성전자 주식회사 비휘발성 메모리 장치, 메모리 시스템 및 그것의 동작 방법
KR20170011644A (ko) * 2015-07-23 2017-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10910079B2 (en) * 2016-05-09 2021-02-02 Intrinsic Id B.V. Programming device arranged to obtain and store a random bit string in a memory device
CN107958687B (zh) * 2016-10-18 2021-05-11 群联电子股份有限公司 存储器编程方法、存储器控制电路单元及其存储装置
US10102921B1 (en) * 2017-08-17 2018-10-16 Nanya Technology Corporation Fuse blowing method and fuse blowing system
US11087849B2 (en) * 2018-05-08 2021-08-10 Sandisk Technologies Llc Non-volatile memory with bit line controlled multi-plane mixed sub-block programming
TWI713860B (zh) * 2018-06-28 2020-12-21 力晶積成電子製造股份有限公司 快閃記憶體裝置及其程式化方法
CN110176269B (zh) * 2019-04-16 2020-11-17 华中科技大学 一种精确调控非易失性存储单元状态的方法及系统
CN110299172A (zh) * 2019-07-04 2019-10-01 合肥联诺科技有限公司 一种缩短flash编程时间的编程处理方法
CN110648713B (zh) * 2019-09-20 2021-09-10 长江存储科技有限责任公司 一种闪存存储器及其编程方法、编程系统和存储器系统
US11581049B2 (en) * 2021-06-01 2023-02-14 Sandisk Technologies Llc System and methods for programming nonvolatile memory having partial select gate drains

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863988A (ja) * 1994-08-19 1996-03-08 Toshiba Corp 半導体記憶装置
JPH08329694A (ja) * 1995-03-29 1996-12-13 Toshiba Corp 不揮発性半導体記憶装置
JP2000113686A (ja) * 1998-09-30 2000-04-21 Nec Ic Microcomput Syst Ltd 不揮発性半導体記憶装置の書き込み方法および記録媒体
JP2000222892A (ja) * 1999-02-01 2000-08-11 Matsushita Electric Ind Co Ltd 半導体記憶装置のしきい値制御方法およびスクリーニング方法
JP2001167589A (ja) * 1999-11-01 2001-06-22 Samsung Electronics Co Ltd 不揮発性半導体メモリ装置およびそのプログラム方法
JP2001229681A (ja) * 2000-02-15 2001-08-24 Sharp Corp 不揮発性半導体メモリの制御方法
JP2004014043A (ja) * 2002-06-07 2004-01-15 Toshiba Corp 不揮発性半導体メモリ
JP2004071082A (ja) * 2002-08-08 2004-03-04 Sharp Corp 不揮発性半導体メモリ装置およびデータ書き込み制御方法
JP2004087053A (ja) * 2002-08-29 2004-03-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置
JP2004185658A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 不揮発性半導体記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2005129194A (ja) * 2003-10-20 2005-05-19 Sandisk Corp 不揮発性メモリの振舞いに基づくプログラミング
JP2005322248A (ja) * 2004-05-06 2005-11-17 Samsung Electronics Co Ltd 半導体メモリ装置の制御情報をプログラムするための方法と装置
JP2006114109A (ja) * 2004-10-14 2006-04-27 Sharp Corp 不揮発性メモリのプログラム電圧決定方法
JP2007004861A (ja) * 2005-06-22 2007-01-11 Toshiba Corp 不揮発性半導体記憶装置とそのデータ書き込み方法
JP2007042166A (ja) * 2005-08-01 2007-02-15 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997008707A1 (fr) 1995-08-31 1997-03-06 Hitachi, Ltd. Dispositif de memoire non volatile a semi-conducteur et systeme informatique faisant appel a ce dispositif
KR100319636B1 (ko) * 1999-12-14 2002-01-05 박종섭 플래시 메모리 프로그램 제어 회로
KR100443792B1 (ko) * 2001-10-15 2004-08-09 주식회사 하이닉스반도체 플래시 이이피롬의 프로그램회로 및 이를 이용한 프로그램방법
US6700820B2 (en) 2002-01-03 2004-03-02 Intel Corporation Programming non-volatile memory devices
US6714448B2 (en) * 2002-07-02 2004-03-30 Atmel Corporation Method of programming a multi-level memory device
JP2005235287A (ja) * 2004-02-19 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置
JP4870409B2 (ja) * 2004-10-26 2012-02-08 三星電子株式会社 不揮発性メモリ装置及びそれのプログラム方法
KR100645055B1 (ko) * 2004-10-28 2006-11-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100719368B1 (ko) * 2005-06-27 2007-05-17 삼성전자주식회사 플래시 메모리 장치의 적응적 프로그램 방법 및 장치
KR100721013B1 (ko) * 2005-07-26 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100705220B1 (ko) * 2005-09-15 2007-04-06 주식회사 하이닉스반도체 프로그램 속도를 증가시키기 위한 플래시 메모리 장치의소거 및 프로그램 방법
KR20070032838A (ko) 2005-09-20 2007-03-23 엘지전자 주식회사 로봇 청소기의 흡입 헤드의 높이 조절 구조

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0863988A (ja) * 1994-08-19 1996-03-08 Toshiba Corp 半導体記憶装置
JPH08329694A (ja) * 1995-03-29 1996-12-13 Toshiba Corp 不揮発性半導体記憶装置
JP2000113686A (ja) * 1998-09-30 2000-04-21 Nec Ic Microcomput Syst Ltd 不揮発性半導体記憶装置の書き込み方法および記録媒体
JP2000222892A (ja) * 1999-02-01 2000-08-11 Matsushita Electric Ind Co Ltd 半導体記憶装置のしきい値制御方法およびスクリーニング方法
JP2001167589A (ja) * 1999-11-01 2001-06-22 Samsung Electronics Co Ltd 不揮発性半導体メモリ装置およびそのプログラム方法
JP2001229681A (ja) * 2000-02-15 2001-08-24 Sharp Corp 不揮発性半導体メモリの制御方法
JP2004014043A (ja) * 2002-06-07 2004-01-15 Toshiba Corp 不揮発性半導体メモリ
JP2004071082A (ja) * 2002-08-08 2004-03-04 Sharp Corp 不揮発性半導体メモリ装置およびデータ書き込み制御方法
JP2004087053A (ja) * 2002-08-29 2004-03-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の高電圧トリミング値設定方法、不揮発性記憶装置の時間トリミング値設定方法、不揮発性記憶装置の検査装置、および不揮発性記憶装置
JP2004185658A (ja) * 2002-11-29 2004-07-02 Toshiba Corp 不揮発性半導体記憶装置
JP2005044454A (ja) * 2003-07-24 2005-02-17 Sony Corp 半導体記憶装置、半導体記憶装置の駆動制御方法
JP2005129194A (ja) * 2003-10-20 2005-05-19 Sandisk Corp 不揮発性メモリの振舞いに基づくプログラミング
JP2005322248A (ja) * 2004-05-06 2005-11-17 Samsung Electronics Co Ltd 半導体メモリ装置の制御情報をプログラムするための方法と装置
JP2006114109A (ja) * 2004-10-14 2006-04-27 Sharp Corp 不揮発性メモリのプログラム電圧決定方法
JP2007004861A (ja) * 2005-06-22 2007-01-11 Toshiba Corp 不揮発性半導体記憶装置とそのデータ書き込み方法
JP2007042166A (ja) * 2005-08-01 2007-02-15 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258260A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 不揮発性半導体記憶装置
JP2014032655A (ja) * 2012-07-31 2014-02-20 Samsung Electronics Co Ltd 不揮発性メモリセルの物理的特性を利用して乱数を生成する方法

Also Published As

Publication number Publication date
CN101281791A (zh) 2008-10-08
US20080247236A1 (en) 2008-10-09
DE102007039908A1 (de) 2008-10-09
TWI344648B (en) 2011-07-01
CN101281791B (zh) 2011-07-27
US7602648B2 (en) 2009-10-13
KR100824203B1 (ko) 2008-04-21
DE102007039908B4 (de) 2013-02-21
TW200841345A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
KR100824203B1 (ko) 플래시 메모리 소자의 프로그램 방법
US10643712B2 (en) Semiconductor memory device for improving high temperature data retention
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
US8339864B2 (en) Method of programming nonvolatile memory device
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
US7548462B2 (en) Double programming methods of a multi-level-cell nonvolatile memory
US8027200B2 (en) Reduction of quick charge loss effect in a memory device
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
JP2006351168A (ja) フラッシュメモリ装置及びその消去方法
US8493796B2 (en) Nonvolatile semiconductor memory device
JP2011513885A (ja) メモリ素子のプログラミング中の電荷損失補償
KR20090002471A (ko) 낸드형 플래쉬 메모리소자의 프로그램 방법
JP4870876B2 (ja) 不揮発性半導体メモリ装置の消去方法
TWI549134B (zh) Ｎａｎｄ型快閃記憶體及其程式化方法
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
JP6088602B2 (ja) 不揮発性半導体記憶装置
WO2008048798A1 (en) Partitioned erase and erase verification in non-volatile memory
KR100525910B1 (ko) 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법
JP5868381B2 (ja) 半導体記憶装置
US20090122616A1 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP2007042166A (ja) 不揮発性半導体記憶装置及びその動作方法
KR101161393B1 (ko) 플래쉬 메모리 장치의 소거 방법
TWI543172B (zh) 降低記憶體臨限電壓的方法、非揮發性記憶體的抹除操作方法、及使用該方法的非揮發性記憶體
US20080186774A1 (en) High-endurance memory device
KR20080041479A (ko) 낸드형 플래쉬 메모리소자의 데이터 소거방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130205