DE102007031027A1 - Leseverfahren einer Speichervorrichtung - Google Patents

Leseverfahren einer Speichervorrichtung Download PDF

Info

Publication number
DE102007031027A1
DE102007031027A1 DE102007031027A DE102007031027A DE102007031027A1 DE 102007031027 A1 DE102007031027 A1 DE 102007031027A1 DE 102007031027 A DE102007031027 A DE 102007031027A DE 102007031027 A DE102007031027 A DE 102007031027A DE 102007031027 A1 DE102007031027 A1 DE 102007031027A1
Authority
DE
Germany
Prior art keywords
read
voltages
reading
reading method
read command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007031027A
Other languages
English (en)
Other versions
DE102007031027B4 (de
Inventor
Jong Hyun Cheongju Wang
Jun Seop Seongnam Chung
Seok Jin Joo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102007031027A1 publication Critical patent/DE102007031027A1/de
Application granted granted Critical
Publication of DE102007031027B4 publication Critical patent/DE102007031027B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Abstract

Ein Leseverfahren einer Speichervorrichtung mit einer MLC weist die folgenden Verfahrensschritte auf: Durchführen eines Datenlesevorgangs gemäß einem ersten Lesebefehl; Festlegen, ob eine Fehlerkorrektur der gelesenen Daten möglich ist; Durchführen eines Datenlesevorgangs gemäß einem zweiten Lesebefehl, wenn als Ergebnis des Festlegens eine Fehlerkorrektur schwierig ist; Festlegen, ob eine Fehlerkorrektur der gelesenen Daten gemäß dem zweiten Lesebefehl möglich ist; und Durchführen eines Datenlesevorgangs gemäß einem N-ten (N >= 3, N ist eine ganze Zahl) Lesebefehl, wenn als Ergebnis der Festlegung eine Fehlerkorrektur schwierig ist.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNGEN
  • Die vorliegende Erfindung beansprucht die Priorität der koreanischen Patentanmeldung mit dem Aktenzeichen Nr. 10-2007-017927 , welche am 22. Februar 2007 angemeldet wurde und welche hier durch Bezugnahme in ihrer Gesamtheit aufgenommen ist.
  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Flash-Speichervorrichtungen, und insbesondere ein Leseverfahren, bei welchem Zelleninformation bzw. -daten auch ausgelesen werden können, wenn sich eine Zellschwellenspannung auf Grund einer Zellrückhalteeigenschaft verschoben bzw. verändert hat.
  • Eine NAND-Flash-Speichervorrichtung weist Speicherzellen auf, deren Source- und Drainanschlüsse in Serie zu einer Bitleitung zur Bildung eines Strings verbunden sind. Die Speicherzelle weist im Allgemeinen einen Transistoraufbau auf, in welchem ein Floating-Gate und ein Steuergate gestapelt sind. Ein Speicherzellarray ist direkt innerhalb einer N-Typ-Senke oder P-Typ-Senke gebildet, welche in einem P-Typ-Substrat oder N-Typ-Substrat gebildet sind. Die Drainseite eines NAND-Zellstrings ist mit der Bitleitung über ein Auswahlgate verbunden, und die Sourceseite ist ebenfalls mit einer Sourceleitung über ein Auswahlgate verbunden. Die Steuergates von Speicherzellen in benachbarten Zellstrings sind hintereinander in einer Zeilenrichtung verbunden und werden zu einer Wortleitung.
  • Ein Betrieb der NAND-Flash-Speichervorrichtung wird unten beschrieben. Ein Datenschreibvorgang wird sequenziell durchgeführt, indem von einer Speicherzelle an begonnen wird, welche am weitesten von der Bitleitung entfernt ist. Ein Steuergate einer ausgewählten Speicherzelle wird mit einer hohen Spannung Vpp beaufschlagt, ein Steuergate und ein Auswahlgate einer Speicherzelle auf der Bitleitungsseite der ausgewählten Speicherzelle werden mit einem Zwischenpotenzial beaufschlagt, und auf eine Bitleitung werden 0 V oder ein Zwischenpotenzial in Abhängigkeit von den Daten aufgebracht. Wenn die Bitleitung mit 0 V beaufschlagt ist, wird ein Potenzial zwischen der Drain und dem Gate der ausgewählten Speicherzelle erzeugt, derart, dass Elektronen in das Floating-Gate injiziert werden. Auf Grund dessen wird die Schwellenspannung der ausgewählten Speicherzelle erhöht.
  • In den zurückliegenden Jahren wurde zur weiteren Verbesserung des Integrationsgrades eines Flash-Speichers viel Forschung für eine Multi-Bit-Zelle betrieben, welche dazu geeignet ist, eine Vielzahl von Datenbits in einer Speicherzelle abzuspeichern. Diese Art einer Speicherzelle wird als „Multi-Level-Zelle (MLC)" bezeichnet. Eine Speicherzelle für ein einzelnes Bit korrespondierend zu der MLC wird als „Single-Level-Zelle (SLC)" bezeichnet.
  • Die MLC weist vier oder mehr Schwellenspannungsverteilungen auf, und vier oder mehr Datenspeicherzustände, welche zu den Schwellenspannungsverteilungen korrespondieren. Die MLC, in welcher 2-Bit Datenbits programmierbar sind, besitzt vier Datenspeicherzustände: [11], [10], [00] und [01]. Die Zustände korrespondieren zu den Schwellenspannungsverteilungen der MLC.
  • Angenommen, dass zum Beispiel Schwellenspannungsverteilungen einer Speicherzelle folgender Einteilung entsprechen: –2,7 V oder weniger; 0,3 V bis 0,7 V; 1,3 V bis 1,7 V und 2,3 V bis 2,7 V, dann korrespondieren der Zustand [11] zu –2,7 V oder weniger, der Zustand [10] zu 0,3 V bis 0,7 V, der Zustand [00] zu 1,3 V bis 1,7 V und der Zustand [01] zu 2,3 V bis 2,7 V. Mit anderen Worten, wenn die Schwellenspannung der MLC zu einer der vier Schwellenspannungsverteilungen korrespondieren, werden bzw. sind 2-Bit Dateninformationen korrespondierend zu einem der Zustände [11], [10], [00] und [01] in der MLC gespeichert.
  • Wie oben beschrieben weist die MLC Schwellenspannungsverteilungen korrespondierend zu dem Quadrat von 2 in Bezug auf die Anzahl von Bits auf, die gespeichert werden können. Das heißt, eine zur Speicherung von m Bits geeignete MLC besitzt 2m Zellenspannungsverteilungen auf.
  • Die Zellenspannung der Zellenspannungsverteilungen der MLC wird verschoben wie die Speicherperioden zunehmen. Dies wird eine „Datenrückhalteeigenschaft" genannt. Das heißt, während Daten gespeichert und dann über eine lange Zeitperiode ausgelesen werden, wird die Zellenspannung verschoben bzw. verändert, was einen Lesefehler verursachen kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Dementsprechend betrifft die vorliegende Erfindung ein Leseverfahren einer Speichervorrichtung, bei welchem der Datenlesevorgang exakter durchgeführt werden kann, indem eine Lesespannung in Reihe mit einer Veränderung der Zellenspannung abhängig von der Rückhalteeigenschaft einer MLC verändert wird.
  • In einem Aspekt weist ein Leseverfahren einer Speichervorrichtung mit einer MLC die folgenden Verfahrensschritte auf: Durchführen eines Datenlesevorgangs gemäß einem ersten Lesebefehl; Festlegen, ob eine Fehlerkorrektur der gelesenen Daten möglich ist; Durchführen eines Datenlesevorgangs gemäß einem zweiten Lesebefehl, wenn als Ergebnis des Festlegens eine Fehlerkorrektur schwierig ist; Festlegen, ob eine Fehlerkorrektur der gelesenen Daten gemäß dem zweiten Lesebefehl möglich ist; und Durchführen eines Datenlesevorgangs gemäß einem N-ten (N ≥ 3, N ist eine ganze Zahl) Lesebefehl, wenn als Ergebnis des Festlegens eine Fehlerkorrektur schwierig ist.
  • In einem weiteren Aspekt weist ein Leseverfahren einer Speichervorrichtung mit einer MLC die folgenden Verfahrensschritte auf: Eingeben eines Lesebefehls von einer Vielzahl von gemäß Prioritäten festgelegten Lesebefehlen; Eingeben von Adressdaten der MLC, an welchen ein Lesen von Daten durchzuführen ist; Laden von mit Bezug auf den eingegebenen Lesebefehl gespeicherten Lesespannungsgruppen; und Durchführen des Lesens von Daten unter Verwendung der geladenen Lesespannungsgruppen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A illustriert das Blockdiagramm der NAND-Flash-Speichervorrichtung.
  • 1B illustriert die Verteilungen der Zellenspannung einer MLC;
  • 1C illustriert die Verteilungen einer Veränderung in der in 1B gezeigten Zellenspannung;
  • 1D illustriert die Verteilungen der Zellenspannung und der Lesespannung einer MLC gemäß einer ersten Ausführung der vorliegenden Erfindung;
  • 1E illustriert die Verteilungen der Zellenspannung und der Lesespannung einer MLC gemäß einer zweiten Ausführung der vorliegenden Erfindung;
  • 1F illustriert die Verteilungen der Zellenspannung und der Lesespannung einer MLC gemäß einer dritten Ausführung der vorliegenden Erfindung; und
  • 2 ist ein Flussdiagramm, welches ein Leseverfahren der MLC gemäß einer Ausführung der vorliegenden Erfindung illustriert.
  • BESCHREIBUNG VON BESTIMMTEN AUSFÜHRUNGEN
  • Mit Bezug auf die begleitenden Zeichnungen werden bestimmte Ausführungen gemäß dem vorliegenden Patent beschrieben.
  • Mit Bezugnahme auf 1a weist eine Flash-Speichervorrichtung 100 ein Speicherzellarray 110, eine Seitenpuffereinheit 120, einen x-Dekoder 140, einen Y-Dekoder 130 und eine Steuereinrichtung 150 auf.
  • Das Speicherzellarray 110 weist eine Vielzahl von Speicherstrings auf, von denen jeder eine Vielzahl von Speicherzellen besitzt und mit den jeweiligen Bitleitungen BL verbunden ist. Jede Speicherzelle in Zeilenrichtung ist an eine Wortleitung WL angeschlossen.
  • Von der Seitenpuffereinheit 120, welche eine Vielzahl von Seitenpuffern aufweist, wird ein Programmier- oder ein Lesevorgang durchgeführt.
  • Jeder Seitenpuffer ist mit zwei Bitleitungen gekoppelt und wird von dem Y-Dekoder 130 ausgewählt. Die Wortleitung wird durch X-Dekoder 140 ausgewählt. Der X-Dekoder 140, der Y-Dekoder 130 und die Seitenpuffereinheit 120 werden von der Steuereinrichtung 150 gesteuert.
  • Mit Bezugnahme auf 1B weist eine MLC, die zur Speicherung einer Vielzahl von Datenbits geeignet ist, N Schwellenspannungsverteilungen 1, 2, 3, ..., N auf.
  • Eine Schwellenspannungsverteilung von 0 V oder weniger gibt an, dass die Zellen in einem Block nicht programmiert sind. Geeignete Lesespannungen muss zur Festlegung gewählt werden, ob bestimmte Zellen programmiert worden sind oder nicht. Eine erste Schwellenspannungsverteilung 1 ist zwischen einer ersten Prüfspannung PV_1 und einer zweiten Prüfspannung PV_2 vorhanden. Wenn eine erste Lesespannung R_1 ausgewählt wird, würden die Zellen mit der ersten Schwellenspannungsverteilung 1 als Zellen erkannt werden, die programmiert worden sind. Wenn jedoch eine zweite Lesespannung R_2 benutzt wird, würden die Zellen als nicht programmiert erkannt werden.
  • Das bedeutet, wenn ein Lesevorgang basierend auf der ersten Lesespannung R_1 durchgeführt wird, dass durch die Bitleitung kein Strom fließt, und die Zellen würden als programmierte erkannt werden. Andererseits, wenn die zweite Lesespannung R_2 aufgebracht wird, fließt Strom durch die Bitleitung, und die Zellen würden als programmierte erkannt werden.
  • Auf diese Art und Weise ist in einer MLC jeder Schwellenspannungsverteilung eine Prüfspannung PV und eine Lesespannung R so zugeordnet, dass eine richtige Festlegung getroffen werden kann, was den korrekten Zustand oder Level bzw. Pegel der Zellen betrifft.
  • 1C illustriert eine Änderung oder Verschiebung in der Verteilung der in 1B dargestellten Zellenspannung auf Grund einer Rückhalteeigenschaft.
  • Mit Bezugnahme auf 1C ist zu sehen, dass die Verschiebung der Schwellenspannungsverteilungen von 1B durch gestrichelte Linien angegeben sind. Wenn die Verschiebung der Schwellenspannungsverteilungen signifikant ist, wird ein korrektes Lesen der Zustände oder Pegel der Zellen unter Verwendung der vorher festgelegten Lesespannungen R_1 bis R_N schwierig.
  • In der vorliegenden Ausführung wird der Datenlesevorgang durchgeführt, indem die Spannung des Lesevorgangs verändert wird, um die Verschiebung in der Schwellenspannung zu kompensieren.
  • Mit anderen Worten, ein Lesebefehl wird in einen A-Lesebefehl, einen B-Lesebefehl und einen C-Lesebefehl geteilt, wobei jeder Lesebefehl einen Satz von Lesespannungen (eine A-Lesespannungsgruppe R_1A–R_NA, eine B-Lesespannungsgruppe R_1B–R_NB und eine C-Lesespannungsgruppe R_1C–R_NC) beinhaltet, welcher in einer Steuereinrichtung 150 einer Speichervorrichtung festgelegt und gespeichert ist.
  • Bei Ausführung eines Lesebefehls wird, wenn eine Fehlerkorrektur schwierig ist, ein Algorithmus zur Durchführung des Datenlesevorgangs ausgeführt, indem der Lesebefehl geändert wird.
  • Im Allgemeinen wird in dem Fall der MLC-Flash-Speichervorrichtung gemäß einer Ausführung der vorliegenden Erfindung ein Fehlerkorrekturkode-Verfahren (ECC = Error Correction Code) als ein Verfahren zur Fehlerkorrektur in Bezug auf die gelesenen Daten verwendet. Das ECC-Verfahren ist ein Verfahren zum Durchführen einer Fehlerkorrektur, wenn ein Fehler in einer vorher festgelegten Anzahl oder kleiner auftritt. Wenn ein Fehler in einer vorher festgelegten Anzahl oder größer auftritt, ist es schwierig, die Fehlerkorrektur durchzuführen.
  • Wenn eine Fehlerkorrektur unter Verwendung des ECC-Verfahrens auf Grund von Fehlern, die in einer größeren als in einer vorher festgelegten Anzahl auftreten, schwierig durchzuführen ist, wird in der vorliegenden Ausführung die Lesespannungsgruppe geändert und dann das Lesen ausgeführt, so dass der Datenlesevorgang präzise durchgeführt werden kann. Das heißt, die Lesespannung wird nach Kompensieren der Verschiebung der Spannungsverteilung ausgeführt.
  • 1D illustriert die Verteilungen der Zellenspannung und der Lesespannung einer MLC gemäß einer ersten Ausführung der vorliegenden Erfindung.
  • Die anfänglichen Schwellenspannungsverteilungen von MLC, wie in 1B illustriert ist, haben sich nach einem ersten Zeitabschnitt verschoben, nachdem die Daten programmiert worden sind. Das bedeutet, dass die Schwellenspannungsverteilungen 1 bis N als A-Schwellenspannungsverteilungen 1A...NA verschoben sind. Die gestrichelten Linien geben die anfänglichen Spannungsverteilungen an.
  • In den A-Schwellenspannungsverteilungen 1A...NA wird ein Lesevorgang basierend auf A-Lesespannungsgruppe R1A...RNA durchgeführt. Bei der A-Lesespannungsgruppe wird der Lesevorgang ausgelöst durch den A-Lesebefehl ausgeführt. Der Lesevorgang der MLC-Flash-Speichervorrichtung ist im Stand der Technik wohlbekannt und wird der Einfachheit halber nicht im Detail erläutert. In diesem Fall wird die A-Lesespannungsgruppe R1A...RNA als ein Lesespannungssatz für den Lesevorgang verwendet.
  • 1E illustriert die Verteilungen der Zellenspannung und der Lesespannung einer MLC gemäß einer zweiten Ausführung der vorliegenden Erfindung.
  • 1E illustriert Schwellenspannungsverteilungen nach einem zweiten Zeitabschnitt, nachdem die Daten programmiert worden sind. Aus 1E ist ersichtlich, dass sich die anfänglichen Spannungsverteilungen zur B-Schwellenspannungsverteilungen 1B...NB verschoben haben. Weiterhin, wie in 1E illustriert ist, treten in den B-Schwellenspannungsverteilungen 1B...NB in dem Fall, in welchem ein Lesevorgang basierend auf der A-Lesespannungsgruppe R1A...RNA durchgeführt wird, in Bereichen b der Schwellenspannungsverteilungen Lesefehler auf. In diesem Fall, wenn viele Zellen in den Bereichen b verteilt sind, ist es schwierig, eine Fehlerkorrektur unter Verwendung des ECC-Verfahrens auszuführen. Dementsprechend wird ein Lesevorgang durchgeführt, indem die B-Lesespannungsgruppe R1B...RNB in 1E benutzt wird. Die B-Lesespannungsgruppe R1B...RNB weist Lesespannungen auf, welche niedriger sind als diejenigen der A-Lesespannungsgruppe R1A...RNA, um die größere Verschiebung in den Spannungsverteilungen zu kompensieren. Der Lesevorgang wird unter Verwendung der B-Lesespannungsgruppe durchgeführt, indem der B-Lesebefehl eingegeben oder initiiert wird.
  • 1F illustriert die Verteilungen der Zellenspannung und der Lesespannung einer MLC gemäß einer dritten Ausführung der vorliegenden Erfindung.
  • 1F illustriert Schwellenspannungsverteilungen nach einem dritten Zeitabschnitt nach der Programmierung. Der dritte Zeitabschnitt ist länger als der zweite Zeitabschnitt. Die anfänglichen Spannungsverteilungen haben sich um einen größeren Betrag als nach dem zweiten Zeitabschnitt verschoben. Weiterhin, wie in 1F illustriert ist, treten mit den C-Schwellenspannungsverteilungen 1C...NC in Bereichen c der Schwellenspannungsverteilungen Lesefehler auf, wenn ein Lesevorgang basierend auf der B-Lesespannungsgruppe R1B...RNB durchgeführt. Wenn viele Zellen in den Bereichen c verteilt sind, ist in diesem Fall eine Fehlerkorrektur unter Verwendung des ECC-Verfahrens schwierig auszuführen. Dementsprechend wird ein Lesevorgang durchgeführt, indem die C-Lesespannungsgruppe R1C...RNC in verwendet wird. In diesem Fall weist die C-Lesespannungsgruppe R1C...RNC Lesespannungen auf, welche niedriger sind als diejenigen der B-Lesespannungsgruppe R1B...RNB. Zusätzlich wird zur Durchführung des Lesevorgangs wird unter Verwendung der C-Lesespannungsgruppe der C-Lesebefehl eingegeben.
  • In dieser Ausführung der vorliegenden Erfindung führt die Steuereinrichtung den Lesevorgang durch, indem der Befehl von dem A-Lesebefehl in den B-Lesebefehl und dann in den C-Lesebefehl geändert wird. Die Steuereinrichtung wählt den geeigneten Lesebefehl basierend auf der Anzahl von Fehlern aus, die unter Verwendung des ECC-Verfahrens erhalten wurden, das heißt, wenn das ECC-Verfahren schwierig auszuführen ist. In einer weiteren Ausführung kann die Steuereinrichtung einen geeigneten Lesebefehl (A, B oder C) unter Verwendung von Verfahren auswählen, die sich von dem ECC-Verfahren unterscheiden.
  • Die Lesespannungsdaten, welche die Lesespannungsgruppen A bis C mit Bezug auf die A- bis C-Lesebefehle betreffen, können gemäß den Eigenschaften einer MLC-Flash-Speichervorrichtung voreingestellt und bezüglich der Durchführung eines Betriebsbefehls der Steuereinrichtung 150 gespeichert werden. Die im Speicher abgelegten Lesebefehlgruppen können durch ein Programm modifiziert werden. Dementsprechend können die Lesebefehlgruppen eingestellt werden, indem eher ein Algorithmus modifiziert wird, als dass die Hardwarekomponenten geändert werden.
  • 2 ist ein Flussdiagramm, welches ein Leseverfahren der MLC gemäß einer Ausführung der vorliegenden Erfindung illustriert.
  • Mit Bezug auf 2 wird bei dem Leseverfahren der MLC gemäß einer Ausführung der vorliegenden Erfindung ein A-Lesebefehl in Verfahrensschritt S211 in die Steuereinrichtung 150 eingegeben, und dann wird in Verfahrensschritt S212 eine Leseadresse in die Steuereinrichtung 150 eingegeben.
  • In einer Umsetzung wird ein allgemeiner Lesebefehl eingegeben, und die Steuereinrichtung wird zur Ausführung vorher festgelegter Gruppen von Befehlen konfiguriert, wobei mit dem A-Lesebefehl begonnen wird. Alternativ kann ein bestimmter Befehl, zum Beispiel A-Lesebefehl, der B-Lesebefehl oder der C-Lesebefehl so eingegeben werden, dass die Steuereinrichtung mit dem bestimmten Befehl beginnt.
  • Beim Durchführen des Lesevorgangs mit Beginn von der eingegebenen Adresse an, kann die Steuereinrichtung in Verfahrensschritt S213 den Lesevorgang unter Verwendung der A-Lesespannungsgruppe R1A...RNA ausführen. In Verfahrensschritt S214 werden gelesene Daten von der Steuereinrichtung ausgegeben. Die ausgegebenen Daten mit einem Fehler werden durch das ECC-Verfahren korrigiert. In der vorliegenden Realisierung kann das ECC-Verfahren zum Korrigieren des Fehlers durchgeführt werden, wenn die Fehlerrate 10% oder weniger beträgt. Wenn die Fehlerrate mehr als 10% der evaluierten Daten ausmacht, ist es schwierig, die Fehlerkorrektur unter Verwendung des ECC-Verfahrens durchzuführen.
  • In Verfahrensschritt S215 legt die Steuereinrichtung fest, ob eine Korrektur in Verfahrensschritt S215 möglich ist. In der vorliegenden Ausführung wird die Fehlerrate festgelegt, indem die Zellen mit einem Fehler gezählt werden. Dies kann durch die Steuereinrichtung erfolgen. Wenn die Zellen mit Fehlern eine vorher festgelegten Anzahl (zum Beispiel 10 Prozent der Zellen, welche ausgewertet werden) übersteigen, legt die Steuereinrichtung fest, dass das Fehlerkorrekturverfahren nicht wirksam durchgeführt werden kann.
  • Wenn festgelegt wird, dass eine wirksame Fehlerkorrektur möglich ist, erfolgt eine Fehlerkorrektur falls nötig, und die Steuereinrichtung legt fest, ob die Adresse der in Betracht kommenden Seite die letzte Adresse eines Blocks ist (Verfahrensschritt 216). Wenn die Adresse nicht die Adresse der letzten Seite ist, erhöht die Steuereinrichtung die Adresse in Verfahrensschritt S217, führt in Verfahrensschritt S213 einen Datenlesevorgang aus und gibt dann in Verfahrensschritt S214 Daten aus.
  • Andererseits wird der Lesevorgang abgeschlossen, wenn die Steuereinrichtung festlegt, dass die bearbeitete Seite die letzte Adresse des Blocks aufweist.
  • Wird in Verfahrensschritt S215 festgelegt, dass eine wirksame Fehlerkorrektur schwierig zu erlangen ist (zum Beispiel bei Auftreten einer Fehlerrate von 10% oder mehr), wird der Lesebefehl von dem A-Lesebefehl in den B-Lesebefehl geändert (Verfahrensschritt S221). In diesem Fall hat eine Schwellenspannungsverschiebung den Fehlerkorrekturbereich überschritten (siehe 1E). Eine Adresse einer Seite wird ausgelöst durch den B-Lesebefehl (Verfahrensschritt S222) eingegeben. Die Steuereinrichtung führt einen Lesevorgang gemäß der B-Lesespannungsgruppe R1B...RNB (Verfahrensschritt S223) durch und gibt Daten aus (Verfahrensschritt S224).
  • In der einen Umsetzung (oder erstes Verfahren) ist die Adresseneingabe in Verfahrensschritt S222 die Adresse einer Seite, deren Fehlerkorrektur im Verfahrensschritt S214 schwierig war. Mit anderen Worten, die Steuereinrichtung wird konfiguriert, um Adressen der Seiten zu speichern, für welche eine schwierige Fehlerkorrekturausführung bei Ausführung des A-Lesebefehls bestand. Wenn zum Beispiel von 32 ausgelesenen Seiten die erste und dritte Seite zu hohe Fehlerraten aufgewiesen haben und die Fehlerkorrektur nicht wirksam erfolgen konnte, speichert die Steuereinrichtung die Adressen der ersten und dritten Seite vorübergehend und liest die erste und dritte Seite unter Verwendung des B-Lesebefehls in Verfahrensschritt S223 aus.
  • In einer weiteren Realisierung (oder zweites Verfahren) kann die Steuereinrichtung, wenn eine Fehlerkorrektur in Bezug auf eine bestimmte Seite schwierig ist, während der Lesevorgang auf einer Seitenbasis durchgeführt wird, einen Lesevorgang auf den Seiten des verbleibenden Blöcke sequenziell durchführen, indem die B-Lesespannungsgruppe R1B...RNB benutzt wird, beginnend bei der Adresse einer korrespondierenden Seite nach Änderung des Lesebefehls in den B-Lesebefehl.
  • Im Allgemeinen wird das zweite Verfahren eher als das erste Verfahren benutzt. So ist die in Verfahrensschritt S222 eingegebene Adresse eine Adresse einer Seite, deren Fehlerkorrektur als Ergebnis des Auslesens gemäß dem A-Lesebefehl als schwierig festgelegt worden ist. Ein anschließender Datenlesevorgang wird gemäß dem B-Lesebefehl ausgeführt.
  • Wenn gelesene Daten gemäß dem B-Lesebefehl ausgegeben werden, legt die Steuereinrichtung fest, ob eine Fehlerkorrektur möglich ist (Verfahrensschritt S225). Wenn eine wirksame Fehlerkorrektur als möglich erachtet wird, erfolgt eine Fehlerkorrektur, falls nötig. Die Steuereinrichtung legt fest, ob die bearbeitete Adresse die Adresse der letzten Seite ist (Verfahrensschritt S226). Wenn das nicht der Fall ist, wird die Adresse erhöht, um die nächste Seite zu lesen (Verfahrensschritt S227).
  • Andererseits, wenn eine wirksame Fehlerkorrektur bei den gemäß dem B-Lesebefehl gelesenen Daten als schwierig auszuführen erachtet wird, wird der Befehl in den C-Lesebefehl geändert (Verfahrensschritt S231). Adressen der unter Verwendung des C-Lesebefehls zu lesenden Seiten werden eingegeben (Verfahrensschritt S232). Diese Adressen korrespondieren zu den in Verfahrensschritt S222 eingegebenen Adressen.
  • Unter Verwendung der C-Lesespannungsgruppe R1C...RNC werden Daten gelesen (Verfahrensschritt S233). Die gelesenen Daten werden in Verfahrensschritt S234 n ausgegeben. Dann wird festgelegt, ob eine wirksame Fehlerkorrektur in Bezug auf die ausgegebenen Daten möglich ist (Verfahrensschritt S235). Wenn eine wirksame Fehlerkorrektur möglich ist, wird die Fehlerkorrektur ausgeführt, falls nötig. Eine Festlegung wird getroffen, ob die bearbeitete Adresse die Adresse der letzten Seite ist oder nicht (Verfahrensschritt S236). Wenn die Adresse nicht die Adresse der letzten Seite ist, wird die Adresse erhöht und Daten werden unter Verwendung des C-Lesebefehls ausgelesen.
  • Wenn in Verfahrensschritt S236 die Adresse die Adresse der letzten Seite ist, wird eine Kopie des Blocks in Bezug auf einen korrespondierenden Speicherblock erstellt (Verfahrensschritt S238). Danach wird der Lesevorgang abgeschlossen. Die Blockkopie wird ausgeführt, um die Daten zu einem anderen Speicherblock zur Aufbewahrung der Daten zu verschieben, damit die Daten vor Veränderung geschützt sind, da eine Wiederherstellung der Daten unmöglich ist, wenn die Schwellenspannung einer Zelle auf Grund weiterer Rückhaltung verändert ist, nachdem ein Auslesen gemäß dem C-Lesebefehl vorgenommen worden ist.
  • Wenn sogar nach Ausführung des C-Lesebefehls eine wirksame Fehlerkorrektur schwierig ist, wird ein Blockausfallprozess für den Block ausgelöst (Verfahrensschritt S240). Die Blöcke mit einer Blockausfallmarkierung werden im Allgemeinen nicht zum Speichern von Daten benutzt. Derartige Blöcke können jedoch nach einem globalen Löschvorgang verwendet werden.
  • Wenn eine Fehlerrate festgelegt ist, ein gegebenes Niveau, zum Beispiel 10 Prozent, zu überschreiten, kann ein Lesebefehl aus einem Satz von Lesebefehlen ausgewählt werden. Jeder Lesebefehl verwendet einen Satz von Lesespannungen, welcher niedrigere Spannungen als die anfänglichen Lesespannungen aufweist, um die Schwellenspannungsverschiebung über der Zeit zu kompensieren. In der vorliegenden Ausführung benutzen der A-Lesebefehl, der B-Lesebefehl und der C-Lesebefehl die Lesespannungen, welche stufenweise niedrigere Lesespannungen aufweisen.
  • Indem die Lesespannungsgruppen mit Bezug auf die jeweiligen Lesebefehle durch deren Teilung in den ersten Lesebefehl bis zu einem M-ten (M ≥ 2, M ist eine ganze Zahl) Lesebefehl eingestellt werden, kann weiterhin gemäß einer Ausführung der vorliegenden Erfindung der Datenlesevorgang durch den M-fachen Lesevorgang exakt durchgeführt werden. Nachdem der M-te Lesebefehl ausgeführt worden ist, wird eine Blockkopie erstellt, so dass der Fehler, welcher auftreten kann, nachfolgend reduziert werden kann.
  • Weiterhin werden, wie oben erwähnt ist, die Lesespannungsgruppen abhängig von den jeweiligen Lesebefehlen in der Steuereinrichtung gespeichert, und abhängig von der Vorgangssequenz gemäß 2 wird ein Algorithmus für den Lesevorgang in der Steuereinrichtung gespeichert.
  • Wie oben beschrieben ist, werden in Übereinstimmung mit dem Leseverfahren einer Speichervorrichtung gemäß der vorliegenden Erfindung, nachdem sich Zellenschwellenspannungen auf Grund einer Rückhalteeigenschaft geändert haben, Lesespannungen ebenfalls geändert. Es ist deshalb möglich, einen exakten Datenlesevorgang durchzuführen.
  • Obwohl die vorstehende Beschreibung mit Bezugnahme auf die bestimmten Ausführungen gemacht worden ist, ist es selbstverständlich, dass Änderungen und Modifikationen des vorliegenden Patents vom Fachmann ausgeführt werden können, ohne den Sinn und Rahmen des vorliegenden Patents und der beigefügten Ansprüche zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2007-017927 [0001]

Claims (18)

  1. Leseverfahren einer Speichervorrichtung mit einer Multi-Level-Zellen (MLCs), wobei das Verfahren folgende Verfahrensschritte aufweist: Durchführen eines Lesevorgangs zum Lesen eines Speicherblocks gemäß einem ersten Lesebefehl unter Verwendung erster Lesespannungen, wobei der Speicherblock eine Vielzahl von Seiten aufweist; Durchführen des Lesevorgangs unter Verwendung eines zweiten Lesebefehls unter Verwendung zweiter Lesespannungen, wenn der Lesevorgang unter Verwendung des ersten Lesebefehls eine erste Fehlerrate ergibt, die ein erstes Niveau überschreitet; und Durchführen des Lesevorgangs unter Verwendung eines dritten Lesebefehls unter Verwendung dritter Lesespannungen, wenn der Lesevorgang unter Verwendung des zweiten Lesebefehls eine zweite Fehlerrate ergibt, die ein zweites Niveau überschreitet.
  2. Leseverfahren nach Anspruch 1, wobei die ersten Lesespannungen zumindest drei unterschiedliche Spannungen aufweist, welche zum Lesen von zumindest: drei unterschiedlichen programmierten Zuständen der MLCs benutzt werden.
  3. Lesen nach Anspruch 2, wobei die ersten Lesespannungen zu einer für die Speichervorrichtung festgelegten anfänglichen Lesespannung korrespondiert, und wobei die zweiten Lesespannungen zumindest drei unterschiedliche Spannungen aufweist, welche zum Lesen von zumindest drei unterschiedlichen programmierten Zuständen der MLCs benutzt werden, wobei die zweiten Lesespannungen jeweils niedrigere Spannungen als die ersten Lesespannungen aufweisen.
  4. Lesen nach Anspruch 3, wobei die dritten Lesespannungen zumindest drei unterschiedliche Spannungen aufweist, welche zum Lesen von zumindest drei unterschiedlichen programmierten Zuständen der MLCs benutzt werden, wobei die zweiten Lesespannungen jeweils niedrigere Spannungen als die ersten Lesespannungen aufweisen.
  5. Leseverfahren nach Anspruch 1, wobei der Lesevorgang für den Speicherblock unter Verwendung des ersten, zweiten und dritten Lesebefehls durchgeführt wird, wobei zumindest der zweite und dritte Befehl zum Kompensieren eines Schwellenspannungsverschiebungsphänomens in Verbindung mit Rückhalteeigenschaften einer nichtflüchtigen Speichervorrichtung konfiguriert sind.
  6. Leseverfahren nach Anspruch 1, wobei die Fehlerkorrektur unter Verwendung eines Fehlerkorrekturkode-Verfahrens (ECC = Error Correction Code) durchgeführt wird.
  7. Leseverfahren nach Anspruch 1, wobei das erste Niveau von der ersten Fehlerrate als überschritten gilt, wenn für die erste Fehlerrate festgelegt wird, dass sie zumindest 10 Prozent bearbeiteter Daten beträgt.
  8. Leseverfahren nach Anspruch 7, wobei das zweite Niveau von der zweiten Fehlerrate als überschritten gilt, wenn für die zweite Fehlerrate festgelegt wird, dass sie zumindest 10 Prozent bearbeiteter Daten beträgt.
  9. Leseverfahren nach Anspruch 1, welches weiterhin aufweist: Bezeichnen des Speicherblocks als ausgefallener Block, wenn eine N-te Fehlerrate ein gegebenes Niveau überschreitet, nachdem der Lesevorgang unter Verwendung einer vorher festgelegten Zahl von Lesebefehlen nach Ausführung des dritten Lesebefehls durchgeführt worden ist.
  10. Leseverfahren nach Anspruch 1, welches weiterhin aufweist: Durchführen eines Blockkopiervorgangs nach Durchführen des Lesevorgangs auf allen Seiten in dem Speicherblock, um in dem Speicherblock gespeicherte Daten in einen anderen Speicherblock zu kopieren.
  11. Leseverfahren nach Anspruch 1, wobei die erste Fehlerrate durch Zählen der Anzahl von Zellen mit einem Fehler festgelegt wird, wobei das erste Niveau 10 Prozent von bearbeiteten Zellen beträgt.
  12. Leseverfahren für eine nichtflüchtige Speichervorrichtung mit Multi-Level-Zellen (MLCs), wobei das Verfahren folgende Verfahrensschritte aufweist: Vorsehen einer Vielzahl von kompensierten Lesebefehlen, wobei jeder kompensierte Lesebefehl Lesespannungen aufweist, welche zum Kompensieren von Verschiebungen in Schwellenspannungsverteilungen in der MLC benutzt werden; Durchführen eines Lesevorgangs zum Lesen von MLCs in einem Speicherblock unter Verwendung eines ersten kompensierten Lesebefehls, wobei der erste kompensierte Lesebefehl erste kompensierte Lesespannungen aufweist; und Durchführen eines Blockkopiervorgangs zum Kopieren von in dem Speicherblock gespeicherten Daten in einen anderen Speicherblock.
  13. Leseverfahren nach Anspruch 12, welches weiterhin aufweist: Festlegen, ob eine Fehlerrate ein vorgegebenes Niveau überschreitet oder nicht; und Durchführen des Lesevorgangs unter Verwendung eines zweiten kompensierten Lesebefehls, wenn die Fehlerrate ein gegebenes Niveau überschreitet.
  14. Leseverfahren nach Anspruch 13, wobei die kompensierten Lesebefehle niedrigere Spannungen als für die MLCs festgelegte anfängliche Lesespannungen aufweisen.
  15. Leseverfahren nach Anspruch 13, wobei die Fehlerrate durch Zählen der Anzahl von Zellen mit Fehler festgelegt wird.
  16. Leseverfahren nach Anspruch 13, wobei eine Fehlerkorrektur unter Verwendung eines ECC-Verfahrens durchgeführt wird, wenn die Fehlerrate niedriger ist als das gegebene Niveau.
  17. Leseverfahren nach Anspruch 12, wobei ein Speicherblock als ein ausgefallener Block bezeichnet wird, wenn der Speicherblock unter Verwendung irgendeines der kompensierten Lesebefehle nicht wirksam gelesen werden kann.
  18. Leseverfahren nach Anspruch 12, wobei der Blockkopiervorgang unter Verwendung eines kompensierten Lesebefehls, welcher kompensierte Lesespannungen mit den niedrigsten Spannungen unter der Vielzahl der kompensierten Lesebefehle aufweist, durchgeführt wird.
DE102007031027.9A 2007-02-22 2007-07-04 Leseverfahren einer Speichervorrichtung Active DE102007031027B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070017927A KR100865830B1 (ko) 2007-02-22 2007-02-22 메모리 소자의 독출 방법
KR10-2007-17927 2007-02-22

Publications (2)

Publication Number Publication Date
DE102007031027A1 true DE102007031027A1 (de) 2008-09-04
DE102007031027B4 DE102007031027B4 (de) 2016-11-24

Family

ID=39670216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007031027.9A Active DE102007031027B4 (de) 2007-02-22 2007-07-04 Leseverfahren einer Speichervorrichtung

Country Status (6)

Country Link
US (2) US7518913B2 (de)
JP (1) JP2008204591A (de)
KR (1) KR100865830B1 (de)
CN (1) CN101252020B (de)
DE (1) DE102007031027B4 (de)
TW (1) TWI338897B (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799018B1 (ko) * 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR101406279B1 (ko) * 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
KR101515122B1 (ko) * 2008-02-15 2015-04-27 삼성전자주식회사 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치
KR101360133B1 (ko) * 2008-03-14 2014-02-11 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US8291297B2 (en) * 2008-12-18 2012-10-16 Intel Corporation Data error recovery in non-volatile memory
US7848152B1 (en) * 2009-05-12 2010-12-07 Skymedi Corporation Method and system for adaptively finding reference voltages for reading data from a MLC flash memory
KR101586046B1 (ko) * 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
KR101056876B1 (ko) 2009-06-30 2011-08-12 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법 및 이를 구현하는 불휘발성 메모리 장치
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
CN102473460B (zh) * 2009-08-25 2016-10-12 桑迪士克以色列有限公司 将数据恢复到闪存器件中
CN102483949B (zh) 2009-08-31 2014-12-10 桑迪士克以色列有限公司 预加载数据到快闪存储装置中
US8627175B2 (en) 2010-09-27 2014-01-07 Seagate Technology Llc Opportunistic decoding in memory systems
US8243511B2 (en) 2010-09-27 2012-08-14 Seagate Technology Llc Reuse of information from memory read operations
CN102543196B (zh) * 2010-12-14 2015-06-17 群联电子股份有限公司 数据读取方法、存储器储存装置及其控制器
US8358542B2 (en) 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
CN102693758B (zh) * 2011-03-22 2015-05-06 群联电子股份有限公司 数据读取方法、存储器储存装置及其存储器控制器
US8713380B2 (en) * 2011-05-03 2014-04-29 SanDisk Technologies, Inc. Non-volatile memory and method having efficient on-chip block-copying with controlled error rate
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR102077811B1 (ko) 2012-08-29 2020-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US8869009B2 (en) * 2013-02-11 2014-10-21 Apple Inc. Read commands specifying error performance
US9224449B2 (en) * 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
KR102081415B1 (ko) * 2013-03-15 2020-02-25 삼성전자주식회사 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
CN104681089A (zh) * 2013-11-26 2015-06-03 旺宏电子股份有限公司 复原多个存储单元的阵列的方法、电子装置及控制器
CN104952486B (zh) * 2014-03-25 2019-10-25 群联电子股份有限公司 数据储存方法、存储器控制电路单元以及存储器储存装置
TWI492234B (zh) 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
KR20160073834A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템 동작 방법
CN105761754B (zh) * 2014-12-19 2020-01-07 群联电子股份有限公司 存储单元编程方法、存储器控制电路单元与存储装置
US9727276B2 (en) * 2014-12-22 2017-08-08 Sandisk Technologies Llc Measuring memory wear and data retention individually based on cell voltage distributions
US9542269B1 (en) * 2015-06-29 2017-01-10 SK Hynix Inc. Controller controlling semiconductor memory device and operating method thereof
US10133627B2 (en) * 2015-12-11 2018-11-20 SK Hynix Inc. Memory device controller with mirrored command and operating method thereof
US10096366B2 (en) * 2016-01-28 2018-10-09 Toshiba Memory Corporation Memory system including multi-plane flash memory and controller
KR102407571B1 (ko) * 2017-12-20 2022-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
TWI681393B (zh) * 2019-01-07 2020-01-01 群聯電子股份有限公司 解碼方法、記憶體控制電路單元以及記憶體儲存裝置
TWI697006B (zh) * 2019-05-09 2020-06-21 點序科技股份有限公司 快閃記憶體管理方法及快閃記憶體
CN113421601B (zh) * 2021-06-29 2022-11-04 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017927A (ko) 2006-10-11 2007-02-13 김명수 발광다이오드형 백라이트 광고 간판

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JP3392604B2 (ja) * 1995-11-14 2003-03-31 株式会社東芝 不揮発性半導体記憶装置
JP4036552B2 (ja) 1998-12-17 2008-01-23 富士通株式会社 不揮発性半導体記憶装置
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
KR100719380B1 (ko) * 2006-03-31 2007-05-18 삼성전자주식회사 향상된 신뢰성 특성을 갖는 다치 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US7817469B2 (en) 2004-07-26 2010-10-19 Sandisk Il Ltd. Drift compensation in a flash memory
US7196928B2 (en) * 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100756711B1 (ko) * 2005-08-12 2007-09-07 가부시끼가이샤 도시바 데이터의 파괴를 방지하는 반도체 메모리 장치
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
KR100889782B1 (ko) * 2006-10-19 2009-03-20 삼성전자주식회사 워드 라인 디스차지 유닛을 구비한 플래시 메모리 장치 및그것의 데이터 읽기 방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017927A (ko) 2006-10-11 2007-02-13 김명수 발광다이오드형 백라이트 광고 간판

Also Published As

Publication number Publication date
US20090201727A1 (en) 2009-08-13
US7751241B2 (en) 2010-07-06
JP2008204591A (ja) 2008-09-04
US7518913B2 (en) 2009-04-14
KR20080078192A (ko) 2008-08-27
DE102007031027B4 (de) 2016-11-24
CN101252020A (zh) 2008-08-27
TW200836197A (en) 2008-09-01
CN101252020B (zh) 2011-05-11
KR100865830B1 (ko) 2008-10-28
TWI338897B (en) 2011-03-11
US20080205136A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
DE102007031027B4 (de) Leseverfahren einer Speichervorrichtung
DE602006001026T2 (de) Integriertes Schaltgerät, Flash-Speicherarray, nichtflüchtige Speichervorrichtung und Betriebsverfahren
DE602004005211T2 (de) Detektieren von überprogrammierter speicherzellen nach einer programmierung benachbarter speicherzellen
DE102008003055A1 (de) Flash-Speichervorrichtung und Verfahren zum Betreiben derselben
DE102006034265B4 (de) Verfahren zum Programmieren eines Flash-Speicherelements und Flash-Speicherelement
DE112008001151B4 (de) Mehrbitprogrammiervorrichtung und Verfahren zum Mehrbitprogrammieren
DE102005057112B4 (de) Nichtflüchtiges Speicherbauelement und Programmierverfahren
DE112019000164T5 (de) Speichervorrichtung mit verbundenen wortleitungen zur schnellen programmierung
DE102008009847A1 (de) Verfahren zum Treiben eines nichtflüchtigen Speicherelements und nichtflüchtiges Speicherelement
DE102008003168B4 (de) Speichervorrichtung mit Multi-Level-Zellen und entsprechendes Programmierungs-Nachprüfverfahren
DE112009001620T5 (de) Nichtflüchtige Speichervorrichtung mit mehreren Bits Pro Zelle (MBC) und System mit Polaritätssteuerung sowie Verfahren zum Programmieren derselbigen
DE102008033511A1 (de) Verfahren zum Programmieren eines Flashspeichers, Flashspeicher und Flashspeichersystem
DE102007039908A1 (de) Programmierverfahren einer Flash-Speichervorrichtung
DE112009002214T5 (de) Wiederherstellungsverfahren für eine LSB-Speicherseite zur Verwendung in einer Multi-Level-Cell-Flashspeichervorrichtung
DE102007026511A1 (de) Flash-Speichereinrichtung und Löschverfahren hierfür
DE102006028209A1 (de) Verfahren zum Löschen von Speicherzellen einer Flash-Speichereinrichtung und Speichereinrichtung
DE102008003944A1 (de) Speichersystem und Programmierverfahren für ein Speichersystem
DE4232025A1 (de) Elektrisch loeschbarer und programmierbarer nichtfluechtiger halbleiterspeicher mit automatischem schreibpruefungs-controller
DE102005009700B4 (de) Programmierverfahren und nichtflüchtiger Speicher
DE102008002083A1 (de) Flash-Speichervorrichtung und Verfahren zum Programmieren
DE102010037290A1 (de) Speichersysteme und Verfahren zur Erfassung einer Verteilung von instabilen Speicherzellen
DE112015006285T5 (de) Mehrchip-doppelschreiben
DE102012217730A1 (de) Halbleitervorrichtung und Verfahren des Betreibens von dieser
DE102018117357A1 (de) Speichervorrichtung mit einer Schaltung zum Erfassen eines Wortleitungsdefektes und Betriebsverfahren derselben
DE102015011991A1 (de) Codierungsschema für vertikale 3D-Flash-Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final