KR100935723B1 - 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법 - Google Patents

플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법 Download PDF

Info

Publication number
KR100935723B1
KR100935723B1 KR1020070065842A KR20070065842A KR100935723B1 KR 100935723 B1 KR100935723 B1 KR 100935723B1 KR 1020070065842 A KR1020070065842 A KR 1020070065842A KR 20070065842 A KR20070065842 A KR 20070065842A KR 100935723 B1 KR100935723 B1 KR 100935723B1
Authority
KR
South Korea
Prior art keywords
erase
threshold voltage
memory cell
bias
scan
Prior art date
Application number
KR1020070065842A
Other languages
English (en)
Other versions
KR20090002480A (ko
Inventor
김숙경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070065842A priority Critical patent/KR100935723B1/ko
Publication of KR20090002480A publication Critical patent/KR20090002480A/ko
Application granted granted Critical
Publication of KR100935723B1 publication Critical patent/KR100935723B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

플래시 메모리소자의 소거 시작 바이어스 설정방법은, 제1 소거 전압을 이용하여 선택된 블록 내의 메모리 셀에 예비 소거동작을 수행하는 단계와, 예비 소거동작이 수행된 메모리 셀의 최대 문턱전압값을 검출하는 단계와, 검출된 최대 문턱전압 값과 목표로 하는 최대 문턱전압 값 사이의 차를 계산하는 단계, 및 계산 결과를 제1 소거전압에 더한 전압을 소거 시작 바이어스로 설정하는 단계를 포함한다.
낸드 플래시 메모리소자, 소거, 시작 바이어스, 싸이클링, 문턱전압 변동

Description

플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를 이용한 소거 방법{Method for setting the erase starting bias in flash memory device and method for erasing the flash memory device using the same}
도 1은 프로그램/소거 싸이클링으로 인한 플래시 메모리소자의 문턱전압 분포의 이동을 나타내 보인 도면이다.
도 2는 본 발명에 따른 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를 이용한 소거 방법을 설명하기 위하여 나타내 보인 흐름도이다.
도 3은 본 발명에 따른 플래시 메모리소자의 메모리 셀에 인가하는 소거 바이어스의 파형을 나타내 보인 도면이다.
도 4 내지 도 6은 본 발명에 따른 소거 시작 바이어스 설정방법을 설명하기 위하여 나타내 보인 문턱전압 분포도이다.
본 발명은 플래시 메모리소자의 동작 방법에 관한 것으로, 특히 문턱전압 스캐닝을 이용한 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를 이용한 소거방법에 관한 것이다.
전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프래시(refresh) 기능이 필요없는 플래시 메모리소자에 대한 수요가 증가하고 있다. 플래시 메모리는 일반적으로 낸드(NAND)형 플래시 메모리와 노아(NOR)형 플래시 메모리로 구분된다. 노아(NOR)형 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트라인과 워드라인에 연결되는 구조를 가지므로 랜덤 억세스 시간(random access time) 특성이 우수한 장점이 있다. 반면, 낸드(NAND)형 플래시 메모리는 복수 개의 메모리 셀들이 직렬로 연결되어 하나의 셀 스트링당 1/2개의 컨택만이 필요하므로 집적도면에서 우수한 특성을 갖는다.
낸드(NAND)형 플래시 메모리소자의 프로그램 및 소거 동작은 파울러-노드하임 터널링(Fowler-Nordheim Tunneling)을 이용하여 이루어진다. 즉, 약 100Å 정도의 얇은 산화막으로 이루어진 터널산화막을 통해 전자가 이동(터널링)하면서 셀의 문턱전압(threshold voltage)을 변화시켜 프로그램 및 소거기능을 수행하게 된다. 소거동작의 경우 메모리소자의 웰에 적절한 소거 바이어스를 인가함으로써 메모리 셀의 문턱전압을 음(negative)의 영역으로 이동시킨다. 이때, 소거 바이어스는 고정된 전압을 사용하며 한 블록(block)씩 모든 블록에 대해 동일한 전압을 인가하게 된다.
이러한 방식의 소거동작은 메모리 셀의 문턱전압을 음의 영역으로 이동시키기는 하나, 소거동작 후의 메모리 셀의 문턱전압 분포 폭이 매우 넓고, 특히 문턱전압 분포의 우측 테일(tail) 부분을 조절하기가 어려워 소거 상태 불량(erase status fail)이 유발되기도 한다. 또한, 메모리 셀의 문턱전압 분포가, 프로그램/ 소거 싸이클링(cycling)으로 인한 문턱전압 분포의 이동을 나타내 보인 도 1에 도시된 것과 같이, 읽기전압인 0V보다 높은 쪽에 분포하는 경우도 있어 프로그램과 소거 동작이 반복되는 싸이클링 후 메모리 셀의 문턱전압에 변동(shift)이 발생하고 이로 인해 데이터 보유 특성 또는 신뢰성에 문제가 발생하기도 한다.
도 1은 낸드 플래시 메모리소자의 프로그램/소거 싸이클링(cycling)으로 인한 문턱전압 분포의 이동을 나타내 보인 도면이다.
참조번호 "110"은 소거상태의 메모리 셀의 문턱전압 분포를, 그리고 "120"은 프로그램/소거 싸이클링으로 인해 이동한 문턱전압 분포를 각각 나타낸다.
한편, 메모리 셀의 문턱전압 분포가 읽기전압(Vread)으로부터 너무 떨어져 위치하게 되면, 이후에 이루어지는 프로그램 과정에서 인접 셀 간의 상호간섭(interference)으로 인해 프로그램 디스터브(program disturb) 등의 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 메모리 셀의 문턱전압 분포 폭을 가능한 좁게 하면서 문턱전압 분포의 우측 테일(tail)을 조절함으로써 소거 상태 불량(erase status fail)을 방지할 수 있는 플래시 메모리소자의 소거 시작 바이어스를 설정하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기한 소거 시작 바이어스 설정방법을 이용한 플래시 메모리소자의 소거 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 플래시 메모리소자의 소저 시작 바이어스 설정방법은, 제1 소거 전압을 이용하여 선택된 블록 내의 메모리 셀에 예비 소거동작을 수행하는 단계와, 상기 예비 소거동작이 수행된 상기 메모리 셀의 최대문턱전압값을 검출하는 단계와, 상기 검출된 최대 문턱전압 값과 목표로 하는 최대 문턱전압 값 사이의 차를 계산하는 단계, 및 상기 계산 결과를 상기 제1 소거전압에 더한 전압을 소거 시작 바이어스로 설정하는 단계를 포함한다.
본 발명에 있어서, 상기 제1 소거 전압은 14 ∼ 24V일 수 있다.
상기 예비 소거동작을 수행하는 단계는, 상기 블록 내의 메모리 셀에 제1 소거 전압을 인가하는 단계와, 상기 메모리 셀의 소거 상태를 검증하는 단계, 및 소거 검증 단계를 패스하지 못한 메모리 셀에 소정의 스텝 전압 만큼 증가된 소거 전압을 인가하는 단계로 이루어질 수 있다.
상기 스텝 전압은 0.05 ∼ 2.0V 범위 내일 수 있다.
상기 예비 소거동작은 변화된 문턱전압 분포의 최대 문턱전압 값이 0 ∼ 1V 범위 내가 되도록 수행할 수 있다.
상기 최대 문턱전압 값을 검출하는 단계는, 상기 예비 소거가 이루어진 메모리 셀의 워드라인에 스캔 전압을 인가하는 단계와, 상기 스캔 전압이 인가된 메모리 셀이 스캔 단계를 패스했는지의 여부를 판단하는 단계, 및 상기 메모리 셀이 패스된 경우 인가된 스캔 바이어스의 크기를 최대 문턱전압 값으로 판별하고, 페일된 경우 스캔 바이어스를 증감 스캔 바이어스의 크기만큼 감소시켜 인가하는 단계로 이루어질 수 있다.
상기 메모리 셀에 인가하는 초기 스캔 바이어스의 값은 0 ∼ 2V일 수 있다.
상기 증감 스캔 바이어스는 0.01 ∼ 1.0V일 수 있다.
상기 다른 과제를 이루기 위하여 본 발명에 의한 플래시 메모리소자의 소거 방법은, 제1 소거 전압을 이용하여 선택된 블록 내의 메모리 셀에 예비 소거동작을 수행하는 단계와, 상기 예비 소거동작이 수행된 상기 메모리 셀의 최대 문턱전압 값을 검출하는 단계와, 상기 검출된 최대 문턱전압 값과 목표로 하는 최대 문턱전압 값의 차를 계산하는 단계와, 상기 계산결과를 상기 제1 소거 전압에 더한 값을 시작 바이어스로 설정하는 단계, 및 상기 시작 바이어스로부터 시작하여 일정 크기로 증가하는 소거 바이어스와 소거 여부를 검증하기 위한 검증 전압을 교대로 상기 블록 내의 메모리 셀에 인가하여 상기 메모리 셀의 데이터를 소거하는 단계를 포함하는 것을 특징으로 한다.
상기 예비 소거동작은 변화된 문턱전압 분포의 최대문턱전압 값이 0 ∼ 1V 범위 내가 되도록 수행할 수 있다.
상기 최대 문턱전압 값을 검출하는 단계는, 상기 예비 소거가 이루어진 메모리 셀의 워드라인에 스캔 바이어스의 펄스를 인가하는 단계와, 상기 스캔 바이어스가 인가된 메모리 셀 트랜지스터의 온/오프 여부를 검출하는 단계, 및 상기 메모리 셀 트랜지스터가 온된 경우 스캔 바이어스를 증감 스캔 바이어스의 크기만큼 감소시켜 인가하고, 오프된 경우 인가된 스캔 바이어스의 크기를 최대 문턱전압 값으로 판별하는 단계로 이루어질 수 있다.
상기 메모리 셀에 인가하는 초기 스캔 바이어스의 값은 0 ∼ 2V일 수 있다.
상기 증감 스캔 바이어스는 0.01 ∼ 1.0V일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
도 2는 본 발명에 따른 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를 이용한 소거 방법을 설명하기 위하여 나타내 보인 흐름도이다. 그리고, 도 3은 본 발명에 따른 플래시 메모리소자의 소거 방법에서 메모리 셀에 인가하는 소거 바이어스의 파형을 나타내 보인 도면이다. 도 3에서 실선으로 표시된 파형은 메모리 셀의 웰 바이어스를 나타내고, 점선으로 표시된 파형은 메모리 셀의 워드라인 바이어스를 나타낸다. 그리고, 도 4 내지 도 6은 본 발명에 따른 소거 시작 바이어스 설정방법을 설명하기 위하여 나타내 보인 문턱전압 분포도이다.
도 2 내지 도 6을 함께 참조하면, 먼저 제1 소거 바이어스(V1)를 메모리 셀에 인가하여 예비 소거동작을 수행한다(단계 210). 소거 동작은 블록(block) 단위로 이루어지는데, 한 블록 내의 모든 메모리 셀에 제1 소거 바이어스(V1), 대략 14 ∼ 24V 정도의 바이어스를 인가한다. 그러면 메모리 셀의 플로팅게이트에 축적되었던 전하들이 F-N 터널링에 의해 반도체기판으로 이동함으로써 소거가 이루어진다. 본 예비 소거 동작은 일정 레벨에서 블록 내의 모든 메모리 셀들이 패스(pass)될 때까지 일정 스텝 바이어스(Vstep)만큼 소거 바이어스를 증가시켜가면서 수행된다. 즉, 한 펄스의 소거 바이어스를 메모리 셀의 웰에 인가한 다음에는 메모리 셀의 소거 상태를 검증(verify)하고(단계 220), 블록 내의 메모리 셀 중 하나의 메모리 셀이라도 일정 레벨을 패스하지 못한 경우 소정 크기의 스텝 바이어스(step bias) 만큼 소거 바이어스를 증가시켜 가면서 예비 소거 동작을 수행한다. 상기 스텝 바이어스는 0.05 ∼ 2.0V 정도가 바람직하며, 소거 바이어스의 펄스 폭은 100㎲ ∼ 3㎳ 정도가 바람직하다.
예비 소거 동작은 메모리 셀의 문턱전압을 스캔(scan)하기 위해 메모리 셀의 문턱전압을 일정 레벨까지 올려놓기 위하여 수행된다. 예비 소거동작이 수행되면, 도 4에 도시된 바와 같이, 메모리 셀들은 일정 크기 및 폭을 갖는 셀 문턱전압 분포(420)를 갖게 된다. 초기 상태의 문턱전압 분포(410)로부터 예비 소거가 진행되는 동안 차츰 좌측으로 문턱전압 분포가 이동하여, 예비 소거가 완료되는 시점에서는 모든 메모리 셀이 일정 레벨(Vread) 이하의 문턱전압 분포를 갖게 된다. 상기 셀 문턱전압 분포(420)는 그 우측 테일(tail)이 0V에 걸치도록 형성된다. 예컨대, 대략 14 ∼ 24V의 제1 소거 바이어스(V1)를 인가하는 경우, 도시된 바와 같이 셀 문턱전압 분포의 우측 테일(tail) 부분이 0V가 넘도록 형성된다.
한편, 예비 소거에 대한 검증단계(단계 220)의 결과 블록 내의 모든 메모리 셀이 일정 레벨을 패스한 경우, 즉 예비 소거동작이 완료된 후에는, 얻고자 하는 셀 문턱전압 분포(도 5의 520)와 예비 소거에 의해 형성된 셀 문턱전압 분포(도 5 의 510) 사이의 편차(△)를 구한다(단계 240, 250, 260, 270).
이를 위하여 먼저, 예비 소거 동작에 의해 형성된 셀 문턱전압 분포(도 5의 510)의 문턱전압 값을 스캔하는 과정을 수행한다. 구체적으로, 도 6에 도시된 바와 같이, 예비 소거가 이루어진 메모리 셀에 소정 스캔 바이어스(Vscan)의 펄스를 인가한다(단계 240). 스캔 바이어스(Vscan)의 펄스를 인가한 후에는 패스 여부를 판단한다(단계 250). 이때, 패스 여부는 스캔 바이어스(Vscan)의 펄스를 메모리 셀의 워드라인에 인가하여 선택된 트랜지스터가 턴 오프되는 경우 패스된 것으로 판단하고, 턴 온되는 경우에는 페일(fail)로 판단함으로써 결정된다. 이 스캐닝 동작은 예비 소거 동작에서 형성된 문턱전압을 갖는 메모리 셀이 소거 페일이 일어나는 시점의 문턱전압 분포의 우측 테일(tail)의 값을 검출하기 위하여 수행된다. 예비 소거 동작에서의 일정 레벨(Vread)로부터 페일이 발생할 때까지 일정 스텝 바이어스(△Vscan)씩 스캔 바이어스를 감소시켜가면서 메모리 셀의 문턱전압을 스캔한다.
상기 판단 결과 페일이 발생되는 경우에는 그 시점의 인가된 스캔 바이어스(Vscan)가 최대 문턱전압 값인 것으로 판단하여 편차(△), 즉 얻고자 하는 셀 문턱전압 분포(도 5의 520)와 예비 소거에 의해 형성된 셀 문턱전압 분포(도 5의 510) 사이의 편차(△)를 계산한다(단계 270). 상기 편차(△)는 얻고자 하는 셀 문턱전압 분포(520)의 최대 문턱전압 값과 스캐닝을 통해 구한 최대 문턱전압 값 사이의 차이를 구하면 얻을 수 있다.
그러나, 패스된 경우에는 아직 최대 문턱전압 값에 도달하지 못한 것으로 판단하여 스캔 바이어스(Vscan)에 △Vscan을 뺀 값의 스캔 바이어스의 펄스를 인가한다(단계 260). 그리고 다시 단계 240을 수행한다. 이때 인가되는 펄스의 바이어스는 스캔 바이어스(Vscan)에 △Vscan을 뺀 값이 된다. 그리고 다시 패스 여부를 판단하고(단계 250), 페일이 일어날 때까지 증감 스캔 바이어스(△Vscan)를 감소시키는 단계 260과 감소된 바이어스의 펄스를 인가하는 단계 240을 계속적으로 수행한다.
예비 소거 동작에 의해 형성된 셀 문턱전압 분포(510)의 최대 문턱전압 값을 스캐닝한 후에는, 얻고자 하는 셀 문턱전압 분포(520)의 최대 문턱전압 값과 스캐닝에 의해 구해진 최대 문턱전압 값 사이의 편차(△)를 계산한다(단계 270). 상기 편차(△)는 얻고자 하는 셀 문턱전압 분포(520)의 최대 문턱전압 값에서 스캐닝을 통해 구한 최대 문턱전압 값 사이의 차를 구하면 얻을 수 있다.
이와 같이 편차(△)를 구한 다음에는, 도 3에 도시된 바와 같이, 예비 소거동작에 사용된 제1 바이어스(V1)에 상기 편차(△)를 더한 전압을 소거 시작 바이어스(Verase)로 설정한다(단계 280). 이렇게 소거 시작 바이어스(Verase)를 설정한 후에는, 이 소거 시작 바이어스(Verase)를 사용하여 통상의 소거 동작을 수행한다. 즉, 소거 시작 바이어스(Verase)를 블록 내의 모든 메모리 셀에 인가하여 F-N 터널링 현상에 의해 메모리 셀에 저장된 데이터가 소거되도록 하고, 소거가 정상적으로 이루어졌는지를 확인하는 검증(verify) 동작을 수행한다. 검증결과 블록 내 모든 메모 리 셀이 소거된 경우 소거동작을 종료하고, 하나의 셀이라도 소거가 이루어지지 않았을 경우 스텝전압만큼 소거전압을 증가시켜가면서 소거동작 및 검증동작을 반복하여 수행한다.
지금까지 설명한 바와 같이 본 발명에 의한 플래시 메모리소자의 소거 시작전압 설정방법 및 이를 이용한 소거방법에 따르면, 소거 후의 메모리 셀의 문턱전압 분포의 우측 레벨을 조절함으로써 플래시 메모리소자의 신뢰성을 향상시킬 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (14)

  1. 제1 소거 전압을 이용하여 선택된 블록 내의 메모리 셀에 예비 소거동작을 수행하는 단계;
    예비 소거동작이 수행된 상기 메모리 셀의 최대 문턱전압값을 검출하는 단계;
    상기 검출된 최대 문턱전압 값과 목표로 하는 최대 문턱전압 값 사이의 차를 계산하는 단계; 및
    상기 계산 결과를 상기 제1 소거전압에 더한 전압을 소거 시작 바이어스로 설정하는 단계를 포함하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  2. 제1항에 있어서,
    상기 제1 소거 전압은 14 ∼ 24V인 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  3. 제1항에 있어서,
    상기 예비 소거동작을 수행하는 단계는,
    상기 블록 내의 메모리 셀에 제1 소거 전압을 인가하는 단계와,
    상기 메모리 셀의 소거 상태를 검증하는 단계, 및
    소거 검증 단계를 패스하지 못한 메모리 셀에 소정의 스텝 전압 만큼 증가된 소거 전압을 인가하는 단계로 이루어진 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  4. 제3항에 있어서,
    상기 스텝 전압은 0.05 ∼ 2.0V 범위 내인 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  5. 제1항에 있어서,
    상기 예비 소거동작은 변화된 문턱전압 분포의 최대 문턱전압 값이 0 ∼ 1V 범위 내가 되도록 수행하는 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  6. 제1항에 있어서,
    상기 최대 문턱전압 값을 검출하는 단계는,
    상기 예비 소거가 이루어진 메모리 셀의 워드라인에 스캔 전압을 인가하는 단계와,
    상기 스캔 전압이 인가된 메모리 셀이 스캔 단계를 패스했는지의 여부를 판단하는 단계, 및
    상기 메모리 셀이 패스된 경우 인가된 스캔 바이어스의 크기를 최대 문턱전압 값으로 판별하고, 페일된 경우 스캔 바이어스를 증감 스캔 바이어스의 크기만큼 감소시켜 인가하는 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  7. 제6항에 있어서,
    상기 메모리 셀에 인가하는 초기 스캔 바이어스의 값은 0 ∼ 2V인 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  8. 제6항에 있어서,
    상기 증감 스캔 바이어스는 0.01 ∼ 1.0V인 것을 특징으로 하는 플래시 메모리소자의 소거 시작 바이어스 설정방법.
  9. 제1 소거 전압을 이용하여 선택된 블록 내의 메모리 셀에 예비 소거동작을 수행하는 단계;
    상기 예비 소거동작이 수행된 상기 메모리 셀의 최대 문턱전압 값을 검출하는 단계;
    상기 검출된 최대 문턱전압 값과 목표로 하는 최대 문턱전압 값의 차를 계산하는 단계;
    상기 계산결과를 상기 제1 소거 전압에 더한 값을 소거 시작 바이어스로 설정하는 단계; 및
    상기 시작 바이어스로부터 시작하여 일정 크기로 증가하는 소거 바이어스와 소거 여부를 검증하기 위한 검증 전압을 교대로 상기 블록 내의 메모리 셀에 인가하여 상기 메모리 셀의 데이터를 소거하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리소자의 소거 방법.
  10. 제9항에 있어서,
    상기 제1 소거전압은 14 ∼ 24V인 것을 특징으로 하는 플래시 메모리소자의 소거 방법.
  11. 제9항에 있어서,
    상기 예비 소거동작은 변화된 문턱전압 분포의 최대문턱전압 값이 0 ∼ 1V 범위 내가 되도록 수행하는 것을 특징으로 하는 플래시 메모리소자의 소거 방법.
  12. 제9항에 있어서,
    상기 최대 문턱전압 값을 검출하는 단계는,
    상기 예비 소거가 이루어진 메모리 셀의 워드라인에 스캔 바이어스의 펄스를 인가하는 단계와,
    상기 스캔 전압이 인가된 메모리 셀이 스캔 단계를 패스했는지의 여부를 판단하는 단계, 및
    상기 메모리 셀이 패스된 경우 인가된 스캔 바이어스의 크기를 최대 문턱전압 값으로 판별하고, 페일된 경우 스캔 바이어스를 증감 스캔 바이어스의 크기만큼 감소시켜 인가하는 특징으로 하는 플래시 메모리소자의 소거 방법.
  13. 제12항에 있어서,
    상기 메모리 셀에 인가하는 초기 스캔 바이어스의 값은 0 ∼ 2V인 것을 특징으로 하는 플래시 메모리소자의 소거 방법.
  14. 제12항에 있어서,
    상기 증감 스캔 바이어스는 0.01 ∼ 1.0V인 것을 특징으로 하는 플래시 메모리소자의 소거 방법.
KR1020070065842A 2007-06-29 2007-06-29 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법 KR100935723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065842A KR100935723B1 (ko) 2007-06-29 2007-06-29 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065842A KR100935723B1 (ko) 2007-06-29 2007-06-29 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법

Publications (2)

Publication Number Publication Date
KR20090002480A KR20090002480A (ko) 2009-01-09
KR100935723B1 true KR100935723B1 (ko) 2010-01-08

Family

ID=40485472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065842A KR100935723B1 (ko) 2007-06-29 2007-06-29 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법

Country Status (1)

Country Link
KR (1) KR100935723B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894092B2 (en) 2020-08-10 2024-02-06 Samsung Electronics Co., Ltd. Memory system including a nonvolatile memory device, and an erasing method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092911A (ko) 2011-02-14 2012-08-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 데이터 소거 방법
CN113628659B (zh) * 2018-08-28 2023-12-15 长江存储科技有限责任公司 一种擦除方法、装置及计算机可读存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104140A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 소거방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104140A (ko) * 2004-04-28 2005-11-02 주식회사 하이닉스반도체 낸드 플래시 메모리 장치의 소거방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894092B2 (en) 2020-08-10 2024-02-06 Samsung Electronics Co., Ltd. Memory system including a nonvolatile memory device, and an erasing method thereof

Also Published As

Publication number Publication date
KR20090002480A (ko) 2009-01-09

Similar Documents

Publication Publication Date Title
US11915756B2 (en) Nonvolatile semiconductor memory device
KR100749736B1 (ko) 플래시 메모리 장치 및 그것의 소거 방법
KR100780773B1 (ko) 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법
US7518931B2 (en) Method of monitoring an erase threshold voltage distribution in a NAND flash memory device
KR101053002B1 (ko) 비휘발성 반도체 기억 장치 및 그 소거 검증 방법
US7190624B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US6577540B2 (en) Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US20080247236A1 (en) Program method of flash memory device
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
JP2001307492A (ja) 不揮発性半導体メモリ装置の消去方法
KR100741466B1 (ko) 비휘발성 기억 장치의 동작 방법
US7715238B2 (en) Method of operating non-volatile memory device
KR100935723B1 (ko) 플래시 메모리소자의 소거 시작 바이어스 설정방법 및 이를이용한 소거 방법
US8000154B2 (en) Non-volatile memory device and method of controlling a bulk voltage thereof
JP2007250133A (ja) 不揮発性半導体記憶装置のテスト方法
JP2006114109A (ja) 不揮発性メモリのプログラム電圧決定方法
KR100546343B1 (ko) 플래시 메모리 장치의 프로그램 방법
JP2007128608A (ja) 半導体記憶装置および過剰消去セルの修復方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee