TWI841987B - 電路模擬方法、測試裝置、電子設備及介質 - Google Patents
電路模擬方法、測試裝置、電子設備及介質 Download PDFInfo
- Publication number
- TWI841987B TWI841987B TW111123199A TW111123199A TWI841987B TW I841987 B TWI841987 B TW I841987B TW 111123199 A TW111123199 A TW 111123199A TW 111123199 A TW111123199 A TW 111123199A TW I841987 B TWI841987 B TW I841987B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- verified
- repair
- data
- address
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000012360 testing method Methods 0.000 title claims abstract description 17
- 230000008439 repair process Effects 0.000 claims abstract description 199
- 238000003860 storage Methods 0.000 claims abstract description 186
- 238000012795 verification Methods 0.000 claims abstract description 124
- 238000004088 simulation Methods 0.000 claims abstract description 115
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 230000006870 function Effects 0.000 description 46
- 230000015654 memory Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 20
- 210000000352 storage cell Anatomy 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000010187 selection method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 2
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 2
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申請提供一種電路模擬方法、測試裝置、電子設備及介質，所述方法包括：進行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗證單元，對每個待驗證單元進行修復驗證；進行電路模擬，所述電路包括陣列區電路和週邊區電路；輸出電路模擬結果檔，其中包括對所述待驗證單元進行修復驗證的結果。本方案能夠提高修復驗證的效率。
Description
本發明是有關於一種記憶體技術，且特別是有關於一種電路模擬方法、測試裝置、電子設備及介質。
伴隨記憶體技術的發展，記憶體被廣泛應用，比如，動態隨機存取記憶體(Dynamic Random Access Memory，簡稱DRAM)。記憶體的實際生產和使用過程中，有一定概率會產生存儲單元壞點，存儲單元壞點不能正常工作，需進行修復。
因此，如何有效驗證存儲單元的修復，成為需要考慮的問題。
本申請的實施例提供一種電路模擬方法、測試裝置、電子設備及介質。
根據一些實施例，本申請第一方面提供一種電路模擬方法，所述電路包括陣列區電路和週邊區電路，所述方法包括：進
行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗證單元，對每個待驗證單元進行修復驗證，其中，N大於等於10，小於等於20；進行電路模擬；輸出電路模擬結果檔，其中包括對所述待驗證單元進行修復驗證的結果。
在一些實施例中，所述選取N個存儲單元作為待驗證單元，包括：接收N個位址資訊，所述位址資訊包括存儲單元的行位址資訊和列位址資訊，其中，所述行位址資訊屬於存儲陣列的行位址資訊集合，所述列位址資訊屬於存儲陣列的列位址資訊集合；根據所述位址資訊確定所述待驗證單元。
在一些實施例中，所述對每個待驗證單元進行修復驗證，包括：透過修復電路對所述待驗證單元進行修復替換；向修復替換後的所述待驗證單元對應的位址中寫入第一資料；讀取修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功。
在一些實施例中，所述透過修復電路對所述待驗證單元進行修復替換，包括：隨機選取冗餘存儲單元；將所述待驗證單元的位址替換為所述冗餘存儲單元的位址，以完成對所述待驗證單元的修復替換。
在一些實施例中，所述向修復替換後的所述待驗證單元對應的位址中寫入第一資料之前，更包括：讀取所述修復替換後的所述待驗證單元對應的位址；所述向修復替換後的所述待驗證單元對應的位址中寫入第一資料，包括：若當前讀取的資料為
空，則向修復替換後的所述待驗證單元對應的位址中寫入第一資料。
在一些實施例中，所述讀取所述位址之後，更包括：若當前讀取的資料不為空，則判定所述待驗證單元修復失敗並中止流程。
在一些實施例中，述從存儲陣列中，選取N個存儲單元作為待驗證單元之後，以及所述對每個待驗證單元進行修復驗證之前，更包括：向所述待驗證單元中寫入第二資料，所述第二資料與所述第一資料不同；所述對每個待驗證單元進行修復驗證，包括：讀取所述待驗證單元；若當前讀取的資料為所述第二資料，則對所述待驗證單元進行修復驗證。
在一些實施例中，所述讀取所述待驗證單元之後，更包括：若當前讀取的資料不為所述第二資料，則跳過對所述待驗證單元的修復驗證。
在一些實施例中，所述讀取修復替換後的所述待驗證單元對應的位址之後，更包括：若當前讀取的資料不為所述第一資料，則判定所述待驗證單元修復失敗。
根據一些實施例，本申請第二方面提供一種測試裝置，包括：初始化模組，用於進行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗證單元，對每個待驗證單元進行修復驗證，其中，N大於等於10，小於等於20；模擬模組，用於進行電路模擬；所述電路包括陣列區電路和週邊區電
路；輸出模組，用於輸出電路模擬結果檔，其中包括對所述待驗證單元進行修復驗證的結果。
在一些實施例中，所述初始化模組包括：接收單元，用於接收N個位址資訊，所述位址資訊包括存儲單元的行位址資訊和列位址資訊，其中，所述行位址資訊屬於存儲陣列的行位址資訊集合，所述列位址資訊屬於存儲陣列的列位址資訊集合；確定單元，用於根據所述位址資訊確定所述待驗證單元。
在一些實施例中，所述初始化模組包括：修復單元，用於透過修復電路對所述待驗證單元進行修復替換；第一寫入單元，用於向修復替換後的所述待驗證單元對應的位址中寫入第一資料；驗證單元，用於讀取修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功。
在一些實施例中，所述修復單元，具體用於隨機選取冗餘存儲單元；所述修復單元，具體還用於將所述待驗證單元的位址替換為所述冗餘存儲單元的位址，以完成對所述待驗證單元的修復替換。
在一些實施例中，所述初始化模組更包括：第一讀取單元，用於在所述第一寫入單元向修復替換後的所述待驗證單元對應的位址中寫入第一資料之前，讀取所述位址；所述第一寫入單元，具體用於若所述第一讀取單元當前讀取的資料為空，則向修復替換後的所述待驗證單元對應的位址中寫入第一資料。
在一些實施例中，所述驗證單元，還用於在所述第一讀取單元讀取所述位址之後，若所述第一讀取單元當前讀取的資料不為空，則判定所述待驗證單元修復失敗並中止流程。
在一些實施例中，所述初始化模組更包括：第二寫入單元，用於在所述初始化模組從存儲陣列中，選取N個存儲單元作為待驗證單元之後，以及對每個待驗證單元進行修復驗證之前，向所述待驗證單元中寫入第二資料，所述第二資料與所述第一資料不同；第二讀取單元，用於讀取所述待驗證單元；所述初始化模組，具體用於若所述第二讀取單元當前讀取的資料為所述第二資料，則對所述待驗證單元進行修復驗證。
在一些實施例中，所述初始化模組，還用於在所述第二讀取單元讀取所述待驗證單元之後，若所述第二讀取單元當前讀取的資料不為所述第二資料，則跳過對所述待驗證單元的修復驗證。
在一些實施例中，所述驗證單元，還用於在讀取修復替換後的所述待驗證單元對應的位址之後，若當前讀取的資料不為所述第一資料，則判定所述待驗證單元修復失敗。
根據一些實施例，本申請協力廠商面提供一種電子設備，包括：處理器，以及與所述處理器通信連接的記憶體；所述記憶體存儲電腦執行指令；所述處理器執行所述記憶體存儲的電腦執行指令，以實現如前所述的方法。
根據一些實施例，本申請第四方面提供一種電腦可讀存
儲介質，所述電腦可讀存儲介質中存儲有電腦執行指令，所述電腦執行指令被處理器執行時用於實現如前所述的方法。
本申請實施例提供的電路模擬方法、測試裝置、電子設備及介質中，在進行電路模擬的過程中，首先進行模擬環境初始化，初始化包括選取N個存儲單元，並對這些存儲單元進行修復驗證，後續進行電路模擬，最後輸出的電路模擬結果檔包含選取的這些存儲單元的修復驗證結果。上述方案中，將存儲陣列的修復驗證拆分為多次部分存儲單元的修復驗證，每部分存儲單元的驗證結合在電路模擬中進行，從而可以在電路模擬中逐步完成所有存儲單元，即整個存儲陣列的修復驗證。相比專門對整個存儲陣列進行修復驗證，可以大大縮減整體耗時，提高修復驗證的效率。
401:步驟
402:步驟
403:步驟
801:步驟
802:步驟
803:步驟
804:步驟
805:步驟
806:步驟
91:初始化模組
92:模擬模組
93:輸出模組
911:接收單元
912:確定單元
913:修復單元
914:第一寫入單元
915:驗證單元
916:第一讀取單元
917:第二寫入單元
918:第二讀取單元
291:處理器
292:記憶體
293:通信介面
294:匯流排
此處的附圖被併入說明書中並構成本說明書的一部分，示出了符合本申請的實施例，並與說明書一起用於解釋本申請實施例的原理。
圖1是本申請一實施例示出的記憶體的架構示例圖。
圖2為本申請一實施例示出的存儲單元的結構示例圖。
圖3為一示例的電路模擬架構圖。
圖4為一實施例提供的電路模擬方法的流程示意圖。
圖5為一實施例示例的電路模擬架構圖。
圖6為一示例的存儲陣列。
圖7為單次電路模擬下待驗證單元的分佈示例圖。
圖8為圖7的初始狀態示例圖。
圖9為一實施例提供的電路模擬方法的流程示意圖。
圖10為一實施例提供的測試裝置的結構示意圖。
圖11為本申請實施例中提供的一種電子設備的結構示意圖。
通過上述附圖，已示出本申請明確的實施例，後文中將有更詳細的描述。這些附圖和文字描述並不是為了通過任何方式限制本申請構思的範圍，而是通過參考特定實施例為本領域技術人員說明本申請的概念。
這裡將詳細地對示例性實施例進行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數字表示相同或相似的要素。以下示例性實施例中所描述的實施方式並不代表與本申請相一致的所有實施方式。相反，它們僅是與如所附申請專利範圍中所詳述的、本申請的一些方面相一致的裝置和方法的例子。
下面以具體地實施例對本公開的技術方案以及本公開的技術方案如何解決上述技術問題進行詳細說明。下面這幾個具體的實施例可以相互結合，對於相同或相似的概念或過程可能在某
些實施例中不再贅述。下面將結合附圖，對本公開的實施例進行描述。
本申請中的用語“包括”和“具有”用以表示開放式的包括在內的意思，並且是指除了列出的要素/組成部分/等之外還可存在另外的要素/組成部分/等；用語“第一”和“第二”等僅作為標記使用，不是對其對象的數量限制。此外，附圖中的不同元件和區域只是示意性示出，因此本申請不限於附圖中示出的尺寸或距離。
下面以具體地實施例對本申請的技術方案進行詳細說明。下面這幾個具體的實施例可以相互結合，對於相同或相似的概念或過程可能在某些實施例中不再贅述。下面將結合附圖，對本申請的實施例進行描述。
圖1是本申請一實施例示出的記憶體的架構示例圖，如圖1所示，以DRAM作為示例，包括資料登錄/輸出緩衝、行解碼器、列解碼器、感測放大器以及存儲陣列。其中，資料登錄/輸出緩衝屬於週邊區電路，感測放大器、行解碼器、列解碼器以及存儲陣列屬於陣列區電路。存儲陣列主要由行(rows)和列(columns)組成。行沿陣列的行方向與位元線交叉處為存儲陣列的存儲單元。
其中，每個存儲單元用於存儲一個位(bit)的資料。如圖2所示，圖2為本申請一實施例示出的存儲單元的結構示例圖，存儲單元主要由電晶體開關M和電容C組成。其中，電容
用於存儲bit資料，電晶體開關用於根據選中狀態，關斷或導通。
可以透過控制行和列來啟動某個存儲單元，以實現對該存儲單元的訪問。結合讀取場景作為示例：需要讀取存儲單元中bit資料時，可以透過行解碼器選中該存儲單元所在的行(字線)，相應的，圖示中的電晶體開關M導通，透過對列(位元線)信號的感測放大就可以感知到此時電容C上的狀態。例如，如果存儲單元中存儲的bit資料為1，那麼電晶體開關M導通後就會從存儲單元的位元線上讀到1，反之也是同樣的道理。另外，結合寫入場景作為示例：需要向某存儲單元中寫入bit資料時，比如寫入1。可以透過行解碼器選中該存儲單元所在的行(字線)，相應的圖示中的電晶體開關M導通，透過將列(位元線)的邏輯電平設為1，使得電容C充電，即向存儲單元寫入1。反之，如果要寫入0，那麼位元線的邏輯電平設為0，使得電容C放電，即向存儲單元寫入0。
實際應用中，DRAM在生產過程中有一定概率會產生存儲單元壞點，即小部分存儲單元不能正常工作，或者，伴隨設備的老化和損壞不可避免，尤其是運行環境存在挑戰(高溫環境)，並且需要頻繁運行的記憶體，在存儲陣列中可能產生故障的存儲單元，即存儲單元壞點。因此，為了避免因部分存儲單元失效影響記憶體的正常工作，在設計時除了規劃常規的存儲單元作為常規部分，還會多規劃部分存儲單元作為冗餘部分，以實現
對存儲單元壞點的修復。在存儲單元修復方案中，如果測試發現常規部分的存儲單元有壞點，就可以用冗餘部分的存儲單元進行位址替換，例如，將壞點的訪問位址指向冗餘部分的某個正常工作的存儲單元，這樣在後續使用時就不會再訪問到壞點，保證整個記憶體的正常工作。
基於上述，設計的記憶體具備存儲單元修復功能，相應的，在執行測試時，需要對修復功能進行驗證。在一種示例技術中，如圖3所示，圖3為一示例的電路模擬架構圖，與針對其它功能(比如，讀/寫功能等)的專門模擬類似，會針對電路的修復功能建立專門的定向模擬驗證，即專門的修復驗證，來對電路的修復功能進行驗證。但由於冗餘部分的存儲單元較多，因此透過位址替換的壞點修復方案存在大量可能性，需要專門花費大量時間來進行存儲單元修復功能的模擬驗證。需要說明的是，圖中只是一種示例，具體的電路模擬類型和順序可以根據實際需要調整，而不限於圖中的形式。
本申請實施例的一些方面涉及上述考慮。以下結合本申請的一些實施例對方案進行示例介紹。
圖4為一實施例提供的電路模擬方法的流程示意圖，如圖4所示，該電路模擬方法包括：步驟401：進行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗證單元，對每個待驗證單元進行修復驗證；步驟402：進行電路模擬；步驟403：輸出電路模擬結果檔，其中包括對所述待驗證單
元進行修復驗證的結果。
實際應用中，本實施例提供的電路模擬方法可應用在各種記憶體的模擬，作為示例，該電路模擬方法可以應用在包括但不限雙倍速率同步動態(Double Data Rage，簡稱DDR)隨機記憶體(Random Access Memory，簡稱RAM)等的模擬。所述電路包括陣列區電路和週邊區電路。其中，N為正整數，在一個示例中，N大於等於10，小於等於20。
其中，所述電路模擬指除了修復功能以外的其它功能的模擬驗證。舉例來說，所述電路模擬包括但不限於：讀操作功能，寫操作功能，讀寫操作功能、自刷新功能、刷新功能、ZQ校準功能以及掉電預充電功能等功能的模擬。也就是說，本實施例中，將修復功能的模擬驗證，作為其它功能模擬的初始化的一部分，每次選取一些常規部分和冗餘部分的存儲單元進行修復驗證。這樣就無需專門運行巨量的定向模擬來專門驗證修復功能，而是透過每次進行其它功能模擬的運行初始化，對修復驗證貢獻一定的覆蓋率，從而透過多次其它功能的模擬過程中逐漸完成覆蓋整個存儲陣列的修復驗證，提高修復驗證的效率。
結合場景示例：如圖5所示，圖5為一實施例示例的電路模擬架構圖。實際應用中，存儲單元修復的原理主要是完成位址替換的工作，但由於常規部分和冗餘部分的存儲單元數量龐大，專門的修復驗證需要花費大量的連續時段。本實施例中，如圖5所示，在每次其它功能(比如，圖中的功能1、功能2等)
的模擬初始化過程中，選取部分存儲單元進行修復驗證(例如，圖中的修復驗證1~M即為伴隨在各功能模擬的初始化過程中的修復驗證)，以透過多次其它功能的模擬過程中逐漸完成覆蓋整個存儲陣列的修復驗證。
其中，每次修復驗證的待驗證單元的數量可以根據實際情況確定。例如，可以結合模擬項目的數量確定，比如，假設電路測試的模擬專案較多，可在每個模擬項目的初始化過程中選取較少的存儲單元進行修復驗證。或者，所述待驗證單元的數量也可以隨機確定。在一個示例中，所述待驗證單元的數量，即N可以隨機生成。
結合圖5的示例，每次電路模擬(並非專門的修復驗證)的流程大致如下：假設本次電路模擬用於驗證功能1，則先執行功能1的電路模擬初始化，具體的，所述初始化的過程中除了進行功能1的模擬所需的初始化以外，還會選取存儲陣列的N個存儲單元作為待驗證單元，進行對這N個待驗證單元的修復驗證；初始化完成後，進行功能1的正常模擬，最後輸出功能1的電路模擬結果檔。相比於常規的功能1的電路模擬，這裡的區別在於，輸出的電路模擬結果檔更包括所述N個待驗證單元的修復驗證結果。類似的，針對功能2，同樣在初始化的過程中進行對部分存儲單元的修復驗證後，再進行功能2的電路模擬，最後輸出包含該部分存儲單元的修復驗證結果的模擬結果。透過將修復驗證結合至多次模擬的初始化過程中，提高修復模擬的效率。
結合圖1的示例，可知存儲單元可以透過位址來標定，即透過該存儲單元所在的行位址和列位址來確定。因此，為了便於確定當前的待驗證單元，可以透過確定一些位址資訊來確定本次需進行修復驗證的待驗證單元。故在一些實施例中，待驗證單元可以透過位址確定。相應的，步驟401中，所述選取N個存儲單元作為待驗證單元，具體可以包括：接收N個位址資訊，所述位址資訊包括存儲單元的行位址資訊和列位址資訊，其中，所述行位址資訊屬於存儲陣列的行位址資訊集合，所述列位址資訊屬於存儲陣列的列位址資訊集合；根據所述位址資訊確定所述待驗證單元。
其中，所述N個位址資訊即表徵N個待驗證單元，所述N個位址資訊可以隨機指定。舉例來說，所述N可以為10個。結合存儲陣列的陣列排布特點，在一個示例中，所述N個位址資訊可以包括同一行位址下的多個列位址，即選取位於同一行的存儲單元作為待驗證單元，例如，選取行位址為1下的多個存儲單元，相應的，這些存儲單元的位址資訊為<1，X>，其中X可填入N個不同的列位址。作為可選的實施方式，在行位址相同的情況下，各個列位址可以隨機選取。結合圖6示例，圖6為一示例的存儲陣列，在圖6中，該存儲陣列為A×B陣列(圖中只是一種示例)，第一虛線框的部分為在某行位址(例如，行位址為1)下隨機選取的N個待驗證單元，結合圖示的情形，這裡的N為B。
在另一個示例中，所述N個位址資訊可以包括同一列位址下的多個行位址，即選取位於同一列的存儲單元作為待驗證單元，例如，選取列位址為2下的多個存儲單元，相應的，這些存儲單元的位址資訊為<Y，2>，其中Y可填入N個不同的行位址。同樣作為可選的實施方式，在列位址相同的情況下，各個行位址可以隨機選取。仍結合圖6示例，圖6中第二虛線框的部分為在某列位址(例如，列位址為2)下隨機選取的N個待驗證單元，結合圖示的情形，這裡的N為A。
透過上述示例的待驗證單元選取方式，可以結合存儲陣列的排布特點，可靠地遍歷存儲陣列進行修復驗證。實際應用中，還可以基於不同的待驗證單元選取方式，設定不同的隨機模式。例如，在上述兩個示例結合實施的方式下，可以將行位址相同列位址隨機的選取方式設定為第一隨機模式，將列位址相同行位址隨機的選取方式設定為第二隨機模式。後續，在進行基於電路模擬的修復驗證時，透過選擇第一隨機模式或第二隨機模式來方便快捷地確定修復驗證的遍歷方式。
其中，待驗證單元的修復驗證採用的手段不限。在一些實施例中，步驟401中，所述對每個待驗證單元進行修復驗證，具體可以包括：透過修復電路對所述待驗證單元進行修復替換；向修復替換後的所述待驗證單元對應的位址中寫入第一資料；讀取修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功。
其中，修復電路的原理主要是完成位址替換工作，其實現結構不限，具體可以參照相關技術。在一個示例中，所述透過修復電路對所述待驗證單元進行修復替換，具體可以包括：隨機選取冗餘存儲單元；將所述待驗證單元的位址替換為所述冗餘存儲單元的位址，以完成對所述待驗證單元的修復替換。
本示例中，透過修復電路實現冗餘存儲單元的隨機選取，並用冗餘存儲單元的位址替換待驗證單元的位址，能夠方便地完成待驗證單元的修復替換，從而便於後續進行修復成功與否的驗證。
上述實施例中，為了對待驗證單元進行修復驗證，先透過修復電路進行待驗證單元的修復替換，即將待驗證單元的位址用某個冗餘存儲單元的位址進行替換。後續記憶體工作時，如果能夠成功用冗餘存儲單元代替待驗證單元，即修復成功。也就是說，修復替換後的待驗證單元對應的位址，如果能夠實現正常的讀寫，則證明待存儲單元的修復成功。故本示例中，針對修復替換後的待驗證單元，先向其對應的位址寫入第一資料，之後再讀取該位址下的資料，如果同樣為之前寫入的第一資料，則說明位址替換成功，即修復成功。
基於上述實施例，在另一種情形下，所述讀取修復替換後的所述待驗證單元對應的位址之後，更包括：若當前讀取的資料不為所述第一資料，則判定所述待驗證單元修復失敗。
結合實際場景示例：在針對某待驗證單元進行修復後，
可以進行修復後單元的讀寫功能驗證，如果修復後的單元讀寫功能正常，則說明修復成功。作為示例，在對待驗證單元進行修復後，向修復後對應的位址寫入第一資料。在寫入第一資料之後，再讀取位址下的資料，如果為所述第一資料，則說明修復後的單元可以進行正常的讀寫，即修復成功。反之，在寫入第一資料後，如果從位址中讀取的資料不為之前寫入的所述第一資料，則說明修復後的單元不能完成正常的讀寫，即修復失敗。
上述實施例中，透過向修復後的待驗證單元對應的位址寫入資料，以及比較從替換後位址讀取的資料和寫入的資料是否一致，能夠便捷地完成待存儲單元的修復驗證，進一步簡化每次電路模擬初始化中的修復驗證流程，從而進一步提高修復驗證的效率。
此外，為了進一步保證修復驗證的準確性，基於上述的實施例，在一個示例中，在所述向修復替換後的所述待驗證單元對應的位址中寫入第一資料之前，更包括：讀取所述修復替換後的所述待驗證單元對應的位址；所述向修復替換後的所述待驗證單元對應的位址中寫入第一資料，包括：若當前讀取的資料為空，則向修復替換後的所述待驗證單元對應的位址中寫入第一資料。
結合場景示例：在針對某待驗證單元的修復過程中，先選取冗餘存儲單元，基於選取的該冗餘存儲單元，進行所述待驗證單元的修復替換，具體過程可以為用冗餘存儲單元的位址替換
待驗證單元的原本位址。故可以理解，如果修復成功，則待驗證單元的位址應替換為冗餘存儲單元的位址，相應的，當前從修復後的位址讀取的資料應為替換後的位址下存儲的資料。因此，本示例中，在執行對待驗證單元的修復後，讀取待驗證單元當前對應的位址，如果當前讀取的資料為空，則說明位址替換成功，從而執行後續的修復驗證，比如位址替換後的存儲單元讀寫是否正常等。
基於上述示例，在另一種情形下，所述讀取所述位址之後，更包括：若當前讀取的資料不為空，則判定所述待驗證單元修復失敗並中止流程。
結合前述場景示例：在執行修復後，讀取修復後單元當前對應的位址，即所述位址，如果從位址讀取的資料不為空，則說明讀取的位址可能仍為修復前的原本位址，或者至少不為空閒的冗餘存儲位址，均證明修復失敗。實際應用中，冗餘存儲單元被用於進行常規存儲單元的修復之前(即空閒的冗餘存儲位址)，其存儲的資料為空。為了保證修復的有效性，對用於修復後的存儲單元要求如下，為待驗證單元進行修復替換所採用的冗餘存儲單元，應避免為其它常規存儲單元的替換單元，即選擇的冗餘存儲單元當前應為空閒的存儲單元。也就是說，同一冗餘存儲單元不能同時作為多個常規存儲單元的修復替換單元，這是為了保證記憶體的正常工作。
上述示例中，讀取修復後的待驗證單元對應的位址，若
讀取的資料為空，方繼續執行後續的修復驗證，能夠及時檢測出修復錯誤，從而避免進行不必要的後續處理，提高驗證效率，節省資源。
實際應用中，為了避免同一存儲單元被重複進行修復驗證，在一些實施例中，在步驟401中所述從存儲陣列中，選取N個存儲單元作為待驗證單元之後，以及在步驟401中所述對每個待驗證單元進行修復驗證之前，更包括：向所述待驗證單元中寫入第二資料，所述第二資料與所述第一資料不同；相應的，步驟401中，所述對每個待驗證單元進行修復驗證，包括：讀取所述待驗證單元；若當前讀取的資料為所述第二資料，則對所述待驗證單元進行修復驗證。
結合場景示例：將存儲陣列的修復驗證分批進行，即每次電路模擬的初始化過程中，選取N個存儲單元作為待驗證單元進行修復驗證。舉例來說，如圖7所示，圖7為單次電路模擬下待驗證單元的分佈示例圖。在選取N個待驗證單元後，會針對其中的每個待驗證單元進行修復驗證。如圖7所示，假設虛線框中的存儲單元為本次電路模擬中選取的N個待驗證單元，需針對其中的每個單元分別進行修復驗證。那麼，每次進行修復驗證的待驗證單元，應避免為之前已完成修復驗證的單元，否則會導致同一存儲單元被重複進行修復驗證，影響驗證效率。
針對上述情況，在本示例中，在選取N個待驗證單元後，先向本次選取的所有待驗證單元寫入第二資料(比如，資料
1)，例如，圖8為圖7的初始狀態示例圖，即在選取圖示的待驗證單元後，向所有的待驗證單元寫入1。之後在針對每個待驗證單元進行修復驗證的過程中，修復後的單元可能被寫入其它資料，比如前述的第一資料(比如，資料0)，具體可以參見前述關於修復驗證的流程，其中，所述第一資料不同於所述第二資料，比如兩者的邏輯狀態可以相反。基於上述方法，在N個待驗證單元中，從已完成修復驗證的單元中讀取的資料將不為原先寫入的第二資料，而為修復驗證過程中寫入的第一資料。結合圖示舉例，經過部分待驗證單元的修復驗證後，虛線框內的各待驗證單元中，帶陰影的部分單元中存儲第一資料，比如0，不帶陰影的部分單元中存儲第二資料，比如1，則當前的待驗證單元如為非陰影部分中的一個單元，即從待驗證單元的當前位址下讀出1，則可執行後續的修復驗證，如為陰影部分中的一個單元，即從待驗證單元的當前位址下讀出0，則直接跳過該單元，選擇一個新的單元。
基於此，在對當前確定的待驗證單元進行修復驗證之前，先讀取該待驗證單元，如果讀出的資料為所述第二資料，則說明該待驗證單元未被修復過，可以進行後續的修復驗證。反之，如果讀出的資料為所述第一資料，則說明該待驗證單元被修復過，可直接跳過。實際應用中，跳過後可選取另一待驗證單元進行修復驗證。故在一示例中，所述讀取所述待驗證單元之後，更包括：若當前讀取的資料不為所述第二資料，則跳過對所述待
驗證單元的修復驗證。
上述實施例中，在選取待驗證單元後向所有待驗證單元寫入第二資料，後續在針對每個待驗證單元進行修復驗證之前，先檢測該待驗證單元下的讀出資料是否為第二資料，以避免重複驗證，進一步提高修復驗證的效率。
本實施例提供的電路模擬方法中，在進行電路模擬的過程中，首先進行模擬環境初始化，初始化包括選取N個存儲單元，並對這些存儲單元進行修復驗證，後續進行電路模擬，最後輸出的電路模擬結果檔包含選取的這些存儲單元的修復驗證結果。上述方案中，將存儲陣列的修復驗證拆分為多次部分存儲單元的修復驗證，每部分存儲單元的驗證結合在電路模擬中進行，從而可以在電路模擬中逐步完成所有存儲單元，即整個存儲陣列的修復驗證。相比專門對整個存儲陣列進行修復驗證，可以大大縮減整體耗時，提高修復驗證的效率。
需要說明的是，前述實施例可以單獨或結合實施。在一些結合實施的示例中，圖9為一實施例提供的電路模擬方法的流程示意圖，如圖9所示，圖中主要針對修復驗證的過程進行示例說明，關於電路模擬的流程，比如，初始化以及電路模擬等步驟，可參見前述實施例的內容，具體的，該方法包括：步驟801：從存儲陣列中，選取N個存儲單元作為待驗證單元，並向所述待驗證單元中寫入第二資料(Data2)；步驟802：讀取待驗證單元，若當前讀取的資料為所述第二資料，則執行步驟803，
否則，跳過所述待驗證單元，對下一個待驗證單元進行讀取；步驟803：隨機選取冗餘存儲單元，並將所述待驗證單元的位址替換為所述冗餘存儲單元的位址；步驟804：讀取修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為空，則執行步驟805；否則，判定所述待驗證單元修復失敗；步驟805：向所述位址中寫入第一資料(Data1)；步驟806：讀取所述位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功；否則，判定所述待驗證單元修復失敗。
實際應用中，如果判定修復失敗，可檢查修復電路的相關電路邏輯，以及時排查解決導致修復失敗的故障。
本實施例提供的電路模擬方法中，在進行電路模擬的過程中，首先進行模擬環境初始化，初始化包括選取N個存儲單元，並對這些存儲單元進行修復驗證，後續進行電路模擬，最後輸出的電路模擬結果檔包含選取的這些存儲單元的修復驗證結果。上述方案中，將存儲陣列的修復驗證拆分為多次部分存儲單元的修復驗證，每部分存儲單元的驗證結合在電路模擬中進行，從而可以在電路模擬中逐步完成所有存儲單元，即整個存儲陣列的修復驗證。相比專門對整個存儲陣列進行修復驗證，可以大大縮減整體耗時，提高修復驗證的效率。
圖10為一實施例提供的測試裝置的結構示意圖，如圖10所示，該測試裝置包括：初始化模組91，用於進行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗
證單元，對每個待驗證單元進行修復驗證，其中，N大於等於10，小於等於20；模擬模組92，用於進行電路模擬；所述電路包括陣列區電路和週邊區電路；輸出模組93，用於輸出電路模擬結果檔，其中包括對所述待驗證單元進行修復驗證的結果。
實際應用中，本實施例提供的測試裝置可應用在各種記憶體的模擬，作為示例，該測試裝置可以應用在包括但不限雙倍速率同步動態隨機記憶體DDR RAM等的模擬。
其中，所述電路模擬指除了修復功能以外的其它功能的模擬驗證。舉例來說，所述電路模擬包括但不限於：讀操作功能，寫操作功能，讀寫操作功能、自刷新功能、刷新功能、ZQ校準功能以及掉電預充電功能等功能的模擬。
在一個示例中，所述待驗證單元的數量，即N可以隨機生成。
在一些實施例中，待驗證單元可以透過位址確定。相應的，初始化模組91包括：接收單元911，用於接收N個位址資訊，所述位址資訊包括存儲單元的行位址資訊和列位址資訊，其中，所述行位址資訊屬於存儲陣列的行位址資訊集合，所述列位址資訊屬於存儲陣列的列位址資訊集合；確定單元912，用於根據所述位址資訊確定所述待驗證單元。
在一個示例中，所述N個位址資訊可以包括同一行位址下的多個列位址。在另一個示例中，所述N個位址資訊可以包括同一列位址下的多個行位址。
實際應用中，還可以基於不同的待驗證單元選取方式，設定不同的隨機模式。例如，可以將行位址相同列位址隨機的選取方式設定為第一隨機模式，將列位址相同行位址隨機的選取方式設定為第二隨機模式。
在一些實施例中，初始化模組91包括：修復單元913，用於透過修復電路對所述待驗證單元進行修復替換；第一寫入單元914，用於向修復替換後的所述待驗證單元對應的位址中寫入第一資料；驗證單元915，用於讀取修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功。
基於上述實施例，在另一種情形下，驗證單元915，還用於在讀取修復替換後的所述待驗證單元對應的位址之後，若當前讀取的資料不為所述第一資料，則判定所述待驗證單元修復失敗。
在一個示例中，修復單元913，具體用於隨機選取冗餘存儲單元；修復單元913，具體還用於將所述待驗證單元的位址替換為所述冗餘存儲單元的位址，以完成對所述待驗證單元的修復替換。
上述實施例中，透過向修復後的待驗證單元對應的位址寫入資料，以及比較從替換後位址讀取的資料和寫入的資料是否一致，能夠便捷地完成待存儲單元的修復驗證，進一步簡化每次電路模擬初始化中的修復驗證流程，從而進一步提高修復驗證的
效率。
此外，為了進一步保證修復驗證的準確性，基於上述的實施例，在一個示例中，初始化模組91更包括：第一讀取單元916，用於在第一寫入單元914向修復替換後的所述待驗證單元對應的位址中寫入第一資料之前，讀取所述位址；第一寫入單元914，具體用於若第一讀取單元916當前讀取的資料為空，則向修復替換後的所述待驗證單元對應的位址中寫入第一資料。
基於上述示例，在另一種情形下，驗證單元915，還用於在所述第一讀取單元916讀取所述位址之後，若所述第一讀取單元916當前讀取的資料不為空，則判定所述待驗證單元修復失敗並中止流程。
上述示例中，讀取修復後的待驗證單元對應的位址，若讀取的資料為空，方繼續執行後續的修復驗證，能夠及時檢測出修復錯誤，從而避免進行不必要的後續處理，提高驗證效率，節省資源。
實際應用中，為了避免同一存儲單元被重複進行修復驗證，在一些實施例中，初始化模組91更包括：第二寫入單元917，用於在初始化模組91從存儲陣列中，選取N個存儲單元作為待驗證單元之後，以及對每個待驗證單元進行修復驗證之前，向所述待驗證單元中寫入第二資料，所述第二資料與所述第一資料不同；第二讀取單元918，用於讀取所述待驗證單元；初始化模組91，具體用於若第二讀取單元918當前讀取的資料為所述第
二資料，則對所述待驗證單元進行修復驗證。
在一示例中，初始化模組91，還用於在第二讀取單元918讀取所述待驗證單元之後，若所述第二讀取單元當前讀取的資料不為所述第二資料，則跳過對所述待驗證單元的修復驗證。
上述實施例中，在選取待驗證單元後向所有待驗證單元寫入第二資料，後續在針對每個待驗證單元進行修復驗證之前，先檢測該待驗證單元下的讀出資料是否為第二資料，以避免重複驗證，進一步提高修復驗證的效率。
本實施例提供的測試裝置，在進行電路模擬的過程中，首先進行模擬環境初始化，初始化包括選取N個存儲單元，並對這些存儲單元進行修復驗證，後續進行電路模擬，最後輸出的電路模擬結果檔包含選取的這些存儲單元的修復驗證結果。上述方案中，將存儲陣列的修復驗證拆分為多次部分存儲單元的修復驗證，每部分存儲單元的驗證結合在電路模擬中進行，從而可以在電路模擬中逐步完成所有存儲單元，即整個存儲陣列的修復驗證。相比專門對整個存儲陣列進行修復驗證，可以大大縮減整體耗時，提高修復驗證的效率。
圖11為本申請實施例中提供的一種電子設備的結構示意圖，如圖11所示，該電子設備包括：處理器(processor)291，電子設備更包括了記憶體(memory)292；還可以包括通信介面(Communication Interface)293和匯流排294。其中，處理器291、記憶體292、通信介面293、可以透過匯流排294完成相
互間的通信。通信介面293可以用於資訊傳輸。處理器291可以調用記憶體292中的邏輯指令，以執行上述實施例的方法。
此外，上述的記憶體292中的邏輯指令可以透過軟體功能單元的形式實現並作為獨立的產品銷售或使用時，可以存儲在一個電腦可讀取存儲介質中。
記憶體292作為一種電腦可讀存儲介質，可用於存儲軟體程式、電腦可執行程式，如本申請實施例中的方法對應的程式指令/模組。處理器291透過運行存儲在記憶體292中的軟體程式、指令以及模組，從而執行功能應用以及資料處理，即實現上述方法實施例中的方法。
記憶體292可包括存儲程式區和存儲資料區，其中，存儲程式區可存儲作業系統、至少一個功能所需的應用程式；存儲資料區可存儲根據終端設備的使用所創建的資料等。此外，記憶體292可以包括高速隨機存取記憶體，還可以包括非易失性記憶體。
本申請實施例提供一種電腦可讀存儲介質，所述電腦可讀存儲介質中存儲有電腦執行指令，所述電腦執行指令被處理器執行時用於實現如前述實施例所述的方法。
本領域技術人員在考慮說明書及實踐這裡公開的發明後，將容易想到本申請的其它實施方案。本申請旨在涵蓋本申請的任何變型、用途或者適應性變化，這些變型、用途或者適應性變化遵循本申請的一般性原理並包括本申請未公開的本技術領域
中的公知常識或慣用技術手段。說明書和實施例僅被視為示例性的，本申請的真正範圍和精神由下面的申請專利範圍指出。
應當理解的是，本申請並不局限於上面已經描述並在附圖中示出的精確結構，並且可以在不脫離其範圍進行各種修改和改變。本申請的範圍僅由所附的申請專利範圍來限制。
401:步驟
402:步驟
403:步驟
Claims (8)
- 一種電路模擬方法，所述電路包括陣列區電路和週邊區電路，所述方法包括：進行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗證單元，對每個待驗證單元進行修復驗證，其中，N大於等於10，小於等於20；進行電路模擬；輸出電路模擬結果檔，其中包括對所述待驗證單元進行修復驗證的結果；其中所述對每個待驗證單元進行修復驗證，包括：透過修復電路對所述待驗證單元進行修復替換；向修復替換後的所述待驗證單元對應的位址中寫入第一資料；讀取所述修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功；其中，所述透過修復電路對所述待驗證單元進行修復替換，包括：隨機選取冗餘存儲單元；將所述待驗證單元的位址替換為所述冗餘存儲單元的位址，以完成對所述待驗證單元的修復替換；其中，所述向修復替換後的所述待驗證單元對應的位址中寫 入第一資料之前，更包括：讀取所述修復替換後的所述待驗證單元對應的位址；所述向修復替換後的所述待驗證單元對應的位址中寫入第一資料，包括：若當前讀取的資料為空，則向修復替換後的所述待驗證單元對應的位址中寫入第一資料。
- 如請求項1所述的方法，其中所述選取N個存儲單元作為待驗證單元，包括：接收N個位址資訊，所述位址資訊包括存儲單元的行位址資訊和列位址資訊，其中，所述行位址資訊屬於存儲陣列的行位址資訊集合，所述列位址資訊屬於存儲陣列的列位址資訊集合；根據所述位址資訊確定所述待驗證單元。
- 如請求項1所述的方法，其中所述讀取所述修復替換後的所述待驗證單元對應的所述位址之後，更包括：若當前讀取的資料不為空，則判定所述待驗證單元修復失敗並中止流程。
- 如請求項1所述的方法，其中所述從存儲陣列中，選取N個存儲單元作為待驗證單元之後，以及所述對每個待驗證單元進行修復驗證之前，更包括：向所述待驗證單元中寫入第二資料，所述第二資料與所述第一資料不同；所述對每個待驗證單元進行修復驗證，包括： 讀取所述待驗證單元；若當前讀取的資料為所述第二資料，則對所述待驗證單元進行修復驗證；其中，所述讀取所述待驗證單元之後，更包括：若當前讀取的資料不為所述第二資料，則跳過對所述待驗證單元的修復驗證。
- 如請求項1、3或者4中任一項所述的方法，其中所述讀取修復替換後的所述待驗證單元對應的位址之後，更包括：若當前讀取的資料不為所述第一資料，則判定所述待驗證單元修復失敗。
- 一種測試裝置，包括：初始化模組，用於進行模擬環境初始化，其中包括：從存儲陣列中，選取N個存儲單元作為待驗證單元，對每個待驗證單元進行修復驗證，其中，N大於等於10，小於等於20；模擬模組，用於進行電路模擬；所述電路包括陣列區電路和週邊區電路；輸出模組，用於輸出電路模擬結果檔，其中包括對所述待驗證單元進行修復驗證的結果；其中所述初始化模組包括：修復單元，用於透過修復電路對所述待驗證單元進行修復替換；第一寫入單元，用於向修復替換後的所述待驗證單元 對應的位址中寫入第一資料；驗證單元，用於讀取修復替換後的所述待驗證單元對應的位址，若當前讀取的資料為所述第一資料，則判定所述待驗證單元修復成功；其中，所述修復單元，具體用於隨機選取冗餘存儲單元；所述修復單元，具體還用於將所述待驗證單元的位址替換為所述冗餘存儲單元的位址，以完成對所述待驗證單元的修復替換；其中，所述初始化模組更包括：第一讀取單元，用於在所述第一寫入單元向修復替換後的所述待驗證單元對應的位址中寫入第一資料之前，讀取所述位址；所述第一寫入單元，具體用於若所述第一讀取單元當前讀取的資料為空，則向修復替換後的所述待驗證單元對應的位址中寫入第一資料。
- 如請求項6所述的測試裝置，其中所述初始化模組包括：接收單元，用於接收N個位址資訊，所述位址資訊包括存儲單元的行位址資訊和列位址資訊，其中，所述行位址資訊屬於存儲陣列的行位址資訊集合，所述列位址資訊屬於存儲陣列的列位址資訊集合；確定單元，用於根據所述位址資訊確定所述待驗證單元。
- 一種電腦可讀存儲介質，所述電腦可讀存儲介質中存儲有電腦執行指令，所述電腦執行指令被處理器執行時用於實現如請求項1-5中任一項所述的方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210434613.0A CN116976251A (zh) | 2022-04-24 | 2022-04-24 | 电路仿真方法、测试装置、电子设备及介质 |
| CN202210434613.0 | 2022-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202343463A TW202343463A (zh) | 2023-11-01 |
| TWI841987B true TWI841987B (zh) | 2024-05-11 |
Family
ID=88480206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111123199A TWI841987B (zh) | 2022-04-24 | 2022-06-22 | 電路模擬方法、測試裝置、電子設備及介質 |
Country Status (3)
| Country | Link |
|---|---|
| CN (1) | CN116976251A (zh) |
| TW (1) | TWI841987B (zh) |
| WO (1) | WO2023206722A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070094534A1 (en) * | 2005-10-24 | 2007-04-26 | Andreev Alexander E | RRAM memory error emulation |
| US20100251043A1 (en) * | 2009-03-24 | 2010-09-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, circuit function veryfication device and method of veryfying circuit function |
| US20150221361A1 (en) * | 2014-02-05 | 2015-08-06 | Yun-Young Lee | Semiconductor Memory Devices Including Redundancy Memory Cells |
| TWI497516B (zh) * | 2011-12-20 | 2015-08-21 | Ind Tech Res Inst | 可修復之多層記憶體晶片堆疊及其方法 |
| US20220113889A1 (en) * | 2020-10-13 | 2022-04-14 | Samsung Electronics Co., Ltd. | Method of testing memory device, memory built-in self test (mbist) circuit, and memory device for reducing test time |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3297213B2 (ja) * | 1994-08-18 | 2002-07-02 | 株式会社東芝 | 集積回路シミュレータ及び集積回路のシミュレーション方法 |
| US8438431B2 (en) * | 2009-11-10 | 2013-05-07 | International Business Machines Corporation | Support element office mode array repair code verification |
| CN112232006B (zh) * | 2020-10-26 | 2021-07-02 | 海光信息技术股份有限公司 | 一种标准单元库验证方法、装置、电子设备及存储介质 |
| CN112464500B (zh) * | 2020-12-24 | 2021-10-29 | 芯天下技术股份有限公司 | 备份cell替换电路验证方法、装置、存储介质和终端 |
-
2022
- 2022-04-24 CN CN202210434613.0A patent/CN116976251A/zh active Pending
- 2022-06-07 WO PCT/CN2022/097463 patent/WO2023206722A1/zh unknown
- 2022-06-22 TW TW111123199A patent/TWI841987B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070094534A1 (en) * | 2005-10-24 | 2007-04-26 | Andreev Alexander E | RRAM memory error emulation |
| US20100251043A1 (en) * | 2009-03-24 | 2010-09-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, circuit function veryfication device and method of veryfying circuit function |
| TWI497516B (zh) * | 2011-12-20 | 2015-08-21 | Ind Tech Res Inst | 可修復之多層記憶體晶片堆疊及其方法 |
| US20150221361A1 (en) * | 2014-02-05 | 2015-08-06 | Yun-Young Lee | Semiconductor Memory Devices Including Redundancy Memory Cells |
| US20220113889A1 (en) * | 2020-10-13 | 2022-04-14 | Samsung Electronics Co., Ltd. | Method of testing memory device, memory built-in self test (mbist) circuit, and memory device for reducing test time |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116976251A (zh) | 2023-10-31 |
| WO2023206722A1 (zh) | 2023-11-02 |
| TW202343463A (zh) | 2023-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10445177B2 (en) | Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands | |
| US9823964B2 (en) | Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation | |
| US8161355B2 (en) | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process | |
| CN112667445B (zh) | 封装后的内存修复方法及装置、存储介质、电子设备 | |
| US8913451B2 (en) | Memory device and test method thereof | |
| US9880900B2 (en) | Method for scrubbing and correcting DRAM memory data with internal error-correcting code (ECC) bits contemporaneously during self-refresh state | |
| US20180166150A1 (en) | Memory device including virtual fail generator and memory cell repair method thereof | |
| US7719914B2 (en) | Semiconductor memory and test system | |
| JP4322694B2 (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
| US11748007B2 (en) | Memory, memory system, and operation method of memory system | |
| US8867288B2 (en) | Memory device and test method thereof | |
| JP4569182B2 (ja) | 半導体装置 | |
| US10802759B2 (en) | Memory system including memory device and memory controller, and operating method thereof | |
| TWI841987B (zh) | 電路模擬方法、測試裝置、電子設備及介質 | |
| CN101563675A (zh) | 具有高写入并行度的用于快闪存储器的列冗余 | |
| CN109215724B (zh) | 存储器自动检测和修复的方法及装置 | |
| US20230342527A1 (en) | Method of circuit simulation, test apparatus, electronic device, and medium | |
| CN115877171A (zh) | 一种芯片测试方法和装置 | |
| JP3938298B2 (ja) | パリティセルアレイを有するメモリ回路 | |
| US11906584B2 (en) | Simulation method and system of verifying operation of semiconductor memory device of memory module at design level | |
| US20110228620A1 (en) | Testing method for semiconductor memory device | |
| US20240290414A1 (en) | Methods of testing repair circuits of memory devices | |
| CN110610737B (zh) | 存储器的修复方法 | |
| US20240021260A1 (en) | Memory, memory system and operation method of memory | |
| JPH09204800A (ja) | 集積回路半導体ランダムアクセス・メモリ装置 |