TWI497516B - 可修復之多層記憶體晶片堆疊及其方法 - Google Patents

可修復之多層記憶體晶片堆疊及其方法 Download PDF

Info

Publication number
TWI497516B
TWI497516B TW101125360A TW101125360A TWI497516B TW I497516 B TWI497516 B TW I497516B TW 101125360 A TW101125360 A TW 101125360A TW 101125360 A TW101125360 A TW 101125360A TW I497516 B TWI497516 B TW I497516B
Authority
TW
Taiwan
Prior art keywords
memory
redundant
chip
address
repair
Prior art date
Application number
TW101125360A
Other languages
English (en)
Other versions
TW201327568A (zh
Inventor
Ming Hsueh Wu
Kun Lun Luo
Chen An Chen
Yee Wen Chen
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101125360A priority Critical patent/TWI497516B/zh
Priority to CN201210323530.0A priority patent/CN103177771B/zh
Publication of TW201327568A publication Critical patent/TW201327568A/zh
Application granted granted Critical
Publication of TWI497516B publication Critical patent/TWI497516B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

可修復之多層記憶體晶片堆疊及其方法
本揭露是有關於一種晶片堆疊，且特別是有關於一種可修復之多層記憶體晶片堆疊。
三維晶片整合技術可用於縮短內連線(interconnection)的導線長度，提高系統運作效率。對於具有規律性架構的電子元件，例如記憶體晶片，使用三維晶片整合技術，可依現有的晶片製作方式順利達成彈性擴充記憶體容量，而無須重新佈局，另外製作新的光罩來符合新應用硬體的記憶體需求。三維整合技術意指藉由穿透矽通孔(Through Silicon Via，以下稱TSV)內連線製程將多個半導體晶片堆疊於同一個封裝中。記憶體晶片內部通常會被置放至少一個冗餘(Redundant或Spare)記憶體區塊，以便修復記憶體晶片。
本揭露提供一種可修復之多層記憶體晶片堆疊，其中冗餘修復單元可以被用來修復晶片堆疊中的任意記憶體晶片。
本揭露實施例提出一種可修復之多層記憶體晶片堆疊。所述晶片堆疊包括多個記憶體晶片。這些記憶體晶片均耦接至位址匯流排與資料匯流排。每一個記憶體晶片各 自包括控制單元、解碼單元、記憶體陣列模組以及冗餘修復單元。控制單元接收一識別碼而對應產生啟動信號。解碼單元耦接至位址匯流排以接收記憶體位址而產生解碼位址(decoded address)。記憶體陣列模組耦接至解碼單元以接收該解碼位址，以及耦接至該控制單元以接收該啟動信號。其中，記憶體陣列模組依據該啟動信號來決定是否允許資料匯流排存取記憶體陣列模組中該解碼位址所對應的資料。冗餘修復單元耦接解碼單元，其中該冗餘修復單元包括至少一組冗餘修復元件(redundant repair element)，每一組冗餘修復元件係由一個有效欄位、一個晶片識別欄位、一個失效位址欄位以及一個冗餘記憶體組成。當在該冗餘修復單元中的一組冗餘修復元件之有效欄位的值為有效(或致能)，且該冗餘修復元件之該晶片識別欄位的值吻合該識別碼，以及該冗餘修復元件之該失效位址欄位的值吻合該解碼位址時，則該冗餘修復元件之該冗餘記憶體被耦接至資料匯流排。
另本揭露實施例提出一種多層記憶體晶片堆疊之修復方法，包括：於一記憶體晶片中配置一個冗餘修復單元，其中所述冗餘修復單元包括至少一組冗餘修復元件，每一組冗餘修復元件各自包含一有效欄位、一晶片識別欄位、一失效位址欄位以及一冗餘記憶體；解碼一位址匯流排的一記憶體位址，以產生一解碼位址與一解碼冗餘位址；若一識別碼吻合，且解碼位址的對應記憶體元件為有效，則致能該記憶體晶片的一記憶體陣列模組的資料存取埠，使 一資料匯流排可以經由該資料存取埠存取該記憶體陣列模組；以及若在該冗餘修復單元中的一組冗餘修復元件之有效欄的值為有效，且該識別碼相符於該冗餘修復元件之該晶片識別欄位的值，且該記憶體位址相符於該冗餘修復元件之該失效位址欄位的值，則致能該冗餘修復元件的該冗餘記憶體，使該資料匯流排可以存取該冗餘記憶體。
另本揭露實施例提出一種可修復之多層記憶體晶片堆疊，包括多個記憶體晶片。這些記憶體晶片均耦接至位址匯流排與資料匯流排。每一個記憶體晶片各自包括控制單元、解碼單元、記憶體陣列、至少一開關控制單元、冗餘修復單元、有效遮罩單元以及多個多工器。控制單元接收識別碼而對應產生啟動信號。解碼單元耦接至該位址匯流排以接收記憶體位址，以及產生解碼位址與解碼冗餘位址。記憶體陣列耦接至該解碼單元以接收該解碼位址。依據該啟動信號與該解碼位址，記憶體陣列的多個位元線被決定是否允許該資料匯流排存取對應於該記憶體位址的該些位元線的資料。所述至少一開關控制單元依照該記憶體陣列的一測試結果決定是否致能該些位元線的最後位元。冗餘修復單元耦接該解碼單元。該冗餘修復單元包括至少一組冗餘修復元件，每一組冗餘修復元件各自包括一個有效欄位、一個晶片識別欄位以及一個冗餘記憶體。有效遮罩單元接收該解碼位址。有效遮罩單元依照該啟動信號與該解碼位址決定是否允許該資料匯流排存取該冗餘記憶體。所述多個多工器從該有效遮罩單元接收至少一選擇信 號，以決定該些位元線中的何者會被連接至該資料匯流排。其中，當在該冗餘修復單元中的冗餘修復元件之有效欄的值為有效狀態，且該冗餘修復元件之晶片識別欄位的值吻合該識別碼時，在該冗餘修復單元中該冗餘修復元件的其中一組之冗餘記憶體被耦接至資料匯流排。
基於上述，本揭露實施例由於在冗餘修復單元加上用以儲存具有失效元件的記憶體晶片之識別碼或啟動碼的晶片識別欄位，即可在不需要任何額外的TSV下，達到跨層修復記憶體的機制，因此可以藉由跨層修復的機制提高三維記憶體堆疊之良率，且無需複雜的解碼器電路與TSV的設計。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本揭露實施例說明一種可修復之多層記憶體晶片堆疊100的方塊示意圖。晶片堆疊100包括多個記憶體晶片CHIP_1~CHIP_N。這些記憶體晶片CHIP_1~CHIP_N耦接至位址匯流排(address bus)ADB與資料匯流排(data bus)DAB。這些記憶體晶片CHIP_1~CHIP_N之間使用穿透矽通孔(Through Silicon Via，以下稱TSV)連線技術相互傳遞信號。每一記憶體晶片CHIP_1~CHIP_N各自包括解碼單元(decoding unit)、控制單元(control unit)、記憶體陣列模組(memory array module)以及冗餘修復單元(redundant repair unit)。例如，記憶體晶片CHIP_1包括控制單元110_1、記憶體陣列模組120_1、冗餘修復單元130_1以及解碼單元150_1。其他記憶體晶片可以參照記憶體晶片CHIP_1的相關說明。例如，CHIP_N包括控制單元110_N、記憶體陣列模組120_N、冗餘修復單元130_N以及解碼單元150_N。為使圖式簡潔易懂，在圖1A中並未繪出記憶體陣列模組120_1的其他相關信號路徑。本實施晶片堆疊100可以達到跨層修復記憶體的功能，例如利用記憶體晶片CHIP_1的冗餘修復單元130_1去修復記憶體晶片CHIP_N的記憶體陣列模組120_N。
在晶片堆疊100的後段製程中，每一記憶體晶片CHIP_1~CHIP_N的記憶體陣列模組可以被測試，以便發現記憶體陣列模組中所有失效的記憶體元件(faulty memory element)。多層記憶體晶片堆疊100之修復步驟如下：首先進行記憶體晶片測試，並利用修復演算法修復記憶體晶片的失效元件，或是儲存該記憶體晶片的失效位址，以便在記憶體完成堆疊並進行最後測試時，將符合具有失效元件的該晶片之識別碼與失效位址的值，存入到可以用來修復該失效位址之冗餘修復元件。
在堆疊這些記憶體晶片之前，將測試過之記憶體晶片CHIP_1~CHIP_N分成四類， a.第一類為在堆疊前測試(pre-stacking test)與修復程序完成後，晶片本身尚有冗餘修復元件可供其他晶片層修復使用之晶片；b.第二類為在堆疊前測試與修復程序完成後，無損壞之記憶體元件但也無冗餘修復元件可供其他晶片層修復使用之晶片；c.第三類為只壞一小部份記憶體元件並可利用其他晶片層上之冗餘修復元件修復之晶片；以及d.第四類為具有過多損壞的記憶體元件而無法利用其他晶片層的冗餘修復元件完全修復之記憶體，此類之記憶體晶片將無法用於3D記憶體堆疊。
在進行記憶體堆疊時，只能使用第一類、第二類、與第三類記憶體晶片。
並在進行記憶體堆疊前，如果該記憶體堆疊100中有第三類記憶體晶片時，則先計算該堆疊中所有第三類記憶體所需要之冗餘修復元件的數目，並在該堆疊100中，使用至少一個第一類記憶體晶片，且該(或該些)記憶體晶片可用之冗餘修復元件的數目必須大於或等於所需要之冗餘修復元件的數目。
當偵測到第三類記憶體已損壞之記憶體元件時，需將第三類記憶體的識別碼(ID)與已損壞之記憶體元件位址儲存到第一類記憶體晶片的可用之冗餘修復元件中，並重複此步驟，直到所有損壞之記憶體元件的晶片識別碼與 損壞之記憶體元件位址都儲存到可用之冗餘修復元件為止。
圖1B是依照本揭露實施例說明圖1A所示多層記憶體晶片堆疊100的操作流程示意圖。請參照圖1A與圖1B。記憶體晶片CHIP_1~CHIP_N分別接收記憶體位址與識別碼(步驟S105)。解碼單元150_1耦接至位址匯流排ADB以接收記憶體位址。解碼單元150_1可以解碼位址匯流排ADB的記憶體位址，以便產生對應的解碼位址(decoded addresses)給記憶體陣列模組120_1，以及/或是產生對應的解碼冗餘位址(decoded redundant addresses)給冗餘修復單元130_1。其中解碼位址包含解碼列位址(decoded row addresses)與解碼行位址(decoded column addresses)，而解碼冗餘位址包含解碼冗餘列位址(decoded redundant row addresses)與解碼冗餘行位址(decoded redundant column addresses)。在一些實施例中，解碼單元150_1可以共用同一個預解碼單元(pre-decoder unit)對位址匯流排ADB的記憶體位址進行解碼，而將預解碼單元輸出的解碼結果作為解碼位址與解碼冗餘位址。在另一些實施例中，解碼單元150_1是使用不同的預解碼單元對位址匯流排ADB的記憶體位址進行解碼，而各自產生解碼位址與解碼冗餘位址。在另一些實施例中，解碼單元150_1則不進行預解碼而直接將位址匯流排ADB的記憶體位址作為解碼位址或解碼冗餘位址。
記憶體陣列模組120_1與解碼單元150_1亦可以是記憶體技術領域的其他公知技術。不論記憶體陣列模組120_1與解碼單元150_1的實現方式為何，亦不論記憶體(含冗餘記憶體133)的型態為揮發性記憶體(volatile memory)或非揮發性記憶體(non-volatile memory)，其皆可以應用於本實施例中。
控制單元110_1接收並檢查識別碼ID_1而對應產生啟動信號CS_1(步驟S105)。若識別碼ID_1吻合，則啟動信號CS_1為致能。記憶體陣列模組120_1耦接至控制單元110_1以接收啟動信號CS_1。記憶體陣列模組120_1決定是否允許資料匯流排DAB存取記憶體陣列模組120_1中該記憶體位址所對應的資料(步驟S110)。若啟動信號CS_1為禁能時，記憶體陣列模組120_1的資料存取埠會被禁能(步驟S115)。當記憶體晶片CHIP_1被選擇時(即啟動信號CS_1為致能)，則記憶體控制器可以經由位址匯流排ADB與解碼單元傳送記憶體位址給記憶體陣列模組120_1。記憶體陣列模組120_1會進行步驟S120，以便檢查位址匯流排ADB的記憶體位址所對應的記憶體元件是否失效(faulty)(步驟S120)，例如檢查記憶體陣列模組120_1的解碼位址的有效遮罩(valid mask)的值是否致能(或有效)。若目前的解碼位址所對應的記憶體元件為失效，即目前的解碼位址的有效遮罩的值為失效(或禁能)，則記憶體陣列模組120_1的資料存取埠會被禁能(步驟S115)。若目前的解碼位址所對應的記憶體元件不是失效， 則記憶體陣列模組120_1的資料存取埠會被致能(步驟S125)，然後資料匯流排DAB可以經由資料存取埠存取記憶體陣列模組120_1的目前解碼位址的資料。
冗餘修復單元130_1耦接解碼單元150_1與資料匯流排DAB。冗餘修復單元130_1包括至少一組冗餘修復元件(redundant repair element)。冗餘修復單元130_N耦接解碼單元150_N與資料匯流排DAB，而冗餘修復單元130_N亦包括至少一組冗餘修復元件。其中冗餘修復元件依其修復電路，可為冗餘列修復元件或冗餘行修復元件。如同繪示於圖1A中冗餘修復單元130_1一般，每一組冗餘修復元件各自包括一個晶片識別欄位131、一個失效位址欄位132、一個冗餘記憶體133以及一個有效欄位134。當在該冗餘修復單元中的一組冗餘修復元件之該有效欄位134的值表示有效，且該冗餘修復元件之該晶片識別欄位131的值吻合識別碼ID_1，以及該冗餘修復元件之該失效位址欄位132的值吻合解碼單元150_1的解碼位址時，在冗餘修復單元130_1中該冗餘修復元件之該冗餘記憶體133被耦接至資料匯流排DAB。依冗餘修復單元130_1的電路類型，上述失效位址欄位132的值可以是列位址(row address)或是行位址(column address)，同樣地，依冗餘修復單元130_1的電路類型，上述冗餘記憶體133可為冗餘列記憶體或冗餘行記憶體，且冗餘列記憶體或冗餘行記憶體所修復的記憶體陣列，不限定於修復記憶體陣列中之其中一列 或其中一行，亦可是修復記憶體陣列中之多列區塊或多行區塊。
在晶片堆疊100的後段製程中，每一記憶體晶片CHIP_1~CHIP_N的記憶體陣列模組可以被測試，以便發現記憶體陣列模組中失效的記憶體元件(faulty memory element)。例如，記憶體晶片CHIP_1的記憶體陣列模組120_1中位址為X所對應的記憶體元件是失效，則在晶片堆疊100的後段製程中，位址X經過解碼單元所產生的解碼冗餘位址dec_redundant_X可以被儲存於記憶體晶片CHIP_1的冗餘修復單元130_1的其中一組冗餘修復元件之失效位址欄位132，而記憶體晶片CHIP_1的識別碼ID_1(或是對應於啟動記憶體晶片CHIP_1的其他識別資訊)可以被儲存於該冗餘修復元件之晶片識別欄位131。
當記憶體晶片CHIP_1的記憶體陣列模組120_1中位址為X所對應的記憶體元件被存取時，記憶體晶片CHIP_1會接收到記憶體晶片CHIP_1的識別碼以及記憶體位址X(步驟S105)。冗餘修復單元130_1接著進行步驟S130，以便比較所有冗餘修復元件之晶片識別欄位131的值是否符合步驟S105所接收到的識別碼。若在冗餘修復單元130_1中冗餘修復元件的晶片識別欄位131的值皆不符合所接收到的該識別碼，則在該(或該些)晶片識別欄位131之值所對應的冗餘修復元件內的冗餘記憶體133會被禁能(步驟S135)。若冗餘修復元件內的晶片識別欄位之值符合步驟S105所接收到的該識別碼，則冗餘修復單元130_1接著進 行步驟S140，以便檢查該冗餘修復元件之失效位址欄位132的內容是否符合步驟S105所接收到的解碼冗餘位址。若冗餘修復元件內的晶片識別欄位之值不符合，則在失效位址欄位132所對應的冗餘修復元件中的冗餘記憶體133會被禁能(步驟S135)。若冗餘修復元件內的晶片識別欄位之值符合步驟S105所接收到的該識別碼，且對應於失效位址欄位132的位址值符合步驟S105所接收到的解碼冗餘位址，則在對應的該冗餘修復元件內的冗餘記憶體133會被致能(步驟S145)。因此，在冗餘修復單元130_1的對應冗餘修復元件內的冗餘記憶體133可以被用來取代記憶體陣列模組120_1中位址為X所對應的失效元件。因此，冗餘修復單元130_1可以被用來修復所屬記憶體晶片CHIP_1的記憶體陣列模組120_1。對於每一個記憶體位址，只能對應到該記憶體晶片堆疊的其中一個記憶體晶片中的記憶體陣列模組的記憶體元件或一組冗餘修復元件。
再例如，假設記憶體晶片CHIP_N的記憶體陣列模組120_N中位址為Y所對應的記憶體元件是失效元件，則在晶片堆疊100的後段製程中，位址Y經過解碼單元所產生的解碼位址dec_redundant_Y可以被儲存於記憶體晶片CHIP_1的冗餘修復單元130_1的其中一組對應冗餘修復元件之失效位址欄位132，而記憶體晶片CHIP_N的識別碼ID_N(或是對應於啟動記憶體晶片CHIP_N的其他識別資訊)可以被儲存於記憶體晶片CHIP_1的冗餘修復單元130_1的對應冗餘修復元件之晶片識別欄位131。當記憶體 晶片CHIP_N的記憶體陣列模組120_N中位址為Y所對應的記憶體元件被存取時，由於該晶片識別欄位131與該失效位址欄位132內容分別符合冗餘修復單元130_1所接收的識別碼與解碼冗餘位址，因此記憶體晶片CHIP_1的冗餘修復單元130_1中的對應冗餘修復元件之冗餘記憶體133可以被用來取代記憶體晶片CHIP_N的記憶體陣列模組120_N中位址為Y的失效記憶體元件。因此，冗餘修復單元130_1可以被用來跨層修復其他記憶體晶片CHIP_N的記憶體陣列模組120_N。藉由本實施例所揭露的跨層修復技術可以提高三維記憶體堆疊之良率，且無需複雜的解碼器電路與增加大量額外的TSV。
上述記憶體晶片CHIP_1~CHIP_N各自接收的識別碼ID_1~ID_N可以是來自晶片選擇匯流排的同一個識別碼，也可以是由識別碼產生器所產生的不同識別碼。也就是說，識別碼ID_1~ID_N可以是相同碼或不同碼(distinct codes)。若識別碼ID_1~ID_N是相同碼，則內建於記憶體晶片CHIP_1~CHIP_N的控制單元中的所有啟動碼彼此不相同。若識別碼ID_1~ID_N是彼此不同，則內建於記憶體晶片CHIP_1~CHIP_N的控制單元中的所有啟動碼是相同碼。所述相同/不相同識別碼的實現細節將在稍後諸實施例中詳述之。因此，若要利用記憶體晶片CHIP_1的冗餘修復元件來修復記憶體晶片CHIP_N的失效元件，則當對應識別碼ID_N啟動記憶體晶片CHIP_N時，記憶體晶片CHIP_1的識別碼ID_1的值被儲存到記憶體晶片CHIP_1 的冗餘修復單元130_1的冗餘修復元件之晶片識別欄位131。
圖2是依照本揭露實施例說明圖1A中記憶體晶片CHIP_1修復列(rows)記憶體的方塊示意圖。本實施例將說明「相同識別碼」的應用範例。晶片堆疊100中其他記憶體晶片(例如CHIP_N)可以參照記憶體晶片CHIP_1的相關說明。於本實施例中，所有記憶體晶片CHIP_1~CHIP_N的控制單元(例如控制單元110_1)皆耦接至晶片選擇匯流排CSB以接收同一個識別碼ID。這些記憶體晶片CHIP_1~CHIP_N的控制單元各自內建互不相同的啟動碼AC，例如記憶體晶片CHIP_1的控制單元110_1內建的啟動碼AC為AC_1，而記憶體晶片CHIP_N的控制單元110_N內建的啟動碼AC為AC_N。
圖2中各晶片層的啟動碼AC可於製程中內建在電路上，或是使用保險絲電路設定啟動碼AC。例如，於晶片堆疊之前或過程中去設定(programming)在不同記憶體晶片上的保險絲電路，以便產生不同的啟動碼。或是，使用啟動碼產生器(如加法器)產生各自不同且固定的啟動碼。不論是預先定義的啟動碼或用啟動碼產生器產生的啟動碼，在同一個記憶體晶片堆疊裡，每一個記憶體晶片都擁有各自不同的(唯一的)啟動碼。
記憶體控制器可以透過晶片選擇匯流排CSB將識別碼ID同時輸出給所有記憶體晶片CHIP_1~CHIP_N的控制單元110_1~110_N，以便選擇性地啟動記憶體晶片 CHIP_1~CHIP_N的其中一個晶片。在控制單元110_1~110_N各自內建一個比較器，例如控制單元110_1內建比較器CMP_1。比較器CMP_1可以比較晶片選擇匯流排CSB的識別碼ID與控制單元110_1~110_N內建的啟動碼AC_1是否相同。
當晶片選擇匯流排CSB的識別碼ID相符於這些記憶體晶片CHIP_1~CHIP_N中第i晶片CHIP_i的控制單元110_i內建的啟動碼AC_i時，該第i晶片CHIP_i的控制單元110_i啟動第i晶片CHIP_i的記憶體陣列模組。例如，當比較器CMP_1偵測晶片選擇匯流排CSB的識別碼ID相符於記憶體晶片CHIP_1的控制單元110_1內建的啟動碼AC_1且有效遮罩單元121之輸出信號為真(代表記憶體位址所對應的記憶體元件為有效)時，記憶體晶片CHIP_1的控制單元110_1輸出啟動信號CS以便啟動記憶體晶片CHIP_1的記憶體陣列模組120_1。
請參照圖2，於本實施例中，記憶體陣列模組120_1包括記憶體陣列(memory array)123、有效遮罩單元121、邏輯電路122以及開關電路124。解碼單元150_1解碼位址匯流排ADB的記憶體位址，然後輸出對應的解碼位址給記憶體陣列123與有效遮罩單元121，以及產生對應的解碼冗餘列位址給冗餘修復單元130_1。有效遮罩單元121耦接解碼單元150_1以接收該解碼位址而對應產生有效遮罩訊號VM。有效遮罩單元121為一可程式化之邏輯元件(如保險絲)，於進行記憶體晶片測試程序時，可儲存該記 憶體陣列的各列有效狀態。邏輯電路122接收啟動信號CS以及有效遮罩單元121的有效遮罩訊號VM，並將輸出信號至記憶體陣列123與開關電路124。當記憶體位址所對應的記憶體元件失效時，則有效遮罩訊號VM被設定為禁能狀態，以關閉記憶體陣列與開關電路124，否則有效遮罩訊號VM被設定為致能狀態。控制單元110_1的啟動信號CS以及有效遮罩單元121的有效遮罩訊號VM控制記憶體陣列123是否致能或禁能。耦接於記憶體子陣列123與資料匯流排DAB之間的開關電路124受控於邏輯電路122的輸出信號。開關電路124是開關電路，其可以是傳輸閘(transmission gate)、三態緩衝器(tri-state buffer)等各種開關。當啟動信號CS與有效遮罩單元121的有效遮罩訊號VM均為致能時，開關電路124為致能，以便允許資料匯流排DAB存取記憶體陣列123。除此之外，開關電路124為禁能，因此資料匯流排DAB無法存取記憶體陣列123。
於本實施例中，冗餘修復單元130_1還包括多個冗餘控制單元200。冗餘控制單元200接收所屬冗餘修復元件之有效欄位134、晶片識別欄位131與失效位址欄位132的值，以及依據這些值決定是否將該所屬冗餘修復元件之冗餘記憶體133耦接至資料匯流排DAB。每一個冗餘控制單元200各自包含第一比較器210、第二比較器220、及閘230以及開關電路240。第一比較器210的第一輸入端接收晶片選擇匯流排CSB的識別碼ID。第一比較器210的第 二輸入端耦接至對應的晶片識別欄位131。當晶片選擇匯流排CSB的識別碼ID符合晶片識別欄位131的值時，第一比較器210輸出的邏輯值為真，否則為偽。
第二比較器220的第一輸入端接收解碼單元150_1所輸出的解碼冗餘列位址。第二比較器220的第二輸入端耦接至對應的失效位址欄位132。當解碼單元150_1的解碼冗餘列位址符合失效位址欄位132的值時，第二比較器220輸出的邏輯值為真，否則為偽。
及閘230的第一輸入端耦接至第一比較器210的輸出端，及閘230的第二輸入端耦接至第二比較器220的輸出端。及閘230的第三輸入端耦接至對應的有效欄位134。因此，若有效欄位134的值為真，則此有效欄位134所對應的晶片識別欄位131與失效位址欄位132的值為有效，否則晶片識別欄位131與失效位址欄位132的值為無效。
及閘230的輸出端耦接至對應的冗餘修復元件中的冗餘列記憶體133與開關電路240的控制端。開關電路240的第一端與第二端分別耦接對應的冗餘修復元件中的冗餘列記憶體133與資料匯流排DAB。只有當有效欄位134的值為真時，及閘230可以依照比較器210與220的輸出來控制開關電路240。及閘230可以決定是否致能對應的冗餘修復元件中的冗餘列記憶體133，以及致能開關電路240以便允許資料匯流排DAB耦接至在對應的冗餘修復元件中的冗餘列記憶體133。冗餘列記憶體133依設計需求可為單一列(row)修復或多列(multiple rows)之群組修復。
例如，記憶體陣列123中列位址為X的記憶體元件是失效元件，則列位址X經過解碼單元所產生的解碼冗餘列位址dec_redundant_X可以被儲存於冗餘修復單元130_1中的其中一個冗餘修復元件的失效位址欄位132，而記憶體晶片CHIP_1的啟動碼AC_1可以被儲存於冗餘修復單元130_1的該冗餘修復元件之晶片識別欄位131。此時，該冗餘修復元件之有效欄位134的值會被對應設為「真」。當記憶體控制器欲存取記憶體晶片CHIP_1的記憶體子陣列123中位址為X的記憶體元件時，記憶體控制器會透過晶片選擇匯流排CSB輸出內容值為AC_1的識別碼ID給記憶體晶片CHIP_1~CHIP-N。由於晶片選擇匯流排CSB的識別碼ID符合該晶片識別欄位131的值(即啟動碼AC_1)，因此第一比較器210輸出的邏輯值為真。另一方面，由於解碼單元150_1輸出的解碼冗餘列位址(即位址dec_redundant_X)符合失效位址欄位132的值，因此第二比較器220輸出的邏輯值為真。當在比較器210與220的輸出同時為真，且有效欄位134的值為真時，及閘230會致能在對應的冗餘修復元件中的冗餘列記憶體133，以及致能對應的開關電路240以便允許資料匯流排DAB耦接至此對應的冗餘列記憶體(冗餘列記憶體133)。至此，冗餘修復單元130_1的冗餘修復元件中的冗餘列記憶體133可以被用來取代記憶體陣列123中列位址為X所對應的失效記憶體元件。因此，冗餘修復單元130_1可以修復所屬記憶體晶片CHIP_1的記憶體陣列123。
再例如，請參照圖1A與圖2，假設記憶體晶片CHIP_N的記憶體陣列中位址為Y所對應的記憶體元件是失效元件，則位址Y經過解碼單元所產生的解碼冗餘列位址dec_redundant_Y可以被儲存於記憶體晶片CHIP_1的冗餘修復單元130_1的其中一組冗餘修復元件之失效位址欄位132，而記憶體晶片CHIP_N的啟動碼AC_N可以被儲存於記憶體晶片CHIP_1的冗餘修復單元130_1中的該冗餘修復元件之晶片識別欄位131。此時，該冗餘修復元件之有效欄位134的值會被對應設為「真」。當記憶體控制器欲存取記憶體晶片CHIP_N的記憶體子陣列中位址為Y所對應的記憶體元件時，記憶體控制器會透過晶片選擇匯流排CSB輸出內容為AC_N的識別碼ID給記憶體晶片CHIP_1~CHIP_N。由於晶片選擇匯流排CSB的識別碼ID符合該晶片識別欄位131的值(即啟動碼AC_N)，因此第一比較器210輸出的邏輯值為真。另一方面，由於解碼單元150_1輸出的解碼冗餘列位址(值為dec_redundant_Y)符合失效列位址欄位132的值(即位址dec_redundant_Y)，因此第二比較器220輸出的邏輯值為真。在比較器210與220的輸出同時為真的情況下，且該有效欄位134的值為真，則及閘230會致能在對應的冗餘列記憶體中的冗餘列記憶體133，以及致能對應的開關電路240以便允許資料匯流排DAB耦接至在此對應的冗餘列記憶體中的冗餘列記憶體133。至此，在記憶體晶片CHIP_1的冗餘修復單元130_1的對應冗餘列記憶體中的冗餘列記憶體133可以被用來取 代記憶體晶片CHIP_N的記憶體陣列中位址為Y所對應的失效記憶體元件。因此，記憶體晶片CHIP_1的冗餘修復單元130_1可以被用來跨層修復其他記憶體晶片CHIP_N的記憶體陣列。
本揭露的實施方式並不限於圖2所述。例如，圖3是依照本揭露另一實施例說明圖1A中記憶體晶片CHIP_1修復列記憶體的方塊示意圖。本實施例將說明「不相同識別碼」的應用範例。晶片堆疊100中其他記憶體晶片(例如CHIP_N)可以參照記憶體晶片CHIP_1的相關說明。圖3所示實施例可以參照圖1A、圖1B與圖2的相關說明。不同於圖2所示實施例之處，在於圖3所示實施例中控制單元110_1是耦接至識別碼產生器(ID generator)310_1，而不是耦接至晶片選擇匯流排CSB。識別碼產生器310_1可以依照「種子碼」SC_1產生循環碼(cyclic code)作為識別碼ID_1。於本實施例中，記憶體控制器可以輸出「種子碼」SC_1給識別碼產生器310_1來啟動或不啟動記憶體晶片CHIP_1。識別碼產生器310_1與控制單元110_1的實施方式於下詳述。
圖4是依據本揭露另一實施例說明一種可修復之多層記憶體晶片堆疊400的方塊示意圖。圖4所示實施例可以參照圖1A與圖3的相關說明。例如，雖然圖4所示實施例雖未繪示冗餘修復單元，然而本領域之技術人員可以理解圖4所示實施例每一記憶體晶片CHIP_1~CHIP_N各自包括冗餘修復單元，而這些冗餘修復單元的實現細節可以 參照圖1A中冗餘修復單元的相關說明。晶片堆疊400包括記憶體控制器410與N個晶片(例如第一晶片CHIP_1、第二晶片CHIP_2與第N晶片CHIP_N)。這些晶片之間可以透過TSV與導電凸塊(bump)彼此電性連接。
藉由晶片選擇信號CS_1~CS_N的控制，晶片CHIP_1~CHIP_N的記憶體陣列模組可以選擇是否被啟動。例如，晶片選擇信號CS_1可以決定是否啟動第一晶片CHIP_1的記憶體陣列模組120_1，而晶片選擇信號CS_N可以決定是否啟動第N晶片CHIP_N的記憶體陣列模組120_N。
與圖1A所示晶片堆疊100相比，圖4所示多層記憶體晶片堆疊400還包含N個識別碼產生器(例如第一識別碼產生器310_1、第二識別碼產生器310_2與第N識別碼產生器310_N)，以及N個控制單元(例如第一控制單元110_1等)。第i識別碼產生器310_i配置於這些晶片CHIP_1~CHIP_N中的第i晶片CHIP_i中，其中i為1~N的整數。例如，第一識別碼產生器310_1配置於第一晶片CHIP_1中，第二識別碼產生器310_2配置於第二晶片CHIP_2中，而第N識別碼產生器310_N配置於第N晶片CHIP_N中。以下將說明第一晶片CHIP_1與第二晶片CHIP_2的實現方式，其他晶片(例如第N晶片CHIP_N)可以類推之。
這些識別碼產生器310_1~310_N中第一識別碼產生器310_1接收第一種子碼SC_1，並且依據第一種子碼SC_1而對應地產生第一識別碼ID_1與第二種子碼SC_2。其它 第i識別碼產生器310_i電性連接至第i-1個識別碼產生器121_(i-1)以接收第i種子碼SC_i，並且依據第i種子碼SC_i而對應地產生第i識別碼ID_i與第i+1種子碼SC_(i+1)，其中所述第一識別碼ID_1至第N識別碼ID_N互不相同。例如，第二識別碼產生器310_2電性連接至第一個識別碼產生器310_1以接收第二種子碼SC_2，並且依據該第二種子碼SC_2而對應地產生第二識別碼ID_2與第三種子碼SC_3。記憶體控制器410電性連接至第一識別碼產生器310_1，以供應第一種子碼SC_1。第一識別碼產生器310_1依據第一種子碼SC_1而對應地產生第一識別碼ID_1與第二種子碼SC_2。
其中，記憶體晶片CHIP_1~CHIP_N中第i晶片CHIP_i的控制單元110_i耦接至所述第i識別碼產生器310_i以接收該第i識別碼ID_i做為所述識別碼ID。這些控制單元110_1~110_N內部的啟動邏輯各自內建相同的啟動碼AC。控制單元可以任何方式實現，例如解碼器或比較器等邏輯電路，以便解碼比較所接收的第i識別碼ID_i與內部的啟動碼AC是否相符。在完成晶片堆疊後，控制單元110_1~110_N內建的上述啟動碼AC是相同的且不可變的，而上述識別碼ID_1~ID_N是可變的。當記憶體晶片CHIP_1~CHIP_N中第i晶片CHIP_i的控制單元110_i所接收的第i識別碼ID_i相符於啟動碼AC時，第i晶片CHIP_i的控制單元110_i啟動第i晶片CHIP_i的記憶體陣列模組。
例如，記憶體晶片CHIP_1的控制單元110_1電性連接至第一識別碼產生器310_1以接收第一識別碼ID_1。當控制單元110_1所接收的第一識別碼ID_1與控制單元110_1內建的啟動碼AC相符時，控制單元110_1會輸出晶片選擇信號CS_1以啟動第一晶片CHIP_1的記憶體陣列模組120_1。其他記憶體晶片CHIP_2~CHIP_N可以參照記憶體晶片CHIP_1的相關說明。第二識別碼產生器310_2電性連接至第一識別碼產生器310_1以接收第二種子碼SC_2，並且依據第二種子碼SC_2而對應地產生第二識別碼ID_2，其中第一識別碼ID_1與第二識別碼ID_2互不相同。另外，第二識別碼產生器310_2依據第二種子碼SC_2而對應地產生第三種子碼SC_3給下一晶片的識別碼產生器。第二記憶體晶片CHIP_2的控制單元110_2的實施方式等同第一記憶體晶片CHI_P1的控制單元110_1。以此類推，第N識別碼產生器310_N接收前一晶片的識別碼產生器所提供之第N種子碼SC_N，並且依據第N種子碼SC_N而對應地產生第N識別碼ID_N給第N記憶體晶片CHIP__N的控制單元110_N，其中第N識別碼ID_N不相同於第一識別碼ID_1與第二識別碼ID_2。
本實施例只要求識別碼產生器310_1~310_N在堆疊後可產生互不同的識別碼即可，而不限制識別碼產生器310_1~310_N的實現方式。例如，識別碼產生器310_1~310_N可以是循環碼產生器(cyclic code generator)或組合邏輯(combinational logic)電路。在晶片 CHIP_1~CHIP_N的電路設計與佈局結構必須一致的某一些實施例中，可用線性回授位移暫存器(Linear Feedback Shift Register，以下簡稱LFSR)之組合邏輯電路來實踐此識別碼產生器310_1~310_N。以下將詳述識別碼產生器310_1~310_N與控制單元110_1~110_N的詳細實施範例。
本實施例所述三維堆疊半導體晶片的識別碼產生器310_1~310_N係採用循環碼產生器的運作原理，將循環碼產生器的在時間上的狀態變化轉換成以組合邏輯電路來完成在空間上的邏輯序列。在每個堆疊半導體晶片CHIP_1~CHIP_N上皆實現一個結構相同的識別碼產生器310_1~310_N。圖4所示，當記憶體晶片CHIP_1~CHIP_N堆疊起來時，每層晶片的識別碼產生器會依晶片堆疊的順序串聯起來。在最靠近記憶體控制器410的堆疊半導體晶片CHIP_1接收來自記憶體控制器410發出的第一種子碼SC_1。依據前一個鄰層晶片所產生的識別碼，每層晶片的識別碼產生器可產生新的識別碼，並將此新的識別碼傳輸到下一個鄰層晶片。因此，每層堆疊晶片的識別碼可依據此第一種子碼SC_1來做改變，而所有晶片層分別接收不相同的識別碼。此即所謂「不相同識別碼」。
圖5是依據本揭露一實施例說明圖4中識別碼產生器310_1~310_N與控制單元110_1~110_N的電路示意圖。於本實施例中，識別碼產生器310_1~310_N的實施方式為參照1+x2 +x3 之LFSR的組合邏輯電路部分所實踐。以圖5與圖4之識別碼產生器310_1為例，其中第一種子碼SC_1 包含C2 、C1 與C0 等位元，而第二種子碼包含C2_new 、C1_new 與C0_new 等位元。C2 、C1 等位元透過繞線方式分別移位(shift)至C1_new 與C0_new 等位元，此方式即所謂的繞線位移。識別碼產生器310_1中互斥閘810的輸入端接收C1 與C0 訊號，而產生輸出端訊號至位元C2_new 。其他識別碼產生器(例如310_2與310_N)的實施方式則與310_1相同。控制單元110_1~110_N是以具有3輸入端的及閘實現之。如圖5所示，當3個輸入全部為邏輯1時，及閘的輸出才為1。因此，控制單元110_1~110_N各自內建相同的啟動碼AC，也就是「111」。當然，本領域的技術人員可以依據本實施例之教示，而將啟動碼AC定義為其他值。於本實施例中，例如，若要啟動第二晶片CHIP_2，則記憶體控制器410輸出「110」給第一識別碼產生器310_1當作第一種子碼SC_1。若要啟動第一晶片CHIP_1，則記憶體控制器410輸出「111」給第一識別碼產生器310_1當作第一種子碼SC_1。若晶片CHIP_1~CHIP_N全都不要啟動，則記憶體控制器410可以輸出失能碼(disable code)「000」給第一識別碼產生器310_1當作第一種子碼SC_1。因此本實施例可達到利用「不相同識別碼」選擇晶片的方式。
圖6是說明圖5在圖4堆疊七層記憶體時，啟動各堆疊層的真值表。例如，當記憶體控制器410的輸出第一種子碼SC_1為「111」，可啟動記憶體晶片CHIP_1。當第一種子碼SC_1為「100」，可啟動記憶體晶片CHIP_5。其餘以此類推。當不啟動任何一層時，則第一種子碼SC_1 為「000」，如圖6中最後一行。前述對應於啟動記憶體晶片CHIP_1~CHIP_N的其他識別資訊，可從圖6真值表中得知。例如，當記憶體控制器410啟動晶片CHIP_1而輸出第一種子碼SC_1為「111」時，其它記憶體晶片CHIP_2~CHIP_7對應於啟動記憶體晶片CHIP_1的識別資訊，在於識別碼ID_2~ID_7分別為「011」、「001」、「100」、「010」、「101」與「110」。例如，當晶片CHIP_5接收到識別碼ID_5為「010」時，記憶體晶片CHIP_1是被啟動的，因此晶片CHIP_5可以將「010」視為「對應於啟動記憶體晶片CHIP_1的其他識別資訊」。故當欲以晶片CHIP_5的其中一組冗餘修復元件修復晶片CHIP_1的失效記憶體元件時，該冗餘修復元件中的晶片識別欄位的儲存值為「010」，即可修復晶片CHIP_1中的失效記憶體元件。
圖7是依照本揭露又一實施例說明圖1A中記憶體陣列中修復部份位元的方塊示意圖，亦即本領域技術人員所稱之記憶體行(column)修復。在此實施例中，僅示範最後三個位元線(bit line)與兩個冗餘行修復元件Red_A與Red_B，可被用來修復在同層中最多兩個失效行以及在其他層中最多一個失效行，本領域技術人員可以依照本實施例的教示而類推至其他位元線數量失效之情況。其他記憶體晶片(例如CHIP_1)可以參照記憶體晶片CHIP_N的相關說明。
請參照圖1A與圖7，可修復之多層記憶體晶片堆疊包括多個記憶體晶片(例如CHIP_1~CHIP_N)。這些記憶體晶 片CHIP_1~CHIP_N均耦接至位址匯流排ADB與資料匯流排DAB。每一個記憶體晶片各自包括控制單元、解碼單元、記憶體陣列、至少一開關控制單元、冗餘修復單元、有效遮罩單元以及多個多工器。例如，記憶體晶片CHIP_N包含一控制單元110_N、一解碼單元150_N、一記憶體陣列(其輸出包含複數個位元線，如1501、1502與1503等)、一有效遮罩單元121_N(可於記憶體晶片測試時，記憶各行的有效狀態)、複數個多工器(如1506、1507、1508、1509及1511，以選擇輸出位元。其中1506、1507、1508與1509為類比多工器，1511為數位多工器)、至少一個開關控制單元1551(用以在啟動訊號CS_N啟動記憶體晶片CHIP_N時，依照修復演算法產生邏輯值「1」或「0」來致能或禁能開關1517)、複數個感測放大器(Sense Amplifier，如1512、1513及1514，以偵測位元線的輸出值)、複數個開關(如1515、1516及1517，以耦接感測放大器至資料匯流排DAB)、以及冗餘修復單元130_N。於本實施例中，冗餘修復單元130_N包括兩個冗餘行修復元件Red_A與Red_B。
請參照圖1A與圖7，控制單元110_N接收識別碼ID以對應地產生啟動信號CS_N。解碼單元150_N耦接至位址匯流排ADB以接收記憶體位址，以及產生解碼位址與解碼冗餘位址。記憶體陣列模組120_N的記憶體陣列耦接至解碼單元150_N以接收該解碼位址。依據該啟動信號CS_N與該解碼位址，該記憶體陣列的多個位元線被決定 是否允許該資料匯流排DAB存取對應於該記憶體位址的該些位元線的資料。所述至少一開關控制單元(例如1551)依照記憶體陣列模組120_N的記憶體陣列的測試結果決定是否致能該些位元線的最後位元(last bit(s)，例如位元線1503)。冗餘修復單元130_N耦接該解碼單元150_N。該冗餘修復單元130_N包括至少一組冗餘修復元件(例如冗餘修復元件Red_A或Red_B)，每一組冗餘修復元件各自包括一個有效欄位、一個晶片識別欄位以及一個冗餘記憶體。於本實施例中，冗餘修復元件Red_B包括一個有效欄位134_B、一個晶片識別欄位131_B以及一個冗餘記憶體133_B。
有效遮罩單元121_N接收該解碼位址。有效遮罩單元121_N依照該啟動信號CS_N與該解碼位址決定是否允許該資料匯流排DAB存取該冗餘記憶體(例如冗餘記憶體133_A或133_B)。圖7所示多個多工器從該有效遮罩單元121_N接收至少一選擇信號，以決定該些位元線中的何者可以被連接至資料匯流排DAB。其中，當在該冗餘修復單元中的冗餘修復元件之有效欄(例如冗餘修復元件Red_B之有效欄134_B)的值為有效狀態，且該冗餘修復元件之晶片識別欄位(例如冗餘修復元件Red_B之晶片識別欄位131_B)的值吻合該識別碼時，在該冗餘修復單元130_N中該冗餘修復元件的其中一組之冗餘記憶體(例如冗餘記憶體133_B)被耦接至資料匯流排DAB。
開關控制單元1551所產生的邏輯值「1」或「0」可以在記憶體晶片CHIP_N的記憶體陣列的修復過程中被內建於開關控制單元1551。在一些實施例中，保險絲電路可以被用來實現開關控制單元1551，以便於設定(program)保險絲電路去產生邏輯值(「1」或「0」)。如果記憶體晶片CHIP_N的冗餘行修復元件(例如Red_A與Red_B)的數量足夠修復在同一個晶片層中(即記憶體晶片CHIP_N)記憶體陣列的所有失效行，則開關控制單元1551可以被設定產生邏輯值「1」。如果記憶體晶片CHIP_N的冗餘行修復元件(例如Red_A與Red_B)的數量不夠修復在同一個晶片層中(即記憶體晶片CHIP_N)記憶體陣列的所有失效行，則開關控制單元1551可以被設定產生邏輯值「0」。
其中冗餘行修復元件Red_A僅可使用於修復在同層中的失效行，且其修復之行係依靠多工器來切換至正確的行位址，故可節省晶片識別欄位131、解碼位址132與有效欄位134，僅保留冗餘行記憶體133_A。冗餘行修復元件Red_B可同時使用於同層修復與跨層修復，且其跨層修復之行僅限定於最後一行(亦即解碼位址永遠耦接最後行)，故可解省其解碼位址132，僅保留有效欄位134_B、晶片識別欄位131_B與冗餘行記憶體133_B。
相類似地，記憶體晶片CHIP_1包含多個位元線(例如1518、1519、1520)、有效遮罩單元121_1、多個多工器(例如1523、1524、1525、1526、1533用來選擇輸出位元，其中1523、1524、1525與1526為類比多工器，1533為數位 多工器)、開關控制單元1552、多個感測放大器(例如1527、1528、1529用來偵測位元線的輸出值)、多個開關(例如1530、1531、1532用來將感測放大器耦接至資料匯流排DAB)、以及二個冗餘行修復元件Red_C與Red_D。
邏輯值(「1」或「0」)可以在記憶體晶片CHIP_1的記憶體陣列的修復過程中被內建於開關控制單元1552。在一些實施例中，保險絲電路可以被用來實現開關控制單元1552，以便於設定(program)保險絲電路去產生邏輯值(「1」或「0」)。如果記憶體晶片CHIP_1的冗餘行修復元件(例如Red_C與Red_D)的數量足夠修復在同一個晶片層中(即記憶體晶片CHIP_1)記憶體陣列的所有失效行，則開關控制單元1552可以被設定產生邏輯值「1」。如果記憶體晶片CHIP_1的冗餘行修復元件(例如Red_C與Red_D)的數量不夠修復在同一個晶片層中(即記憶體晶片CHIP_1)記憶體陣列的所有失效行，則開關控制單元1552可以被設定產生邏輯值「0」。
冗餘行修復元件Red_C僅可使用於修復在同層中的失效行，而其修復行經由多工器被切換至正確的位址，故可節省晶片識別欄位131、解碼位址132與有效欄位134，僅保留冗餘行記憶體133_C。冗餘行修復元件Red_D可使用於修復在同層中的失效行與在其他層中的另一失效行，而其跨層修復行亦限定為最後行(即解碼位址固定耦接至最後行)，故可解省其解碼位址132，僅保留有效欄位134_D、晶片識別欄位131_D與冗餘行記憶體133_D。
在解碼單元150_N輸出的解碼位址所對應的所有位元皆為良好的情況下，有效遮罩單元121_N於記憶體晶片測試時所儲存的行(columns)有效狀態，使記憶體陣列模組120_N會控制多工器1506去選擇輸出位元線1501的值，控制多工器1507去選擇輸出位元線1502的值，以及控制多工器1508去選擇輸出位元線1503的值。同時因所有行皆為良好而無須修復，故開關控制單元1551的邏輯值被設定為“1”。記憶體控制器可以藉由晶片選擇匯流排CSB提供識別碼ID給控制單元110_N而致能記憶體陣列模組120_N。例如，記憶體控制器透過控制單元110_N而致能開關1515與1516。關於開關1517，由於控制單元110_N輸出的啟動信號CS_N為真，使得多工器1511輸出開關控制單元1551的邏輯值“1”給開關1517的控制端，因此開關1517亦為致能而輸出多工器1509的輸出值。另外，邏輯值為真的啟動信號CS_N亦會控制多工器1509，使得多工器1508的輸出端耦接至感測放大器1514。所以，記憶體控制器可以透過資料匯流排DAB、感測放大器1512、1513與1514存取位元線1501、1502與1503的資料。
在此實施例中，冗餘行修復元件Red_A與Red_B之冗餘行記憶體133_A與133_B分別具有位元線1504與1505輸出。在僅有一個行(在記憶體陣列中對應於位元線1502)為失效的情況下，記憶體陣列模組120_N依照儲存於有效遮罩單元121_N的值來控制多工器1506去選擇位元線1501的輸出，控制多工器1507去選擇位元線1503 的輸出，以及控制多工器1508去選擇位元線1504的輸出。因此，位元線1503與冗餘行元件Red_A中的冗餘行記憶體133_A的位元線1504依序移位(shift)其輸出，以取代因記憶體陣列模組120_N中失效的位元線1502所造成的失效位元，以修復失效行。當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_N而致能記憶體陣列模組120_N時，記憶體控制器可以透過資料匯流排DAB、感測放大器1512、1513與1514存取位元線1501、1503與1504的資料。
以此類推，在記憶體晶片CHIP_1中，在僅有兩個位元線1518與1520為失效的情況下，記憶體陣列模組120_1會依據儲存在有效遮罩單元121_1中的值來控制多工器1523去選擇位元線1519的輸出，控制多工器1524去選擇位元線1521的輸出，以及控制多工器1525去選擇位元線1522的輸出。其中，位元線1521與1522是冗餘行修復元件Red_C與Red_D之位元線。因此，冗餘行修復元件可透過位元線1521與1522來修復記憶體陣列模組120_1中失效的位元線1518與1520。在此例中，兩個冗餘行修復元件被用來修復該同層兩個失效位元，無須啟用跨層修復電路，故開關控制單元1552設定為“1”。記憶體控制器可以藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體陣列模組120_1。例如，記憶體控制器透過控制單元110_1而致能開關1530與1531。關於開關1532，由於控制單元110_1輸出的啟動信號CS_1為真， 使得多工器1533輸出開關控制單元1552的邏輯值“1”給開關1532的控制端，因此開關1532亦為致能。另外，邏輯值為“1”的啟動信號CS_1亦會控制多工器1526，使得多工器1525的輸出端耦接至感測放大器1529。所以，當記憶體控制器藉由晶片選擇匯流排CSB提供識別碼ID給控制單元110_1而致能記憶體陣列模組120_1時，記憶體控制器可以透過有效遮罩單元121_1、資料匯流排DAB、感測放大器1527、1528與1529存取位元線1519、1521與1522的資料。
在僅有三個位元線1518、1519與1520均為失效的情況下，記憶體陣列模組120_1依據儲存在有效遮罩單元121_1的值來控制多工器1523去選擇位元線1521的輸出，控制多工器1524去選擇位元線1522的輸出，並且控制多工器1525為禁能(亦即不選擇任何位元線)。然而，記憶體晶片CHIP_1的兩個冗餘行修復元件Red_C與Red__D僅能透過位元線1521與1522來修復其中兩個位元，因此需要其他層的冗餘行修復元件來修復剩餘的一個失效位元線。因此，開關控制單元1552被設定“0”來禁能最後一個位元線的輸出，以便其他層的冗餘行修復元件能取代在記憶體晶片CHIP_1中的記憶體陣列模組120_1的最後一個位元。於本實施例中，記憶體晶片CHIP_N的冗餘行修復元件Red_B可透過位元線1505來修復記憶體晶片CHIP_1的失效記憶體元件。請參照圖7，記憶體晶片CHIP_1的識別碼ID(或是對應於啟動記憶體晶片CHIP_1的其他識 別資訊)可以被儲存於記憶體晶片CHIP_N中的冗餘行修復元件Red_B之晶片識別欄位131_B，且該冗餘行修復元件Red_B之有效欄位134_B設定為有效狀態“1”。當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體陣列模組120_1時，CHIP_N中的比較器1510比較晶片選擇匯流排CSB的識別碼ID與晶片識別欄位131_B的值。由於晶片選擇匯流排CSB的識別碼ID符合晶片識別欄位131_B的值，因此比較器1510的輸出值被設為“1”，且冗餘行記憶元件Red_B中的有效欄位134_B為有效狀態(即有效欄位134_B的值為“1”)，故及閘1564的輸出值為1。其中當及閘1564的輸出值為1時，方能將對應的冗餘記憶體133_B的值可以被輸出至對應的位元線1505上。在此同時，控制單元110_N輸出邏輯值“0”，因此多工器1511被設定來選擇及閘1564的輸出作為多工器1511的輸出值，其耦接至開關1517的控制端。因為及閘1564的輸出值為1，使得開關1517為致能。由於控制單元110_N輸出邏輯值“0”，因此多工器1509會將冗餘行記憶元件Red_B之冗餘行記憶體133_B透過位元線1505耦接至感測放大器1514的輸入端。因此，當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體晶片CHIP_1的記憶體陣列模組120_1時，記憶體控制器可以透過有效遮罩121_1、透過有效遮罩121_N、晶片識別欄位131_B、資料匯流排DAB、感測放大器1527、1528與1514存取位元線1521、1522 與1505的資料。因此，記憶體晶片CHIP_N的冗餘行修復元件Red_B可透過位元線1505跨層修復記憶體晶片CHIP_1的最後一個失效行。
需注意的是，當使用記憶體晶片CHIP_N的冗餘行修復元件Red_B來修復記憶體晶片CHIP_1的失效記憶元件時，記憶體晶片CHIP_1的多工器1533會輸出開關控制單元1552的邏輯值“0”，使得開關1532禁能。因此，在冗餘行修復元件Red_B修復記憶體晶片CHIP_1的失效記憶元件時，感測放大器1529被禁能而沒有匯流排連接於感測放大器1514的輸出與感測放大器1529的輸出之間。
圖8是依照本揭露又一實施例說明圖1A中記憶體陣列中修復部份位元的方塊示意圖。在此實施例中，僅示範一位元組之最後三個位元線與兩個冗餘行記憶元件Red_E與Red_F，可被用來修復在同層中最多兩個位元線以及修復在其他層中最多兩位元線，其中冗餘行記憶元件Red_E被用來修復在其他層中的一個失效行，而冗餘行記憶元件Red_F被用來修復在其他層中的另一個失效行。在晶片CHIP_N的所有行皆良好或僅失效一個或兩個位元線時的修復方式，可參照圖7之說明，並且由於無須透過跨層來修復失效行，故開關控制單元1651與1652的值皆設定為1即可。
請參照圖1A與圖8，在CHIP_1僅有三個位元線1618、1619與1620均為失效的情況下，記憶體陣列模組120_1依照儲存在有效遮罩單元121_1中的值來控制多工 器1623去選擇位元線1621的輸出，控制多工器1624去選擇位元線1622的輸出，並且禁能多工器1625(亦即不選擇任何位元線輸出)。由於記憶體晶片CHIP_1的最後第二個位元線可由同層的位元線1622來修復，故開關控制單元1653必須設定為“1”，而最後一個位元線必須要靠其他層的冗餘行記憶元件來修復，故在開關控制單元1654中設定“0”來禁能最後一個位元線輸出，以便其他層的冗餘行記憶元件能修復最後一個位元線。於本實施例中，記憶體晶片CHIP_N的冗餘行修復元件Red_F會被用於修復記憶體晶片CHIP_1的失效記憶元件。
請參照圖1A與圖8，記憶體晶片CHIP_1的識別碼ID(或是對應於啟動記憶體晶片CHIP_1的其他識別資訊)可以被儲存於記憶體晶片CHIP_N中的冗餘行修復元件Red_F之晶片識別欄位131_F，且該冗餘行修復元件Red_F之有效欄位134_F設定為有效(即邏輯值“1”)。當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID致能記憶體晶片CHIP_1時，控制單元110_1輸出的啟動訊號CS_1被設定為邏輯值1。因此，開關1630致能，多工器1671選擇將多工器1624的輸出耦接至感測放大器1628，以及多工器1672選擇將多工器1625(禁能)的輸出耦接至感測放大器1629。當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體陣列模組120_1時，記憶體晶片CHIP_N中的比較器1610比較晶片選擇匯流排CSB的識別碼ID與晶片識別欄位131_F的 值。由於晶片選擇匯流排CSB的識別碼ID符合晶片識別欄位131_F的值，因此比較器1610的輸出值被設定為“1”，且冗餘行記憶元件Red_F中的有效欄位134_F被設定為有效(即邏輯值“1”)，故及閘1664的輸出邏輯值為1。在此同時，控制單元110_N輸出邏輯值“0”，因此多工器1611的輸出被耦接至及閘1664的輸出(邏輯值“1”)，而致能開關1617。由於控制單元110_N輸出邏輯值“0”，因此多工器1609會將冗餘行記憶元件Red_F之冗餘行記憶體133_F透過位元線1605耦接至感測放大器1614的輸入端。因此，當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體陣列模組120_1時，記憶體控制器可以透過有效遮罩121_1、資料匯流排DAB、感測放大器1627、1628與1614存取位元線1621、1622與1605的資料。因此，記憶體晶片CHIP_N的冗餘行記憶元件Red_F可透過位元線1605跨層修復記憶體晶片CHIP_1最後不足的一個失效位元。
以此類推，在CHIP_1僅有四個位元線為失效的情況下，記憶體陣列模組120_1依照儲存在有效遮罩單元121_1的值來會控制多工器1623去選擇位元線1622的輸出，禁能多工器1624與多工器1625。由於記憶體晶片CHIP_1的最後兩個位元線皆不能由同層的冗餘行記憶元件來修復，故開關控制單元1653與1654皆設定為“0”，來禁能最後兩個位元線的輸出，以便其他層的冗餘行修復元件能修復最後兩個位元線。於本實施例中，記憶體晶片CHIP_N 的冗餘行記憶元件Red_E與Red_F會透過位元線1604與1605來修復記憶體晶片CHIP_1的兩個失效位元線。
請參照圖1A與圖8，記憶體晶片CHIP_1的識別碼ID(或是對應於啟動記憶體晶片CHIP_1的其他識別資訊)可以被記錄於記憶體晶片CHIP_N中的冗餘行修復元件Red_E及Red_F之晶片識別欄位131_E及131_F，且該些冗餘行記憶元件之有效欄位134_G與134_F皆被設定為有效。當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體陣列模組120_1時，CHIP_N中的比較器1660與比較器1610分別將晶片識別欄位131_E與晶片識別欄位131_F的值相較於來與選擇匯流排CSB的識別碼ID。由於晶片選擇匯流排CSB的識別碼ID同時符合晶片識別欄位131_E與晶片識別欄位131_F的值，因此比較器1660與1610的輸出值皆被設為“1”，且冗餘行修復元件Red_E與冗餘行修復元件Red_F中的有效欄位134_E與134_F的值皆被設為有效，故及閘1663與及閘1664的輸出值皆被設為1。其中，當及閘1663的輸出值為1時，方能將對應的冗餘記憶體133_E的值輸出至對應的位元線1604上。相類似地，當及閘1664的輸出值為1時，方能將對應的冗餘記憶體133_F的值輸出至對應的位元線1605上。在此同時，控制單元110_N輸出邏輯值“0”，因此多工器1662與多工器1611的輸出分別耦接至及閘1663與及閘1664的輸出(值皆為“1”)，而致能開關1616與開關1617。由於控制單元110_N輸出邏輯值“0”， 因此類比多工器1661與類比多工器1609會將冗餘行修復元件Red_E與Red_F之冗餘行記憶體欄133_E與133_F透過位元線1604與位元線1605分別耦接至感測放大器1613及感測放大器1614的輸入端。因此，當記憶體控制器藉由晶片選擇匯流排CSB輸出識別碼ID給控制單元110_1而致能記憶體陣列模組120_1時，記憶體控制器可以透過有效遮罩121_1、資料匯流排DAB、感測放大器1627、1613與1614存取位元線1622、1604與1605的資料。因此，記憶體晶片CHIP_N的冗餘行修復元件Red_F與行餘冗修復元件Red_F可透過位元線1604及位元線1605跨層修復記憶體晶片CHIP_1最後不足的兩個失效位元線。
綜上所述，在進行記憶體測試時，以冗餘分析(Redundant Analysis)演算法來找出最佳之修復方式。例如，記憶體容許多行跨層修復時需付出相對較高的硬體成本，所以為節省成本，以最多允許一行(Column)可進行跨層行修復，當面對此項硬體限制，在找到失效記憶元件時，其演算法將優先以同層之冗餘行(Column)記憶元件(例如圖7所示冗餘行記憶元件Red_A與Red_B)進行修復，並儘可能保留冗餘列(Row)記憶元件進行跨層修復的冗餘列記憶元件。當其他層需要某一層未使用到之冗餘列(Redundant Row)時，則此冗餘列的可程式化位址(即晶片識別欄位131與失效位址欄位132)被設定為失效層之修復位址與識別碼(或對應到該層之其他識別資訊)。在失效列 (Faulty Row)的部份，則是以一可程式化之有效遮罩單元標示出該列是否發生故障。當在位址指向此失效列時，由於該指標為“失效”，因此記憶體電路會關閉該失效列的輸出，並關閉該失效層與資料匯流排DAB的連接，因此可以避免與另一層之冗餘列發生匯流排競爭(Bus Contention)。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100、400‧‧‧晶片堆疊
110_1、110_2、110_N‧‧‧控制單元
120_1~120_N‧‧‧記憶體陣列模組
121‧‧‧有效遮罩單元
122‧‧‧邏輯電路
123‧‧‧記憶體陣列
124、240‧‧‧開關電路
130_1~130_N‧‧‧冗餘修復單元
131、131_B、131_D~131_H‧‧‧晶片識別欄位
132‧‧‧失效位址欄位
133、133_A~133_H‧‧‧冗餘記憶體
134、134_B、134_D~134_H‧‧‧有效欄位
150_1~150_N‧‧‧解碼單元
200‧‧‧冗餘控制單元
210、220、1510、1610、1660‧‧‧比較器
230、1564、1663、1664‧‧‧及閘
310_1、310_2、310_N‧‧‧識別碼產生器
410‧‧‧記憶體控制器
530、810‧‧‧互斥或閘
1112‧‧‧或閘
1501~1505、1518~1522、1604~1605、1618~1622‧‧‧位元線
1506~1509、1523~1526、1609、1623~1625、1661、1671、1672‧‧‧類比多工器
1511、1533、1611、1662‧‧‧數位多工器
1512~1514、1527~1529、1613、1614、1627~1629‧‧‧感測放大器
1515~1517、1530~1532、1616、1617、1630‧‧‧開關
1551、1552、1651~1654‧‧‧開關控制單元
AC‧‧‧啟動碼
ADB‧‧‧位址匯流排
C0 ~C2 、C0_new ~C2_new ‧‧‧位元
CHIP_1、CHIP_2、CHIP_N‧‧‧記憶體晶片
CMP1‧‧‧比較器
CS_1~CS_N‧‧‧啟動信號
CSB‧‧‧晶片選擇匯流排
DAB‧‧‧資料匯流排
ID、ID_1~ID_N‧‧‧識別碼
Red_A~Red_H‧‧‧冗餘行修復元件
SC_1~SC_N‧‧‧種子碼
S105~S145‧‧‧步驟
VM‧‧‧有效遮罩訊號
圖1A是依照本揭露實施例說明一種可修復之多層記憶體晶片堆疊的方塊示意圖。
圖1B是依照本揭露實施例說明圖1A所示多層記憶體晶片堆疊的操作流程示意圖。
圖2是依照本揭露實施例說明圖1A中記憶體晶片CHIP_1的方塊示意圖。
圖3是依照本揭露另一實施例說明圖1A中記憶體晶片CHIP_1的方塊示意圖。
圖4是依據本揭露另一實施例說明一種可修復之多層記憶體晶片堆疊的方塊示意圖。
圖5是依據本揭露一實施例說明圖4中識別碼產生器與控制單元的電路示意圖。
圖6是說明圖5在圖4堆疊七層記憶體時，各堆疊層的啟動碼的真值表。
圖7是依照本揭露又一實施例說明圖1A中記憶體陣列中部份位元組的方塊示意圖。
圖8是依照本揭露再一實施例說明圖1A中記憶體陣列中部份位元組的方塊示意圖。
100‧‧‧晶片堆疊
110_1、110_N‧‧‧控制單元
120_1~120_N‧‧‧記憶體陣列模組
130_1~130_N‧‧‧冗餘修復單元
131‧‧‧晶片識別欄位
132‧‧‧失效位址欄位
133‧‧‧冗餘記憶體
134‧‧‧有效欄位
150_1~150_N‧‧‧解碼單元
ADB‧‧‧位址匯流排
CHIP_1、CHIP_N‧‧‧記憶體晶片
CS_1、CS_N‧‧‧啟動信號
DAB‧‧‧資料匯流排
ID_1、ID_N‧‧‧識別碼

Claims (17)

  1. 一種可修復之多層記憶體晶片堆疊，包括：多個記憶體晶片，該些記憶體晶片耦接至一位址匯流排與一資料匯流排，每一記憶體晶片各自包括：一控制單元，接收一識別碼而對應產生一啟動信號；一解碼單元，耦接至該位址匯流排以接收一記憶體位址，以及產生一解碼位址與一解碼冗餘位址；一記憶體陣列模組，耦接至該解碼單元以接收該解碼位址，以及耦接至該控制單元以接收該啟動信號，其中該記憶體陣列模組依據該啟動信號與該解碼位址來決定是否允許該資料匯流排存取該記憶體陣列模組中該記憶體位址所對應的資料；以及一冗餘修復單元，耦接該解碼單元，其中該冗餘修復單元包括至少一組冗餘修復元件，每一組冗餘修復元件各自包括一個有效欄位、一個晶片識別欄位、一個失效位址欄位以及一個冗餘記憶體；當在該冗餘修復單元中的的其中一組冗餘修復元件之有效欄的值為有效狀態，且該冗餘修復元件之晶片識別欄位的值吻合該識別碼，以及該冗餘修復元件之失效位址欄位的值吻合該記憶體位址時，則在該冗餘修復單元中該冗餘修復元件之冗餘記憶體被耦接至資料匯流排。
  2. 如申請專利範圍第1項所述可修復之多層記憶體晶片堆疊，其中該記憶體陣列模組包括： 一記憶體陣列，耦接至該解碼單元；一有效遮罩單元，耦接至該解碼單元以接收該解碼位址而對應產生一有效遮罩訊號；一邏輯電路，其第一輸入端耦接至該控制單元以接收啟動信號，該邏輯電路的第二輸入端耦接至該有效遮罩單元以接收該有效遮罩訊號，該邏輯電路的輸出信號傳送至該記憶體陣列以控制該記憶體陣列是否致能；以及一開關電路，耦接於該記憶體陣列與該資料匯流排之間，其中當該邏輯電路的輸出信號為致能時，該開關電路為導通，否則該開關電路為截止。
  3. 如申請專利範圍第1項所述可修復之多層記憶體晶片堆疊，其中該冗餘修復元件還包括：一冗餘控制單元，接收所屬冗餘修復元件之有效欄位、晶片識別欄位與失效位址欄位的值，以及依據該值決定是否將該所屬冗餘修復元件之冗餘記憶體耦接至該資料匯流排。
  4. 如申請專利範圍第3項所述可修復之多層記憶體晶片堆疊，其中該冗餘控制單元包括：一第一比較器，其第一輸入端接收該識別碼，該第一比較器的第二輸入端耦接至該晶片識別欄位；一第二比較器，其第一輸入端接收該解碼位址，該第二比較器的第二輸入端耦接至該失效位址欄位； 一及閘，其第一輸入端耦接至該第一比較器的輸出端，該及閘的第二輸入端耦接至該第二比較器的輸出端，該及閘的第三輸入端耦接至該有效欄位；以及一開關電路，其第一端與第二端分別耦接該冗餘記憶體與該資料匯流排，該開關電路的控制端耦接至該及閘的輸出端。
  5. 如申請專利範圍第1項所述可修復之多層記憶體晶片堆疊，其中該些記憶體晶片的該控制單元耦接至一晶片選擇匯流排以接收該識別碼，該些控制單元各自內建互不相同的啟動碼，當該識別碼相符於該些記憶體晶片中第i晶片的該控制單元內建的啟動碼時，該第i晶片的該控制單元啟動該第i晶片的該記憶體陣列模組。
  6. 如申請專利範圍第1項所述可修復之多層記憶體晶片堆疊，其中該些記憶體晶片的數量為N，所述多層記憶體晶片堆疊更包括：N個識別碼產生器，其第i識別碼產生器配置於該些記憶體晶片中的第i晶片中，i為1~N的整數，其中該些識別碼產生器中第一識別碼產生器接收一第一種子碼，並且依據該第一種子碼而對應地產生一第一識別碼與一第二種子碼，其它第i識別碼產生器電性連接至第i-1個識別碼產生器以接收一第i種子碼，並且依據該第i種子碼而對應地產生一第i識別碼與一第i+1種子碼，其中第一識別碼至第N識別碼互不相同； 其中該些記憶體晶片中第i晶片的該控制單元耦接至所述第i識別碼產生器以接收該第i識別碼做為所述識別碼，該些控制單元各自內建相同的一啟動碼，當該些記憶體晶片中第i晶片的該控制單元所接收的該第i識別碼相符於該啟動碼時，該第i晶片的該控制單元啟動該第i晶片的該記憶體陣列模組。
  7. 如申請專利範圍第6項所述可修復之多層記憶體晶片堆疊，其中該些識別碼產生器是循環碼產生器。
  8. 如申請專利範圍第1項所述可修復之多層記憶體晶片堆疊，其中該失效位址欄位的值包含一行位址。
  9. 如申請專利範圍第1項所述可修復之多層記憶體晶片堆疊，其中該失效位址欄位的值包含一列位址。
  10. 如申請專利範圍第5項所述可修復之多層記憶體晶片堆疊，其中每一該些記憶體晶片的該控制單元各自內建一啟動碼，且每一該些記憶體晶片的該啟動碼各自為一獨一值。
  11. 如申請專利範圍第6項所述可修復之多層記憶體晶片堆疊，其中每一該些記憶體晶片的該控制單元各自內建一啟動碼，且每一該些記憶體晶片的該啟動碼為一相同值。
  12. 一種多層記憶體晶片堆疊之修復方法，包括：於一記憶體晶片中配置一個冗餘修復單元，其中所述冗餘修復單元包括至少一組冗餘修復元件，每一組冗餘修 復元件各自包含一有效欄位、一晶片識別欄位、一失效位址欄位以及一冗餘記憶體；解碼一位址匯流排的一記憶體位址，以產生一解碼位址與一解碼冗餘位址；若一識別碼驗證正確，且該解碼位址所對應的記憶體元件為有效，則致能該記憶體晶片的一記憶體陣列模組的資料存取埠，使一資料匯流排可以經由該資料存取埠存取該記憶體陣列模組；以及若在該冗餘修復單元中的一組冗餘修復元件之有效欄位之值為有效狀態，且該識別碼相符於該冗餘修復元件的該晶片識別欄位的值，且該記憶體位址相符於該冗餘修復元件的該失效位址欄位的值，則致能該冗餘修復元件的該冗餘記憶體，使該資料匯流排可以存取該冗餘記憶體。
  13. 如申請專利範圍第12項所述多層記憶體晶片堆疊之修復方法，更包括：若該識別碼驗證不正確，則禁能該記憶體陣列模組；以及若該解碼位址為失效，則禁能該記憶體陣列模組的資料存取埠。
  14. 如申請專利範圍第12項所述多層記憶體晶片堆疊之修復方法，更包括：若該識別碼不符於該晶片識別欄位的值，則禁能該冗餘記憶體；以及 若該解碼冗餘位址不符於該失效位址欄位的值，則禁能該冗餘記憶體。
  15. 如申請專利範圍第12項所述多層記憶體晶片堆疊之修復方法，其中該識別碼被驗證於一啟動碼，該啟動碼內建於該記憶體晶片，且每一該些記憶體晶片的該啟動碼各自為一獨一值。
  16. 如申請專利範圍第12項所述多層記憶體晶片堆疊之修復方法，其中該識別碼被驗證於一啟動碼，該啟動碼內建於該記憶體晶片，且每一該些記憶體晶片的該啟動碼各自為一相同值。
  17. 一種可修復之多層記憶體晶片堆疊，包括：多個記憶體晶片，該些記憶體晶片耦接至一位址匯流排與一資料匯流排，每一記憶體晶片各自包括：一控制單元，接收一識別碼而對應產生一啟動信號；一解碼單元，耦接至該位址匯流排以接收一記憶體位址，以及產生一解碼位址與一解碼冗餘位址；一記憶體陣列，耦接至該解碼單元以接收該解碼位址，其中依據該啟動信號與該解碼位址，該記憶體陣列的多個位元線被決定是否允許該資料匯流排存取對應於該記憶體位址的該些位元線的資料；至少一開關控制單元，依照該記憶體陣列的一測試結果決定是否致能該些位元線的最後位元； 一冗餘修復單元，耦接該解碼單元，其中該冗餘修復單元包括至少一組冗餘修復元件，每一組冗餘修復元件各自包括一個有效欄位、一個晶片識別欄位、以及一個冗餘記憶體；一有效遮罩單元，接收該解碼位址，其中該有效遮罩單元依照該啟動信號與該解碼位址決定是否允許該資料匯流排存取該冗餘記憶體；以及多個多工器，從該有效遮罩單元接收至少一選擇信號，以決定該些位元線中的何者會被連接至該資料匯流排；其中當在該冗餘修復單元中的冗餘修復元件之有效欄的值為有效狀態，且該冗餘修復元件之晶片識別欄位的值吻合該識別碼時，則在該冗餘修復單元中該冗餘修復元件的其中一組之冗餘記憶體被耦接至該資料匯流排。
TW101125360A 2011-12-20 2012-07-13 可修復之多層記憶體晶片堆疊及其方法 TWI497516B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101125360A TWI497516B (zh) 2011-12-20 2012-07-13 可修復之多層記憶體晶片堆疊及其方法
CN201210323530.0A CN103177771B (zh) 2011-12-20 2012-09-04 可修复的多层存储器芯片堆迭及其修复方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100147476 2011-12-20
TW101125360A TWI497516B (zh) 2011-12-20 2012-07-13 可修復之多層記憶體晶片堆疊及其方法

Publications (2)

Publication Number Publication Date
TW201327568A TW201327568A (zh) 2013-07-01
TWI497516B true TWI497516B (zh) 2015-08-21

Family

ID=48610000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125360A TWI497516B (zh) 2011-12-20 2012-07-13 可修復之多層記憶體晶片堆疊及其方法

Country Status (2)

Country Link
US (1) US8867286B2 (zh)
TW (1) TWI497516B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739679B (zh) * 2020-11-06 2021-09-11 潤昇系統測試股份有限公司 測試及修復裝置以及測試及修復方法
TWI841987B (zh) * 2022-04-24 2024-05-11 大陸商長鑫存儲技術有限公司 電路模擬方法、測試裝置、電子設備及介質

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256502B2 (en) * 2012-06-19 2016-02-09 Oracle International Corporation Method and system for inter-processor communication
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
US8737108B2 (en) * 2012-09-25 2014-05-27 Intel Corporation 3D memory configurable for performance and power
US20150063039A1 (en) * 2013-08-29 2015-03-05 Taiwan Semiconductor Manufacturing Company Ltd. Redundancy in stacked memory structure
US9916196B2 (en) 2014-02-28 2018-03-13 Rambus Inc. Memory module with dedicated repair devices
US11347608B2 (en) * 2014-02-28 2022-05-31 Rambus Inc. Memory module with dedicated repair devices
TWI699761B (zh) * 2015-03-04 2020-07-21 日商東芝記憶體股份有限公司 半導體裝置
WO2017126014A1 (ja) * 2016-01-18 2017-07-27 ウルトラメモリ株式会社 積層型半導体装置及びその製造方法
KR102498208B1 (ko) * 2016-06-07 2023-02-10 삼성전자주식회사 여분의 용량을 포함하는 메모리 장치 및 이를 포함하는 적층 메모리 장치
US10032723B2 (en) * 2016-11-30 2018-07-24 Intel Corporation Metal layer independent version identifier
US11151006B2 (en) * 2018-07-02 2021-10-19 Samsung Electronics Co., Ltd. HBM RAS cache architecture
KR102606009B1 (ko) * 2018-08-16 2023-11-27 에스케이하이닉스 주식회사 캐시 버퍼 및 이를 포함하는 반도체 메모리 장치
TWI662553B (zh) * 2018-08-27 2019-06-11 群聯電子股份有限公司 記憶體測試方法與記憶體測試系統
CN113434354B (zh) 2021-08-27 2021-12-03 苏州浪潮智能科技有限公司 一种总线异常处置方法、装置、电子设备及可读存储介质
CN116072207B (zh) * 2023-04-06 2023-08-08 长鑫存储技术有限公司 故障寻址电路及存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459240B (en) * 1999-03-02 2001-10-11 Motorola Inc Integrated circuit memory having a fuse detect circuit and method therefor
US20020186600A1 (en) * 2001-06-11 2002-12-12 Hynix Semiconductor Inc. Column repair circuit and method of using nonvolatile ferroelectric memory device
US20020186604A1 (en) * 2001-06-11 2002-12-12 Hynix Semiconductor Inc. Fail repair circuit of nonvolatile ferroelectric memory device and method for repairing the same
TWI252397B (en) * 2004-09-17 2006-04-01 Ind Tech Res Inst Method and apparatus of built-in self-diagnosis and repair in a memory with syndrome identification
US7359261B1 (en) * 2005-05-23 2008-04-15 Marvell International Ltd. Memory repair system and method
TW200847175A (en) * 2007-04-25 2008-12-01 Samsung Electronics Co Ltd Flash memory device and method of controlling flash memory device
US20090235145A1 (en) * 2008-03-14 2009-09-17 Micron Technology, Inc. Memory device repair apparatus, systems, and methods
TW200949842A (en) * 2008-05-23 2009-12-01 Himax Tech Ltd Repair module for memory, repair device using the same and method thereof
TW201030515A (en) * 2009-01-12 2010-08-16 Micron Technology Inc Systems and methods for monitoring a memory system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10120670B4 (de) 2001-04-27 2008-08-21 Qimonda Ag Verfahren zur Reparatur von Hardwarefehlern in Speicherbausteinen
US6628565B2 (en) * 2001-11-05 2003-09-30 Micron Technology, Inc. Predecode column architecture and method
JP2003233999A (ja) * 2002-02-07 2003-08-22 Hitachi Ltd 半導体集積回路及び半導体集積回路の製造方法
US7843746B2 (en) 2007-12-31 2010-11-30 Qimonda Ag Method and device for redundancy replacement in semiconductor devices using a multiplexer
KR101373183B1 (ko) 2008-01-15 2014-03-14 삼성전자주식회사 3차원 어레이 구조를 갖는 메모리 장치 및 그것의 리페어방법
US7796446B2 (en) 2008-09-19 2010-09-14 Qimonda Ag Memory dies for flexible use and method for configuring memory dies
US8063491B2 (en) 2008-09-30 2011-11-22 Micron Technology, Inc. Stacked device conductive path connectivity
US7835207B2 (en) 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
US20100121994A1 (en) 2008-11-10 2010-05-13 International Business Machines Corporation Stacked memory array
US8988130B2 (en) 2009-05-20 2015-03-24 Qualcomm Incorporated Method and apparatus for providing through silicon via (TSV) redundancy
US7936622B2 (en) 2009-07-13 2011-05-03 Seagate Technology Llc Defective bit scheme for multi-layer integrated memory device
US8400781B2 (en) 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
KR101153796B1 (ko) 2009-12-24 2012-06-14 에스케이하이닉스 주식회사 반도체 장치의 리페어 회로
KR101083675B1 (ko) 2009-12-28 2011-11-16 주식회사 하이닉스반도체 데이터 압축 테스트 회로를 포함하는 반도체 메모리 장치
KR101094945B1 (ko) 2009-12-28 2011-12-15 주식회사 하이닉스반도체 반도체 장치 및 이의 프로브 테스트 방법
JP5649888B2 (ja) * 2010-09-17 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459240B (en) * 1999-03-02 2001-10-11 Motorola Inc Integrated circuit memory having a fuse detect circuit and method therefor
US20020186600A1 (en) * 2001-06-11 2002-12-12 Hynix Semiconductor Inc. Column repair circuit and method of using nonvolatile ferroelectric memory device
US20020186604A1 (en) * 2001-06-11 2002-12-12 Hynix Semiconductor Inc. Fail repair circuit of nonvolatile ferroelectric memory device and method for repairing the same
TWI252397B (en) * 2004-09-17 2006-04-01 Ind Tech Res Inst Method and apparatus of built-in self-diagnosis and repair in a memory with syndrome identification
US7359261B1 (en) * 2005-05-23 2008-04-15 Marvell International Ltd. Memory repair system and method
US7751264B1 (en) * 2005-05-23 2010-07-06 Marvell International Ltd. Memory repair system and method
TW200847175A (en) * 2007-04-25 2008-12-01 Samsung Electronics Co Ltd Flash memory device and method of controlling flash memory device
US20090235145A1 (en) * 2008-03-14 2009-09-17 Micron Technology, Inc. Memory device repair apparatus, systems, and methods
TW200949842A (en) * 2008-05-23 2009-12-01 Himax Tech Ltd Repair module for memory, repair device using the same and method thereof
TW201030515A (en) * 2009-01-12 2010-08-16 Micron Technology Inc Systems and methods for monitoring a memory system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739679B (zh) * 2020-11-06 2021-09-11 潤昇系統測試股份有限公司 測試及修復裝置以及測試及修復方法
TWI841987B (zh) * 2022-04-24 2024-05-11 大陸商長鑫存儲技術有限公司 電路模擬方法、測試裝置、電子設備及介質

Also Published As

Publication number Publication date
US8867286B2 (en) 2014-10-21
US20130155794A1 (en) 2013-06-20
TW201327568A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
TWI497516B (zh) 可修復之多層記憶體晶片堆疊及其方法
CN106257595B (zh) 自修复器件及其方法
US11119857B2 (en) Substitute redundant memory
US9190175B2 (en) Self-repair device
US9401227B2 (en) Post package repair device
US10403387B2 (en) Repair circuit used in a memory device for performing error correction code operation and redundancy repair operation
KR102399014B1 (ko) 공유 에러 검출 및 정정 메모리
US11113162B2 (en) Apparatuses and methods for repairing memory devices including a plurality of memory die and an interface
KR20160120006A (ko) 반도체 메모리 장치
CN1509479A (zh) 用于测试和修复的电路和方法
US8675431B2 (en) Semiconductor memory device and defective cell relieving method
CN111326504B (zh) 具有被配置成提供冗余点的功能块的3d堆叠式集成电路
CN106548807A (zh) 修复电路、使用它的半导体装置和半导体系统
CN101510447A (zh) 半导体存储器装置中的冗余电路
TWI511149B (zh) 半導體記憶體裝置
CN111326194A (zh) 具有失效管理的3d堆叠式集成电路
JP2004264057A (ja) バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法
CN117198371A (zh) 一种三维芯片、修复方法及电子设备
US8918685B2 (en) Test circuit, memory system, and test method of memory system
CN103177771B (zh) 可修复的多层存储器芯片堆迭及其修复方法
US20130210170A1 (en) Apparatus And Method For Repairing An Integrated Circuit
US7539071B2 (en) Semiconductor device with a relief processing portion
KR20140071763A (ko) 반도체 메모리 장치 및 그의 구동방법
US9691456B2 (en) Reconfigurable semiconductor memory apparatus and operating method thereof
KR20140078283A (ko) 리페어 장치