CN116543823A - 存储器装置及其自修复方法、芯片及其测试方法 - Google Patents

Abstract

一种存储器装置及其自修复方法、芯片及其测试方法。该存储器装置包括存储器阵列、第一选通器、内建自测试电路和自修复电路。存储器阵列包括寄存器阵列和/或锁存器阵列；第一选通器配置为根据使能控制信号选择读写模式或测试模式；内建自测试电路配置为在测试模式下对存储器阵列进行内建自测试，以确定存储器阵列的故障信息；自修复电路包括映射表，配置为在写数据时根据故障信息将对应于存储器阵列的故障行的数据写在映射表中，在读数据时根据故障行的故障地址从映射表中读取数据。该存储器装置通过将数据写入自修复电路中从而避免访问寄存器阵列和/或锁存器阵列的故障行，能够有效提高芯片良率，提高修复后的芯片的可测试性。

Description

存储器装置及其自修复方法、芯片及其测试方法

技术领域

本公开的实施例涉及一种存储器装置及其自修复方法、芯片及其测试方法。

背景技术

影响芯片的良率的因素有很多，例如晶圆制造过程中的尘埃、光照和温度等，这些因素通常可以在芯片的制造过程中被不断地优化。但是，随着半导体集成技术的发展，片内存储器在芯片中所占的面积越来越大，存储器对芯片性能的影响也越来越突出。在芯片的制造过程中，由于工艺缺陷等原因，片内存储器阵列中的一些存储单元可能会存在故障，这些故障会导致数据存储失败和数据读取错误。因此，当芯片内的存储器阵列存在故障时，如何修复存储器的故障和提高芯片的良率成为亟待解决的问题。

发明内容

本公开至少一实施例提供一种存储器装置，该存储器装置包括：存储器阵列，包括寄存器阵列和/或锁存器阵列；第一选通器，配置为根据使能控制信号选择读写模式或测试模式；内建自测试电路，配置为在所述测试模式下对所述存储器阵列进行内建自测试，以确定所述存储器阵列的故障信息；自修复电路，包括映射表，配置为在写数据时根据所述故障信息将对应于所述存储器阵列的故障行的数据写在所述映射表中，在读数据时根据所述故障行的故障地址从所述映射表中读取所述数据。

例如，在本公开至少一实施例提供的存储器装置中，所述映射表用于匹配所述故障地址和读写数据时的访问地址，所述自修复电路进一步配置为根据所述访问地址和所述故障地址的匹配结果对所述存储器阵列进行自修复。

例如，在本公开至少一实施例提供的存储器装置中，所述映射表包括标记位、地址位和数据位，所述地址位用于存储所述故障地址；所述标记位用于标记所述地址位是否存储有所述故障地址；所述数据位用于存储对应于所述故障行的所述数据。

例如，在本公开至少一实施例提供的存储器装置中，所述映射表包括内容可寻址存储器，且配置为在所述测试模式下根据所述存储器阵列的所述故障行配置所述标记位和所述地址位，以及在所述读写模式下根据所述标记位和所述地址位将对应于所述故障行的所述数据写入所述数据位或从所述数据位读取所述数据；所述自修复电路还包括第二选通器，所述第二选通器配置为根据从所述内容可寻址存储器接收的指示信号输出所述内容可寻址存储器的所述数据位中存储的对应于所述故障行的所述数据。

例如，在本公开至少一实施例提供的存储器装置中，所述第二选通器的第一端与所述存储器阵列连接，所述第二选通器的第二端与所述内容可寻址存储器连接，所述第二选通器的输出端通过数据总线与所述第一选通器连接。

例如，在本公开至少一实施例提供的存储器装置中，所述内容可寻址存储器的行数根据所述存储器阵列的行数和所述存储器阵列的故障行的出错率来配置。

例如，在本公开至少一实施例提供的存储器装置中，所述映射表包括哈希表。

例如，本公开至少一实施例提供的存储器装置还包括：地址分发单元，与非易失性存储单元连接，配置为上电后将存储于所述非易失性存储单元中的所述存储器阵列的所述故障行的所述故障地址分发给映射表。

本公开至少一实施例还提供一种芯片，该芯片包括：本公开任一实施例所述的存储器装置；读写控制模块，配置为将数据写入到所述存储器装置中或从所述存储器装置中读取所述数据。

例如，在本公开至少一实施例提供的芯片中，所述读写控制模块与所述存储器装置的所述第一选通器的第一端连接，所述内建自测试电路与所述第一选通器的第二端和使能端连接，所述第一选通器的输出端与所述自修复电路连接。

例如，本公开至少一实施例提供的芯片还包括：非易失性存储单元，与所述存储器装置中的地址分发单元连接，配置为非易失性地存储所述存储器装置的所述故障行的所述故障地址；所述存储器装置还包括地址分发单元，所述地址分发单元与所述非易失性存储单元连接，配置为上电后将存储于所述非易失性存储单元中的所述存储器阵列的所述故障行的所述故障地址分发给映射表。

例如，在本公开至少一实施例提供的芯片中，所述非易失性存储单元包括熔丝或闪存。

本公开至少一实施例还提供一种存储器装置的自修复方法，所述存储器装置包括存储器阵列、第一选通器、内建自测试电路和自修复电路，所述存储器阵列包括寄存器阵列和/或锁存器阵列；其中，所述自修复方法包括：根据使能控制信号，通过所述第一选通器选择进入测试模式；通过所述内建自测试电路在所述测试模式下对所述存储器阵列进行内建自测试，确定所述存储器阵列的故障信息；根据所述故障信息配置映射表；根据使能控制信号，通过所述第一选通器选择进入读写模式；通过所述自修复电路在写数据时根据所述故障信息将对应于所述存储器阵列的故障行的数据写在所述映射表中，在读数据时根据所述故障行的故障地址从所述映射表中读取所述数据。

例如，本公开至少一实施例提供的自修复方法还包括：通过所述映射表匹配所述故障地址和读写数据时的访问地址；根据所述访问地址和所述故障地址的匹配结果对所述存储器阵列进行自修复。

例如，本公开至少一实施例提供的自修复方法还包括：在所述映射表的地址位存储所述故障地址；在所述映射表的标记位中标记所述映射表的所述地址位是否存储有所述故障地址；在所述映射表的数据位存储对应于所述故障行的所述数据。

例如，本公开至少一实施例提供的自修复方法还包括：将所述存储器阵列的所述故障信息存储于非易失性存储单元中；其中，所述根据所述故障信息配置映射表，包括：解析存储于非易失性存储单元中的故障信息，所述故障信息包括所述故障行的所述故障地址；通过地址分发单元将所述故障行的所述故障地址分发到所述映射表中。

本公开至少一实施例还提供一种芯片的测试方法，该测试方法包括：对所述芯片进行内建自测试，以测试所述芯片的所述存储器装置中的寄存器阵列和/或锁存器阵列是否有故障行；根据所述内建自测试的结果判断是否对所述存储器装置进行自修复。

例如，在本公开至少一实施例提供的测试方法中，所述根据所述内建自测试的结果判断是否对所述存储器装置进行自修复，包括：如果所述内建自测试的结果显示所述存储器装置中的所述寄存器阵列和/或所述锁存器阵列的所述故障行的行数小于或等于所述映射表的行数，则对所述芯片进行自修复；如果所述内建自测试的结果显示所述存储器装置中的所述寄存器阵列和/或所述锁存器阵列的所述故障行的行数大于所述映射表的行数，则放弃对所述芯片进行自修复。

例如，本公开至少一实施例提供的测试方法还包括：对自修复后的所述芯片再次进行所述内建自测试以确定所述芯片的所述存储器装置是否自修复成功。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为一种包括寄存器/锁存器阵列的芯片的结构示意图；

图2为本公开至少一实施例提供的一种存储器装置的示意框图；

图3为本公开至少一实施例提供的一种自修复电路的结构示意图；

图4为本公开至少一实施例提供的一种芯片的示意框图；

图5为本公开至少一实施例提供的一种存储器装置的自修复方法的流程图；

图6为本公开至少一实施例提供的一种芯片的测试方法的流程图；以及

图7为本公开至少一实施例提供的一种芯片的测试方法的流程图。

具体实施方式

为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

下面通过几个具体的实施例对本公开进行说明。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部(元)件的详细说明。当本公开实施例的任一部(元)件在一个以上的附图中出现时，该部(元)件在每个附图中由相同或类似的参考标号表示。

芯片中的存储器包括静态随机存取存储器(Static Random-Access Memory，SRAM)、闪存(FLASH)和寄存器/锁存器阵列等，通常可以根据存储内容的大小来选择不同类型的存储器。例如，对于大于2千字节(Kb)的数据，一般会选用SRAM来存储，这种情况下SRAM的面积占优。对于小于2Kb的数据，一般会选用寄存器/锁存器阵列，这种情况下寄存器/锁存器阵列的面积占优。工艺不同时，根据数值的大小选择存储器的标准会有差别。

由于实际需要存储的信息往往是一个比特(bit)所不能完全表示的，将多个锁存器或者寄存器并行使用，可以形成多位锁存器或者多位寄存器。例如，当需要实现一个在0～7之间不断变化的计数器时，需要将3个1bit的寄存器并行使用，形成3位寄存器。将若干个多位寄存器聚合在一起，可以形成一维、二维甚至更高维度的结构，由此寄存器阵列可以具有复杂的存储结构，能够实现更为复杂的功能，例如可以暂存指令、数据和地址等。相比于SRAM等存储器，寄存器/锁存器阵列没有行列片选的功能，也不需要设计地址线驱动。因此，在一些应用场景下，相比于SRAM等需要行列地址线的存储器来说，寄存器/锁存器阵列在面积上具有更大的优势。

虽然寄存器/锁存器阵列的面积较小，出错的概率也比较小，但随着芯片面积越来越大，大量的寄存器/锁存器阵列被用于芯片中，众多的寄存器/锁存器阵列中只要有一个出现瑕疵就会导致整个芯片没法使用，随着寄存器/锁存器阵列的增多，寄存器/锁存器阵列的故障问题对芯片的良率影响也越来越大。

图1为一种包括寄存器/锁存器阵列的芯片的结构示意图。如图1所示，芯片100包括读写控制模块11和控制逻辑模块10(例如，wrapper)。控制逻辑模块10将寄存器/锁存器阵列15打包，例如，根据工艺不同可以选择不同的存储器单元16搭建寄存器/锁存器阵列15(例如，在设计过程中寄存器阵列也可以直接通过寄存器传输级(Register TransferLevel，RTL)进行描述)。例如，控制逻辑模块10还包括译码逻辑单元和控制电路等其他功能电路(图中未示出)，可以实现地址解析和从存储地址读写数据等控制功能。

如图1所示，读写控制模块11通过读写控制总线12与寄存器/锁存器阵列15连接，在读写控制模块11的控制下，数据被写入寄存器/锁存器阵列15中，或者从寄存器/锁存器阵列15中读取数据。

例如，寄存器/锁存器阵列15通过测试控制总线13与可选的扫描链(scan chain)连接，以进行扫描测试。例如，为了保证寄存器/锁存器阵列15的可测试性，一般有两种方法。一种方法是将寄存器/锁存器阵列15内部的寄存器或者锁存器和控制逻辑模块10外部的寄存器连接，一起进行扫描测试。另外一种方法是在寄存器/锁存器阵列15的内部将存储器单元16预先连接好(例如，在存储器单元为工艺相关的单元的情况下)，形成扫描链，然后把该扫描链的接口通过测试控制总线13连接到控制逻辑模块10的外部，在做扫描测试的时候把测试控制总线13当成扫描子链与外部的扫描链串接起来。

通常在测试的时候会检查出芯片的制造瑕疵，当芯片中的存储器存在故障时，比起直接丢弃芯片，提供修复电路来修复存储器中的故障是一种更优的选择。例如，带修复电路的存储器能够大大提高芯片良率，降低芯片的制造成本。

然而，目前只有针对SRAM、闪存等存储器的修复电路，对于寄存器/锁存器阵列引起的良率问题，一般是通过调整工艺或将寄存器/锁存器阵列更换为带修复电路的SRAM来提高芯片的良率。工艺调整确实可以提升芯片的良率，但需要的时间长，并且对于前期已经生产好的芯片无法起到任何作用。将寄存器/锁存器阵列更换为带修复电路的SRAM虽然能够提高芯片的良率，但会导致芯片面积增加，从而影响成本，降低芯片的竞争力。因此，如何实现带修复电路的寄存器/锁存器阵列，降低芯片制造和测试的成本，提高芯片的良率成为亟待解决的问题。

本公开至少一实施例提供了一种存储器装置。该存储器装置包括存储器阵列、第一选通器、内建自测试电路和自修复电路。存储器阵列包括寄存器阵列和/或锁存器阵列；第一选通器配置为根据使能控制信号选择读写模式或测试模式；内建自测试电路配置为在测试模式下对存储器阵列进行内建自测试，以确定存储器阵列的故障信息；自修复电路包括映射表，配置为在写数据时根据故障信息将对应于存储器阵列的故障行的数据写在映射表中，在读数据时根据故障行的故障地址从映射表中读取数据。

本公开至少一实施例还提供一种上述存储器装置的自修复方法。该自修复方法包括根据使能控制信号，通过第一选通器选择进入测试模式；通过内建自测试电路在测试模式下对存储器阵列进行内建自测试，确定存储器阵列的故障信息；根据故障信息配置映射表；根据使能控制信号，通过第一选通器选择进入读写模式；通过自修复电路在写数据时根据故障信息将对应于存储器阵列的故障行的数据写在映射表中，在读数据时根据故障行的故障地址从映射表中读取数据。

本公开至少一实施例提供一种芯片。该芯片包括上述实施例中的存储器装置和读写控制模块。读写控制模块配置为将数据写入到存储器装置中或从存储器装置中读取数据。

本公开至少一实施例还提供一种芯片的测试方法。该测试方法包括对芯片进行内建自测试，以测试芯片的存储器装置中的寄存器阵列和/或锁存器阵列是否有故障行；根据内建自测试的结果判断是否对存储器装置进行自修复。

本公开上述实施例的存储器装置及其自修复方法、芯片及其测试方法可以通过将数据写入自修复电路中从而避免访问寄存器阵列和/或锁存器阵列的故障行，能够有效提高芯片良率，降低芯片制造和测试的成本，提高修复后的芯片的可测试性。

下面结合附图对本公开的实施例进行详细说明。

图2为本公开至少一实施例提供的一种存储器装置的示意框图。如图2所示，在本公开的一些实施例中，存储器装置200包括存储器阵列21、第一选通器22、内建自测试电路23和自修复电路24。

例如，在本公开的一些实施例中，存储器阵列21包括寄存器阵列和/或锁存器阵列，存储器阵列21包括多个阵列排布的存储器单元26，每个存储器单元例如为寄存器/锁存器，例如，寄存器通过触发器实现，本公开的实施例对于寄存器/锁存器的具体实现方式和操作方式不做限定。存储器阵列21可以用于存储数据、指令或地址等，存储器阵列21的功能例如可以由访问存储器阵列21的指令的寻址模式决定。为了便于描述，下文以存储数据为例来说明本公开的实施例。

例如，在本公开的一些实施例中，存储器阵列21没有行地址线和列地址线，不需要设计地址线驱动，存储器阵列21中的每个存储器单元(例如，寄存器或锁存器)是独立的，例如可以存储0或1。

例如，存储器装置200可以将寄存器/锁存器阵列以及其他功能模块打包，功能模块例如包括译码逻辑单元和控制电路等(图中未示出)，可以实现地址解析和从存储地址读写数据等控制功能，本公开的实施例对存储器装置200中的其他常规功能模块的具体电路结构不作限制。

例如，在本公开的一些实施例中，第一选通器22配置为根据使能控制信号S4选择读写模式或测试模式。

例如，如图2所示，第一选通器22的第一端接收读写控制信号S1；例如，第一选通器22的第二端与内建自测试电路23连接，以从内建自测试电路23接收测试控制信号S5；例如，第一选通器22的使能端与内建自测试电路23连接，以从内建自测试电路23接收使能控制信号S4；例如，第一选通器22的输出端与自修复电路24连接，从而根据使能控制信号S4将读写控制信号S1或测试控制信号S5提供给自修复电路24。

例如，当需要对存储器装置200进行数据读写时，使能控制信号S4为低电平信号，第一选通器22将读写控制信号S1通过自修复电路24传输到存储器阵列21，以使得存储器装置200进入读写模式。在读写模式下，可以解析读写控制信号S1中的地址以确定目标存储器单元26，从而将数据写入存储器阵列21的目标存储器单元26中，或者从存储器阵列21的目标存储器单元26中读取数据。

例如，当需要对存储器装置200进行内建自测试时，使能控制信号S4为高电平信号，第一选通器22将测试控制信号S5通过自修复电路24传输到存储器阵列21，以使得存储器装置200进入测试模式。在测试模式下，可以通过内建自测试电路23对存储器阵列21中的寄存器或锁存器进行功能测试，或者测试经过自修复电路24修复后的存储器阵列21是否能正常工作。

例如，在本公开的一些实施例中，使用存储器内建自测试(Built-in Self Test，BIST)技术来减少测试和修复时对外部设备的依赖性，降低测试开销，提高存储器的可靠性。例如，使用内建自测试电路23来代替传统的扫描链，以便于定位出错的行数，并让修复后的功能正常的寄存器/锁存器阵列能够通过测试。

例如，在本公开的一些实施例中，内建自测试电路23配置为在测试模式下对存储器阵列进行内建自测试，以确定存储器阵列21的故障信息。

例如，存储器阵列21的故障信息包括存储器阵列21是否存在缺陷、存储器阵列21中存在缺陷的行的数量以及这些行的地址等信息。

例如，在本公开的实施例中，含有缺陷存储器单元的行可以被称为故障行(或坏行)。例如，故障行可以理解为存储器阵列21的某一行中存在至少一个缺陷存储器单元，导致该行无法正确存储信息，或者，无法从该行读取正确的信息。

例如，内建自测试电路23可以与存储器装置200外部的控制系统(例如，中央处理器)连接，以接收内建自测试控制信号S2。例如，内建自测试控制信号S2可以控制内建自测试电路23对存储器阵列21进行自测试，以获取存储器阵列21中的故障行的行数和地址。

例如，在本公开的一些实施例中，自修复电路24包括映射表，配置为在写数据时根据故障信息将对应于存储器阵列21的故障行的数据写在映射表中，在读数据时根据故障行的故障地址从映射表中读取数据。

例如，映射表中故障行的故障地址和要写入该故障行的数据具有一一映射关系。

例如，在内建自测试电路23测试完以后，可以将自测试得到的故障信息中的故障行的地址写入映射表中，然后通过第一选通器22切换到读写模式。例如，在写数据时，对于存储器阵列21中的正常行(非故障行)，将这些非故障行的数据正常写入存储器阵列21的对应存储器单元中，对于存储器阵列21中的故障行，根据故障信息中故障地址，将原本要写入该故障行的数据写入映射表中。也就是说，用映射表代替故障行的存储器单元记录数据，以使得在读取对应该故障行的数据时，不是从存储器阵列21的故障行中读取数据，而是从映射表中读取数据，从而可以避免访问存储器阵列21的故障行。

例如，在本公开的一些实施例中，映射表包括标记位、地址位和数据位，地址位用于存储故障地址；标记位用于标记地址位是否存储有故障地址；数据位用于存储对应于故障行的数据。

例如，如图3所示，映射表可以包括多个映射行，每个映射行的格式为标记位+地址位+数据位。例如，在一个示例中，映射表具有5个设计行，假设存储器阵列21存在3个故障行，那么可以将这3个故障行的3个故障地址分别写入映射表的三个映射行的地址位addr中，并且将映射表中这三个映射行的标记位en置为“1”，其余两个映射行的标记位保持“0”不变。

例如，在配置好映射表的标记位en和地址位addr之后，可以切换到读写模式以使得自修复电路24发挥修复功能。例如，在写数据时，可以将故障行的数据存储到映射表的数据位da上；在读数据时，根据映射表的标记位en和地址位addr找到对应的数据位da，读取数据位da上存储的数据。

例如，在本公开的一些实施例中，映射表用于匹配故障地址和读写数据时的访问地址，自修复电路进一步配置为根据访问地址和故障地址的匹配结果对存储器阵列进行自修复。

例如，可以一次性地配置好映射表的标记位en和地址位addr，从而在后续测试过程中节省再次配置标记位en和地址位addr所造成的开销，也可以在每次测试存储器阵列21时重新根据故障信息配置映射表的标记位en和地址位addr，从而确保自修复的可靠性。

下面以映射表每次均会初始化为例来说明自修复电路24的工作过程。

例如，初始化后的映射表的标记位en为“0”，地址位addr和数据位da为空，测试结束后根据故障信息将映射表的第一标记位en0配置为1，将第一地址位addr0配置为第一故障行的故障地址0000 0100；将映射表的第二标记位en1配置为1，将第二地址位addr1配置为第二故障行的故障地址00000101；映射表的其余映射行保持初始状态。

例如，在写数据时，映射表可以获取写数据时的访问地址，并将该访问地址与映射表中的多个故障地址进行匹配，从而寻找到目标地址。也即，当地址一致时，可以将数据写入到标记位en为“1”的对应行的数据位da中，例如，访问地址为0000 0100，与映射表的第一地址位addr0的故障地址匹配，则将数据写入到第一故障行的数据位da0中。

例如，在读数据时，映射表可以获取读数据时的访问地址，并将该访问地址与映射表中的多个故障地址进行匹配，从而寻找到目标地址。也即，当地址一致时，可以将记录在数据位da中的数据代替存储器阵列21中的故障行输出。

例如，在本公开的一些实施例中，映射表包括内容可寻址存储器，且配置为在测试模式下根据存储器阵列的故障行配置标记位和地址位，以及在读写模式下根据标记位和地址位将对应于故障行的数据写入数据位或从数据位读取数据；

自修复电路还包括第二选通器，第二选通器配置为根据从内容可寻址存储器接收的指示信号输出内容可寻址存储器的数据位中存储的对应于故障行的数据。

图3为本公开至少一实施例提供的一种自修复电路的结构示意图。如图3所示，自修复电路24包括映射表和第二选通器A6，映射表包括内容可寻址存储器CAM。内容可寻址存储器CAM的格式可以参考上文关于映射表的相关说明，此处不再赘述。

需要说明的是，本公开中的内容可寻址存储器(Content Addressable Memory，CAM)的查找操作与CAM的常规查找功能不同，CAM常规的查找功能通常为：输入待查数据，返回该数据被存储的地址，而在本公开的实施例中，内容可寻址存储器的查找操作可以理解为：输入待查的地址，返回该地址所对应的数据。

例如，在本公开的一些实施例中，映射表还可以是哈希表或者其他能够实现类似上述功能(根据输入待查地址寻找和返回数据)的硬件电路，本公开对映射表的实现方式不作限制。

例如，如图2和图3所示，第二选通器A6的第一端与存储器阵列21连接，第二选通器A6的第二端与内容可寻址存储器CAM连接，第二选通器A6的输出端通过数据总线S6与第一选通器22连接。

例如，如图3所示，数据总线S6可以分为两支传输路径，一支传输路径与内容可寻址存储器CAM连接，以广播读写命令和地址，另一支传输路径与存储器阵列21连接，以向存储器阵列21的正常行传输数据A1(或者还包括其他信号)或者从存储器阵列21的正常行接收数据A2。

例如，第二选通器A6的使能端与内容可寻址存储器CAM连接，根据从内容可寻址存储器CAM接收的指示信号A3，第二选通器A6可以选择性地输出从存储器阵列21输出的正常行的数据A2或者是从内容可寻址存储器CAM的数据位da中存储的对应于故障行的数据A4。

例如，当需要读取存储器阵列21中故障行的数据时，内容可寻址存储器CAM发送指示信号A3给第二选通器A6，从而将内容可寻址存储器CAM中的数据A4作为最终的输出数据A5，通过数据总线S6传输给第一选通器22，由此实现对存储器装置200的故障行的读取操作。

例如，在本公开的一些实施例中，内容可寻址存储器的行数根据存储器阵列的行数和存储器阵列的故障行的出错率来配置。

例如，在本公开的一些实施例中，内容可寻址存储器CAM的行数少于存储器阵列21的行数，从而可以节省成本。

例如，在一个示例中，存储器阵列21具有128行，根据以往的测试结果或根据存储器阵列21的制造工艺可以估计出存储器阵列21的故障出错率约为3％，那么可以在设计内容可寻址存储器CAM时，将CAM的行数设置为4行。

例如，在本公开的一些实施例中，当存储器装置200包括多个存储器阵列时，多个存储器阵列可以分别对应多个内容可寻址存储器CAM。例如，每个内容可寻址存储器CAM的行数可以根据其对应的存储器阵列的阵列规模而进行设计。例如，大规模的存储器阵列的CAM可以被设置为具有较多行，小规模的存储器阵列的CAM可以被设置为具有较少行。

由于在一些情况下，映射表(例如，内容可寻址存储器CAM)下电后，其中的标记位、地址位和数据位可能会被清空，为了方便测试和降低测试成本，可以在存储器装置200内部设置地址分发单元，该地址分发单元与存储器装置200外部的非易失性存储单元连接，从而使得测试后的故障信息可以先存储在外部的非易失性存储单元中，在映射表上电后，再通过地址分发单元将存储于非易失性存储单元中的故障信息分发给映射表，从而减少由于多次内建自测试(例如，在仅需要读写数据，不需要多次内建自测试时)而导致的不必要的测试花销。

例如，在本公开的一些实施例中，如图2所示，存储器装置200还包括地址分发单元25。如图2所示，地址分发单元25通过S3与存储器装置200外部的非易失性存储单元连接，且配置为上电后将存储于非易失性存储单元中的存储器阵列21的故障行的故障地址分发给映射表。

例如，地址分发单元25与自修复电路24连接，可以将存储于非易失性存储单元中故障信息分发给自修复电路24中的映射表，从而配置映射表的标记位en和地址位addr。

例如，非易失性存储单元包括熔丝(fuse)、闪存、相变存储器(phase changememory，PCM)、阻变存储器(resistive random-access memory，RRAM)、自旋矩存储器(spin-transfer torque RAM，STT-RAM)等，本公开的实施例对此不作限制。

本公开上述实施例的存储器装置不需要在寄存器阵列和/或锁存器阵列中预留冗余行，可以通过将数据写入自修复电路中从而避免访问寄存器阵列和/或锁存器阵列的故障行，能够有效提高芯片良率，尤其是可以提高超大规模芯片的良率，同时降低芯片制造和测试的成本，提高修复后的芯片的可测试性。

图4为本公开至少一实施例提供的一种芯片的示意框图。如图4所示，本公开至少一实施例还提供一种芯片，该芯片300包括图2所示的存储器装置200和读写控制模块30。例如，读写控制模块30配置为将数据写入到存储器装置200中或从存储器装置200中读取数据。

例如，在本公开的一些实施例中，读写控制模块30与存储器装置200的第一选通器22的第一端连接，内建自测试电路23与第一选通器22的第二端和使能端连接，第一选通器22的输出端与自修复电路24连接。

例如，在本公开的一些实施例中，芯片300还包括非易失性存储单元40。非易失性存储单元40与存储器装置200中的地址分发单元25连接，配置为非易失性地存储存储器装置200的故障行的故障地址。

例如，在本公开的一些实施例中，非易失性存储单元包括熔丝或闪存。

关于芯片300中的读写控制模块30、存储器装置200和非易失性存储单元40的具体说明可以参考前文的相关描述，这里不再赘述。

芯片300可以实现与前述存储器装置200相似的技术效果，在此不再赘述。

本公开至少一实施例还提供一种存储器装置的自修复方法，该自修复方法可以由本公开任一实施例提供的存储器装置实现。图5为本公开至少一实施例提供的一种存储器装置的自修复方法的流程图。如图5所示，该自修复方法包括步骤S100～S500。

步骤S100：根据使能控制信号，通过第一选通器选择进入测试模式；

步骤S200：通过内建自测试电路在测试模式下对存储器阵列进行内建自测试，确定存储器阵列的故障信息；

步骤S300：根据故障信息配置映射表；

步骤S400：根据使能控制信号，通过第一选通器选择进入读写模式；

步骤S500：通过自修复电路在写数据时根据故障信息将对应于存储器阵列的故障行的数据写在映射表中，在读数据时根据故障行的故障地址从映射表中读取数据。

例如，步骤S100和步骤S400可以由图2中的第一选通器22实现，步骤S200可以由图2中的内建自测试电路23实现，步骤S300和步骤S500可以由图2中的自修复电路24实现。关于上述步骤的详细说明可以参考前述存储器装置200的相关描述，这里不再赘述。

例如，在本公开实施例的至少一个示例中，该自修复方法还包括：通过映射表匹配故障地址和读写数据时的访问地址；根据访问地址和故障地址的匹配结果对存储器阵列进行自修复。

例如，在本公开实施例的至少一个示例中，该自修复方法还包括：在映射表的地址位存储故障地址；在映射表的标记位中标记映射表的地址位是否存储有故障地址；在映射表的数据位存储对应于故障行的数据。

例如，在本公开实施例的至少一个示例中，该自修复方法还包括：将存储器阵列的故障信息存储于非易失性存储单元中。

例如，在本公开实施例的至少一个示例中，步骤S300，即根据故障信息配置映射表，包括：解析存储于非易失性存储单元中的故障信息，故障信息包括故障行的故障地址；通过地址分发单元将故障行的故障地址分发到映射表中。

本公开上述实施例的存储器装置的自修复方法可以通过将数据写入自修复电路中从而避免访问寄存器阵列和/或锁存器阵列的故障行，能够有效提高芯片良率，降低芯片制造和测试的成本，提高修复后的芯片的可测试性。

本公开至少一实施例还提供一种芯片的测试方法，该测试方法可以由本公开任一实施例提供的芯片实现。图6为本公开至少一实施例提供的一种芯片的测试方法的流程图。如图6所示，该测试方法包括步骤S600～S700。

步骤S600：对芯片进行内建自测试，以测试芯片的存储器装置中的寄存器阵列和/或锁存器阵列是否有故障行；

步骤S700：根据内建自测试的结果判断是否对存储器装置进行自修复。

例如，在本公开实施例的至少一个示例中，步骤S700，即根据内建自测试的结果判断是否对存储器装置进行自修复，包括：如果内建自测试的结果显示存储器装置中的寄存器阵列和/或锁存器阵列的故障行的行数小于或等于映射表的行数，则对芯片进行自修复；如果内建自测试的结果显示存储器装置中的寄存器阵列和/或锁存器阵列的故障行的行数大于映射表的行数，则放弃对芯片进行自修复。

例如，在本公开实施例的至少一个示例中，该测试方法还包括：对自修复后的芯片再次进行内建自测试以确定芯片的存储器装置是否自修复成功。

图7为本公开至少一实施例提供的一种芯片的测试方法的流程图，下面结合图7详细说明上述测试方法。

例如，当芯片流片回来后,可以先对芯片内的寄存器阵列和/或锁存器阵列做存储器内的内建自测试(memory bist，mbist)。

例如，根据内建自测试的测试结果判断芯片是否存在存储器故障，如果内建自测试的结果显示存储器阵列的存储功能全部正常，则可以认为该芯片通过测试；如果内建自测试的结果显示存储器阵列中存在故障行，则继续判断存储器阵列中的故障行数是否小于或等于映射表(例如，CAM)的设计行数。

例如，如果故障行数小于或等于映射表的设计行数，则可以通过自修复电路对芯片中的存储器装置进行自修复，例如，对映射表的标记位和地址位进行配置，然后将故障行的数据写入映射表中，以绕过故障行、通过映射表进行数据的读写操作。

例如，如果故障行数大于映射表的设计行数，则放弃对芯片进行自修复。在这种情况下，无法通过映射表为所有的故障行存储数据，芯片测试失败。

例如，可以根据故障信息确定故障行的地址，并根据故障行的地址产生对应的熔丝内容，然后将其烧写到熔丝中，后续芯片加载熔丝，由熔丝分发单元(即本公开中的地址分发单元)分发到对应的存储器阵列的映射表中。

例如，芯片加载数据后，可以对芯片再做一次内建自测试，以测试芯片的存储器装置是否被修复成功。例如，如果再次测试的结果显示修复失败，则可以在后续进一步分析该芯片失败的原因。

通过上述步骤可以筛选出损坏的芯片，以及对损坏的芯片进行自修复，从而提高芯片的良率，降低芯片制造和测试的成本，并且能够提高修复后的芯片的可测试性。

虽然上文中已经用一般性说明及具体实施方式，对本公开作了详尽的描述，但在本公开实施例基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本公开精神的基础上所做的这些修改或改进，均属于本公开要求保护的范围。

对于本公开，还有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种存储器装置，包括：

存储器阵列，包括寄存器阵列和/或锁存器阵列；

第一选通器，配置为根据使能控制信号选择读写模式或测试模式；

内建自测试电路，配置为在所述测试模式下对所述存储器阵列进行内建自测试，以确定所述存储器阵列的故障信息；

自修复电路，包括映射表，配置为在写数据时根据所述故障信息将对应于所述存储器阵列的故障行的数据写在所述映射表中，在读数据时根据所述故障行的故障地址从所述映射表中读取所述数据。

2.根据权利要求1所述的存储器装置，其中，所述映射表用于匹配所述故障地址和读写数据时的访问地址，

所述自修复电路进一步配置为根据所述访问地址和所述故障地址的匹配结果对所述存储器阵列进行自修复。

3.根据权利要求2所述的存储器装置，其中，所述映射表包括标记位、地址位和数据位，

所述地址位用于存储所述故障地址；

所述标记位用于标记所述地址位是否存储有所述故障地址；

所述数据位用于存储对应于所述故障行的所述数据。

4.根据权利要求3所述的存储器装置，其中，所述映射表包括内容可寻址存储器，且配置为在所述测试模式下根据所述存储器阵列的所述故障行配置所述标记位和所述地址位，以及在所述读写模式下根据所述标记位和所述地址位将对应于所述故障行的所述数据写入所述数据位或从所述数据位读取所述数据；

所述自修复电路还包括第二选通器，所述第二选通器配置为根据从所述内容可寻址存储器接收的指示信号输出所述内容可寻址存储器的所述数据位中存储的对应于所述故障行的所述数据。

5.根据权利要求4所述的存储器装置，其中，所述第二选通器的第一端与所述存储器阵列连接，所述第二选通器的第二端与所述内容可寻址存储器连接，所述第二选通器的输出端通过数据总线与所述第一选通器连接。

6.根据权利要求4所述的存储器装置，其中，所述内容可寻址存储器的行数根据所述存储器阵列的行数和所述存储器阵列的故障行的出错率来配置。

7.根据权利要求1-3任一所述的存储器装置，其中，所述映射表包括哈希表。

8.根据权利要求1-6任一所述的存储器装置，还包括：

地址分发单元，与非易失性存储单元连接，配置为上电后将存储于所述非易失性存储单元中的所述存储器阵列的所述故障行的所述故障地址分发给映射表。

9.一种芯片，包括：

如权利要求1-7任一所述的存储器装置；

读写控制模块，配置为将数据写入到所述存储器装置中或从所述存储器装置中读取所述数据。

10.根据权利要求9所述的芯片，其中，所述读写控制模块与所述存储器装置的所述第一选通器的第一端连接，

所述内建自测试电路与所述第一选通器的第二端和使能端连接，

所述第一选通器的输出端与所述自修复电路连接。

11.根据权利要求9或10所述的芯片，还包括：

非易失性存储单元，与所述存储器装置中的地址分发单元连接，配置为非易失性地存储所述存储器装置的所述故障行的所述故障地址；

所述存储器装置还包括地址分发单元，所述地址分发单元与所述非易失性存储单元连接，配置为上电后将存储于所述非易失性存储单元中的所述存储器阵列的所述故障行的所述故障地址分发给映射表。

12.根据权利要求11所述的芯片，其中，所述非易失性存储单元包括熔丝或闪存。

13.一种存储器装置的自修复方法，所述存储器装置包括存储器阵列、第一选通器、内建自测试电路和自修复电路，所述存储器阵列包括寄存器阵列和/或锁存器阵列；

其中，所述自修复方法包括：

根据使能控制信号，通过所述第一选通器选择进入测试模式；

通过所述内建自测试电路在所述测试模式下对所述存储器阵列进行内建自测试，确定所述存储器阵列的故障信息；

根据所述故障信息配置映射表；

根据使能控制信号，通过所述第一选通器选择进入读写模式；

通过所述自修复电路在写数据时根据所述故障信息将对应于所述存储器阵列的故障行的数据写在所述映射表中，在读数据时根据所述故障行的故障地址从所述映射表中读取所述数据。

14.根据权利要求13所述的自修复方法，还包括：

通过所述映射表匹配所述故障地址和读写数据时的访问地址；

根据所述访问地址和所述故障地址的匹配结果对所述存储器阵列进行自修复。

15.根据权利要求13所述的自修复方法，还包括：

在所述映射表的地址位存储所述故障地址；

在所述映射表的标记位中标记所述映射表的所述地址位是否存储有所述故障地址；

在所述映射表的数据位存储对应于所述故障行的所述数据。

16.根据权利要求13-15任一所述的自修复方法，还包括：

将所述存储器阵列的所述故障信息存储于非易失性存储单元中；

其中，所述根据所述故障信息配置映射表，包括：

解析存储于非易失性存储单元中的故障信息，所述故障信息包括所述故障行的所述故障地址；

通过地址分发单元将所述故障行的所述故障地址分发到所述映射表中。

17.一种如权利要求9-12任一所述的芯片的测试方法，包括：

对所述芯片进行内建自测试，以测试所述芯片的所述存储器装置中的寄存器阵列和/或锁存器阵列是否有故障行；

根据所述内建自测试的结果判断是否对所述存储器装置进行自修复。

18.根据权利要求17所述的测试方法，其中，所述根据所述内建自测试的结果判断是否对所述存储器装置进行自修复，包括：

如果所述内建自测试的结果显示所述存储器装置中的所述寄存器阵列和/或所述锁存器阵列的所述故障行的行数小于或等于所述映射表的行数，则对所述芯片进行自修复；

如果所述内建自测试的结果显示所述存储器装置中的所述寄存器阵列和/或所述锁存器阵列的所述故障行的行数大于所述映射表的行数，则放弃对所述芯片进行自修复。

19.根据权利要求18所述的测试方法，还包括：

对自修复后的所述芯片再次进行所述内建自测试以确定所述芯片的所述存储器装置是否自修复成功。