JP6358122B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP6358122B2 JP6358122B2 JP2015027613A JP2015027613A JP6358122B2 JP 6358122 B2 JP6358122 B2 JP 6358122B2 JP 2015027613 A JP2015027613 A JP 2015027613A JP 2015027613 A JP2015027613 A JP 2015027613A JP 6358122 B2 JP6358122 B2 JP 6358122B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- diagnostic
- cpu
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003745 diagnosis Methods 0.000 claims description 163
- 230000000717 retained effect Effects 0.000 claims description 17
- 238000012360 testing method Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000002405 diagnostic procedure Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の増大を抑制しつつメモリの故障診断を行うことができるマイクロコンピュータを提供することにある。
請求項2記載のマイクロコンピュータによれば、請求項1と同様に、診断用データ生成手段は、データ保持手段に保持されている保持データに基づいて診断用データを生成し、診断制御部及び診断手段は、請求項1と同様にメモリの故障診断を行う。また、診断制御部は、故障診断の実行中に、メモリより読み出したデータのアドレスにCPUがリードアクセスを行うと、請求項1と同様にデータ保持手段が保持しているデータをCPUに読み込ませる。
図1に示すように、マイクロコンピュータ1は、CPU2がアドレス及びデータバス3を介して、例えばDRAMなどのメモリ4にアクセスし、データの書き込み(ライト)及び読み出し(リード)を行う。診断制御部5は、メモリ4の故障診断を行うためのハードウェアであり、メモリ4の各アドレスにデータが正しく書き込めるか否かを診断する。そのため、診断制御部5は、CPU2が通常動作しておりメモリ4にアクセスを行っている期間も、メモリ4に継続的にアクセスを行う。
以下、第1実施形態と同一部分には、同一符号を付して説明を省略し、以下異なる部分について説明する。図4に示すように、第2実施形態のマイクロコンピュータ21は、診断制御部5を診断制御部22に、セレクタ9をセレクタ23にそれぞれ置き換えた構成である。セレクタ23は、入力端子数が「3」となっており、増設された入力端子には、CPU2のライトデータが与えられている。
図6に示すように、第3実施形態のマイクロコンピュータ31は、診断制御部5を診断制御部32に置き換え、セレクタ6及び比較器13の一方の入力側に、診断アドレスラッチ33を備えた構成である。第3実施形態では、診断制御部32が診断アドレスを生成して出力するのではなく、CPU2がメモリ4に対してリードアクセスを行った際に、CPU2が出力するアクセスアドレスを診断アドレスとする。
図10に示すように、第4実施形態のマイクロコンピュータ41は、第3実施形態の診断制御部32を診断制御部42に置き換えている。診断制御部42は、CPU2がライトアクセスを実行した際に診断アドレスラッチ33にラッチ信号を出力し、その際のアクセスアドレスを診断アドレスとする。そして、バッファ10に退避されるデータは、上記ライトアクセスに伴いCPU2が出力し、メモリ4に書き込まれたデータとなる。
テストデータの生成は、メモリ4より読み出したデータを反転させるものに限ることはない。例えばビットシフトを行ったり、所定値を加減算する等、一定の変換規則に従い変換して生成すれば良い。そして、故障診断は、そのテストデータの生成パターンに応じて行えば良い。
第3実施形態におけるリードアクセスをトリガとして故障診断を実行する方式を、第2実施形態に適用しても良い。
第3,第4実施形態において、ステップS42で「一致」と判断した場合にステップS13を実行し、ステップS33以降の処理を削除しても良い。
Claims (8)
- CPU(2)と、
このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(5)と、
この診断制御部が前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
前記メモリの故障診断を行う診断手段(12)とを備え、
前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
前記診断手段は、前記保持データと前記診断用データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
前記アドレスに対して前記CPUがライトアクセスを行うと、前記故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記メモリより読み出すデータの前記データ保持手段による保持から故障診断を再実行することを特徴とするマイクロコンピュータ。 - CPU(2)と、
このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(22)と、
この診断制御部が前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
前記メモリの故障診断を行う診断手段(12)とを備え、
前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
前記診断手段は、前記保持データと前記診断用データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
前記データ保持手段にデータが保持された後、前記診断制御部が前記診断用データを前記メモリに書き込む前に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して故障診断を継続し、
前記診断制御部が前記診断用データを前記メモリに書き込んだ後に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記診断用データ生成手段による診断用データの生成から故障診断を再実行することを特徴とするマイクロコンピュータ。 - CPU(2)と、
このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(32)と、
前記CPUが前記メモリにリードアクセスを行った際に、前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
前記メモリの故障診断を行う診断手段(12)とを備え、
前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
前記診断手段は、前記保持データと前記診断用データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
前記アドレスに対して前記CPUがライトアクセスを行うと、前記故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記CPUが前記メモリにリードアクセスを行うまで待機することを特徴とするマイクロコンピュータ。 - CPU(2)と、
このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(32)と、
前記CPUが前記メモリにリードアクセスを行った際に、前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
前記メモリの故障診断を行う診断手段(12)とを備え、
前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
前記診断手段は、前記保持データと前記診断用データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
前記データ保持手段にデータが保持された後、前記診断制御部が前記診断用データを前記メモリに書き込む前に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して故障診断を継続し、
前記診断制御部が前記診断用データを前記メモリに書き込んだ後に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記診断用データ生成手段による診断用データの生成から故障診断を再実行することを特徴とするマイクロコンピュータ。 - CPU(2)と、
このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(42)と、
前記CPUが前記メモリにライトアクセスを行った際に、前記CPUのライトデータが保持されるデータ保持手段(10)と、
このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
前記メモリの故障診断を行う診断手段(12)とを備え、
前記診断制御部は、前記診断用データを、前記メモリの前記CPUによるライトアクセスアドレスに書き込んでから前記診断用データを再度読み出し、
前記診断手段は、前記保持データと前記診断用データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
前記アドレスに対して前記CPUがライトアクセスを行うと、前記故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記CPUの書き込みデータの前記データ保持手段による保持から故障診断を再実行することを特徴とするマイクロコンピュータ。 - 前記診断制御部は、前記故障診断の実行後に、前記保持データを前記メモリに書き込まれている診断用データに上書きすると、その上書きした保持データを再度メモリから読みして、読み出したデータが前記データ保持手段に保持されている保持データに一致するか否かにより故障診断を再実行することを特徴とする請求項3又は5記載のマイクロコンピュータ。
- 前記診断用データ生成手段は、前記保持データの各ビットを反転させて前記診断用データを生成することを特徴とする請求項1から6の何れか一項に記載のマイクロコンピュータ。
- 前記診断制御部(5,22,32,34)は、前記データ保持手段に保持されているデータと前記診断用データとの排他的論理和を演算し、前記診断手段が故障の発生を検出すると、前記演算結果のデータを前記データ保持手段に保持させることを特徴とする請求項7記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015027613A JP6358122B2 (ja) | 2014-04-22 | 2015-02-16 | マイクロコンピュータ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088219 | 2014-04-22 | ||
JP2014088219 | 2014-04-22 | ||
JP2015027613A JP6358122B2 (ja) | 2014-04-22 | 2015-02-16 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015215872A JP2015215872A (ja) | 2015-12-03 |
JP6358122B2 true JP6358122B2 (ja) | 2018-07-18 |
Family
ID=54752666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015027613A Expired - Fee Related JP6358122B2 (ja) | 2014-04-22 | 2015-02-16 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6358122B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04125753A (ja) * | 1990-09-17 | 1992-04-27 | Fujitsu Ltd | メモリのオンライン診断方式 |
JPH07306811A (ja) * | 1994-05-16 | 1995-11-21 | Nippon Telegr & Teleph Corp <Ntt> | メモリ故障診断方法 |
JPH1125006A (ja) * | 1997-06-27 | 1999-01-29 | Fuji Xerox Co Ltd | メモリテスト装置 |
JP3578638B2 (ja) * | 1998-08-25 | 2004-10-20 | 株式会社日立ユニシアオートモティブ | マイコン用メモリの診断装置 |
JP2003242046A (ja) * | 2002-02-14 | 2003-08-29 | Sumitomo Wiring Syst Ltd | 情報処理装置、情報処理装置の動作方法及びプログラム |
-
2015
- 2015-02-16 JP JP2015027613A patent/JP6358122B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015215872A (ja) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110352407A (zh) | 纠错码存储器 | |
JP2005242797A (ja) | エラー訂正回路 | |
US8739012B2 (en) | Co-hosted cyclical redundancy check calculation | |
JP4865016B2 (ja) | プロセッサ | |
JP2007148779A (ja) | マイクロコントローラおよびram | |
JP2013175118A (ja) | 制御装置、及びそのメモリ故障検出方法、その自己診断方法 | |
JP2011100269A (ja) | キャッシュシステム | |
JP2011257966A (ja) | キャッシュ装置及び情報処理装置 | |
JP6358122B2 (ja) | マイクロコンピュータ | |
US7484147B2 (en) | Semiconductor integrated circuit | |
JP2014071770A (ja) | メモリ故障診断装置、メモリ故障診断方法 | |
US9043655B2 (en) | Apparatus and control method | |
JP5006121B2 (ja) | 論理検証装置、論理検証方法 | |
JP6332134B2 (ja) | メモリ診断回路 | |
CN115482875A (zh) | 存储器安全接口配置 | |
JP5176646B2 (ja) | 誤り訂正機能確認回路及び誤り訂正機能確認方法とそのコンピュータプログラム、並びに記憶装置 | |
JP5843804B2 (ja) | 演算装置およびエラー処理方法 | |
JP2007257628A (ja) | 記憶された情報データの読み取りのための誤り訂正と誤り検出の方法およびそのための記憶制御ユニット | |
JP2015001774A (ja) | 半導体集積回路及びその処理方法 | |
JP6214476B2 (ja) | I/o制御装置 | |
JP7497663B2 (ja) | メモリ試験装置,メモリ試験プログラムおよびメモリ試験方法 | |
JP2006286135A (ja) | 半導体記憶装置及びその読み書き制御方法 | |
JP5632804B2 (ja) | バス診断機能を備えた制御装置 | |
JP2011054221A (ja) | 記憶装置及び電子機器 | |
JP6645467B2 (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6358122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |