JP6358122B2 - マイクロコンピュータ - Google Patents

マイクロコンピュータ Download PDF

Info

Publication number
JP6358122B2
JP6358122B2 JP2015027613A JP2015027613A JP6358122B2 JP 6358122 B2 JP6358122 B2 JP 6358122B2 JP 2015027613 A JP2015027613 A JP 2015027613A JP 2015027613 A JP2015027613 A JP 2015027613A JP 6358122 B2 JP6358122 B2 JP 6358122B2
Authority
JP
Japan
Prior art keywords
data
memory
diagnostic
cpu
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015027613A
Other languages
English (en)
Other versions
JP2015215872A (ja
Inventor
嘉一 坂口
嘉一 坂口
山田 健二
健二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015027613A priority Critical patent/JP6358122B2/ja
Publication of JP2015215872A publication Critical patent/JP2015215872A/ja
Application granted granted Critical
Publication of JP6358122B2 publication Critical patent/JP6358122B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

本発明は、メモリについて故障診断を行う機能を備えたマイクロコンピュータに関する。
マイクロコンピュータの信頼性を向上させるため、CPUが動作している期間中にもメモリの故障診断を行う機能を持たせたものがある。例えば特許文献1には、診断対象アドレスのデータをメモリから読み出しバッファレジスタに退避させ、前記アドレスに診断用データを書き込んだ後に読み出しを行い、読み出したデータと診断用データとを比較する構成が開示されている。そして、診断中において、CPUが診断対象アドレスにアクセスしようとした場合には、バッファレジスタにアクセスさせるようにしている。
特開平4−125753号公報
しかしながら、特許文献1の構成では、診断用データを保持するために、バッファレジスタとは別のレジスタが必要となる。
本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の増大を抑制しつつメモリの故障診断を行うことができるマイクロコンピュータを提供することにある。
請求項1記載のマイクロコンピュータによれば、診断制御部は、メモリの故障診断を行うためメモリに対しデータの読み出し及び書き込みを行い、データ保持手段には、診断制御部がメモリより読み出したデータが保持される。そして、診断用データ生成手段は、データ保持手段に保持されている保持データに基づいて診断用データを生成する。診断制御部は、生成された診断用データを、保持データを読み出したメモリのアドレスに書き込んでからその診断用データを再度読み出し、診断手段は、前記保持データと前記診断データとが、診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行う。
また、診断制御部は、故障診断の実行中に、メモリより読み出したデータのアドレスにCPUがリードアクセスを行うと、データ保持手段が保持しているデータをCPUに読み込ませ、前記アドレスにCPUがライトアクセスを行うと、故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記メモリより読み出すデータの前記データ保持手段による保持から故障診断を再実行する。すなわち、診断用データ生成手段は、診断用データをデータ保持手段に保持されている保持データに基づいて生成するので、特許文献1とは異なり、診断用データを別途保持するためのレジスタが不要になる。したがって、回路規模の増大を抑制しつつメモリの故障診断を行うことができる。
尚、ここで「診断用データを〜保持データに基づいて生成する」とは、診断用データを、一定の変換規則に従って変換することで診断用データを生成することを意味する。
請求項2記載のマイクロコンピュータによれば、請求項1と同様に、診断用データ生成手段は、データ保持手段に保持されている保持データに基づいて診断用データを生成し、診断制御部及び診断手段は、請求項1と同様にメモリの故障診断を行う。また、診断制御部は、故障診断の実行中に、メモリより読み出したデータのアドレスにCPUがリードアクセスを行うと、請求項1と同様にデータ保持手段が保持しているデータをCPUに読み込ませる。
そして、データ保持手段にデータが保持された後、診断制御部が診断用データをメモリに書き込む前に、そのアドレスにCPUがライトアクセスを行うと、データ保持手段のデータ及び前記アドレスのデータをCPUの書き込みデータで更新して故障診断を継続する。また、診断制御部が診断用データをメモリに書き込んだ後に、そのアドレスにCPUがライトアクセスを行うと、データ保持手段のデータ及び前記メモリにおける前記アドレスの記憶データをCPUの書き込みデータで更新して、診断用データ生成手段による診断用データの生成から故障診断を再実行する。これにより、故障診断を再実行するケースを請求項1よりも削減できるので、故障診断をより効率的に行うことができる。
請求項3,4記載のマイクロコンピュータによれば、データ保持手段には、CPUがメモリにリードアクセスを行った際に当該メモリより読み出したデータが保持されるが、それ以外の動作についてはそれぞれ請求項1,2と同様である。したがって、診断制御部は、データ保持手段にデータを保持するために別途メモリアクセスを行う必要が無く、消費電力を低減できる。
請求項5記載のマイクロコンピュータによれば、データ保持手段には、CPUがメモリにライトアクセスを行った際に、CPUのライトデータが保持されるが、それ以外の動作については請求項1と同様である。したがって、診断制御部は、データ保持手段にデータを保持するために別途メモリアクセスを行う必要が無く、この構成による場合も消費電力を低減できる。
請求項6記載のマイクロコンピュータによれば、診断制御部は、故障診断の実行後に、保持データをメモリに書き込まれている診断用データに上書きする。そして、上書きした保持データを再度メモリから読みすと、読み出したデータがデータ保持手段に保持されている保持データに一致するか否かにより故障診断を再実行する。したがって、故障診断をより厳重に行うことができる。
請求項7記載のマイクロコンピュータによれば、診断用データ生成手段は、保持データの各ビットを反転させて診断用データを生成する。したがって、診断対象となるアドレスに反転させたデータが正しく書き込まれたか否かにより、故障診断を確実に行うことができる。
請求項8記載のマイクロコンピュータによれば、診断制御部は、データ保持手段に保持されているデータと診断用データとの排他的論理和を演算し、診断手段が故障の発生を検出すると、演算結果のデータをデータ保持手段に保持させる。すなわち、排他的論理和を演算した結果、双方のデータ値が反転の関係に無いビットには「0」がセットされる。そして、この時点でメモリに故障が発生しているので、以降に故障診断を継続する必要はなく、データ保持手段のデータを更新する必要はない。そこで、演算結果データをデータ保持手段に保持させて、例えばCPUがその演算結果データを読み出せば、故障が発生したアドレスのビットを特定できる。
第1実施形態であり、マイクロコンピュータの構成を示す機能ブロック図 診断制御部による診断手順を示すフローチャート 故障判定の手順を示すフローチャート 第2実施形態であり、マイクロコンピュータの構成を示す機能ブロック図 診断制御部による診断手順を示すフローチャート 第3実施形態であり、マイクロコンピュータの構成を示す機能ブロック図 診断制御部による診断手順を示すフローチャート 故障判定Aの手順を示すフローチャート 故障判定Bの手順を示すフローチャート 第4実施形態であり、マイクロコンピュータの構成を示す機能ブロック図 診断制御部による診断手順を示すフローチャート
(第1実施形態)
図1に示すように、マイクロコンピュータ1は、CPU2がアドレス及びデータバス3を介して、例えばDRAMなどのメモリ4にアクセスし、データの書き込み(ライト)及び読み出し(リード)を行う。診断制御部5は、メモリ4の故障診断を行うためのハードウェアであり、メモリ4の各アドレスにデータが正しく書き込めるか否かを診断する。そのため、診断制御部5は、CPU2が通常動作しておりメモリ4にアクセスを行っている期間も、メモリ4に継続的にアクセスを行う。
CPU2及び診断制御部5とメモリ4との間には、アドレス用のセレクタ6、ライトデータ用のセレクタ7が設けられている。また、CPU2がメモリ4から読み出したデータは、セレクタ8を介してバス3に出力され、CPU2により読み出される。また、診断制御部5がメモリ4から読み出したデータは、セレクタ9を介してバッファ10(データ保持手段)に格納される。これらのセレクタ6〜9の切り換え制御は、診断制御部5によって行われる。そのため、診断制御部5には、CPU2が出力するアクセスアドレス及びデータが入力されている。
バッファ10に格納されたデータは、セレクタ7及び8の入力端子の1つに与えられると共に、診断データ生成器11(診断用データ生成手段)を介してセレクタ7の入力端子の他の1つに与えられる。また、前記データは、故障判定器12(診断手段)の入力端子の1つにも与えられている。診断データ生成器11は、入力されたデータの各ビットを反転させてテストデータ(診断用データ)を生成し、セレクタ7に出力する。故障判定器12の入力端子の他の1つには、診断制御部5がメモリ4から読み出したデータが与えられている。故障判定器12は、入力された2つのデータの排他的論理和を演算し、その演算結果をセレクタ9の入力端子の1つ及び診断制御部5に出力する。前記演算結果データ中に「0」を示すビットがあれば「故障検出」となる。
比較器13の2つの入力端子には、CPU2が出力するアドレスと、診断制御部5が出力するアドレスとがそれぞれ入力されている。比較器13の出力端子は競合検出器14の入力端子に接続されており、比較器13は、入力される2つのアドレスが一致すると、出力信号をハイレベルにする。診断制御部5は、診断制御を行っている期間は、診断中フラグをセットして競合検出器14に入力する。競合検出器14は、診断中フラグがセットされており、且つ比較器13が2つのアドレスの一致を検出すると、ハイレベル信号を診断制御部5に出力し、これが「競合検出」となる。
次に、本実施形態の作用について説明する。図2に示すように、診断制御部5がメモリ4の故障診断を開始すると、診断対象アドレスのデータをメモリ4から読み出してバッファ10に退避させる(S1)。そして、CPU2が同じ診断対象アドレスにアクセスを行っていなければ(S2:無)、バッファ10に退避させたデータ(保持データ)を診断データ生成器11により反転させて、メモリ4の診断対象アドレスに書き込む(S3)。それから、再びステップS2と同様に、CPU2が同じ診断対象アドレスにアクセスしようとしているか否かを判断し(S4)、アクセスを行っていなければ(無)故障判定処理に移行する(S5)。
ステップS2又はS4において、CPU2が同じ診断対象アドレスにアクセスしようとしている場合は(有)、何れも同じ処理となる。すなわち、CPU2のサイクルがリード/ライトの何れであるかを判断し(S6,S8)、ライトであればステップS1に戻り診断をやり直す。一方、リードであれば、バッファ10に退避させたデータをCPU2に読み込ませる(S7,S9)。つまり、バッファ10に退避させたデータを、セレクタ8を介してバス3に出力する。そして、ステップS7,S9からは、それぞれステップS2,S4に移行する。これにより、診断を継続する。
ステップS5の故障判定処理は、図3に示すように、診断制御部5がメモリ4の診断対象アドレスに書き込んだテストデータを読み出す。すると、故障判定器12が、前記テストデータとバッファ10に退避させたデータとの排他的論理和を演算する(S11)。診断対象アドレスにテストデータが正しく書き込まれていれば、テストデータはバッファ10に退避させたデータの反転値であるから、演算結果データはオール「1」となる。この場合は「一致」となり(S12:正常)、診断制御部5は、バッファ10に退避させたデータを診断対象アドレスに書き込む(S13)。そして、診断を終了する。
一方、ステップS12において、排他的論理和の演算結果データ中に「0」を示すビットがあった場合は、診断対象アドレスにテストデータが正しく書き込まれなかったことを示す。この場合は「不一致」となり(故障)、診断制御部5は、前記演算結果データより「故障検出」を認識すると、故障判定器12の出力データをセレクタ9を介してバッファ10に書き込む(S14)。そして、診断を終了する。
ステップS14でバッファ10に書き込まれたデータは、診断対象アドレスにおいてテストデータが正しく書き込まれなかったビット位置を示す。そして、この時点でメモリ4に故障が発生しているので、以降に故障診断を継続する必要はなく、バッファ10のデータを更新する必要はない。したがって、演算結果データをバッファ10に格納し、そのデータを読み出すことで、メモリ4の故障発生ビット位置を知ることができる。
以上のように本実施形態によれば、診断制御部5は、メモリ4の故障診断を行うためメモリ4に対しデータの読み出し及び書き込みを行い、バッファ10に、診断制御部5がメモリ4より読み出したデータを保持する。そして、診断データ生成器11は、バッファ10に保持されているデータ(保持データ)に基づいて、すなわち、保持データを一定の変換規則に従い変換してテストデータを生成する。診断制御部5は、生成されたテストデータを、保持データを読み出したメモリ4のアドレスに書き込んでからそのテストデータを再度読み出し、故障判定器12は、保持データと診断データとが、診断データ生成器11における生成のパターンに対応する関係にあるか否かにより故障診断を行う。
また、診断制御部5は、故障診断の実行中に、診断対象アドレスにCPU2がリードアクセスを行うと、バッファ10が保持しているデータをCPU2に読み込ませ、前記アドレスにCPU2がライトアクセスを行うと、故障診断を中止して再実行する。すなわち、診断データ生成器11は、テストデータをバッファ10に保持されているデータに基づいて生成するので、特許文献1とは異なり、テストデータを別途保持するためのレジスタが不要になる。したがって、マイクロコンピュータ1の回路規模の増大を抑制しつつメモリ4の故障診断を行うことができる。
また、診断データ生成器11は、保持データの各ビットを反転させてテストデータを生成するので、診断対象アドレスに反転させたデータが正しく書き込まれたか否かにより、メモリ4の故障診断を確実に行うことができる。
更に、診断制御部5は、バッファ10の保持データとテストデータとの排他的論理和を演算し、故障判定器12が故障の発生を検出すると、演算結果のデータをバッファ10に保持させる。したがって、例えばCPU2がその演算結果データを読み出せば、故障が発生したアドレスのビット位置を特定できる。
(第2実施形態)
以下、第1実施形態と同一部分には、同一符号を付して説明を省略し、以下異なる部分について説明する。図4に示すように、第2実施形態のマイクロコンピュータ21は、診断制御部5を診断制御部22に、セレクタ9をセレクタ23にそれぞれ置き換えた構成である。セレクタ23は、入力端子数が「3」となっており、増設された入力端子には、CPU2のライトデータが与えられている。
次に、第2実施形態の作用について説明する。図5に示す図2相当図では、診断制御部22が、ステップS6,S8においてCPU2のライトアクセスと判断した場合の処理が異なっている。何れの場合もCPU2のライトデータをそのままメモリ4の診断対象アドレスに書き込ませると共に、前記ライトデータを、セレクタ23を介してバッファ10にも書き込ませる(S21,S22)。そして、何れの場合もステップS2に移行する。
以上のように第2実施形態によれば、バッファ10にデータが保持された後、診断制御部22がテストデータをメモリに書き込む前に、そのアドレスにCPU2ライトアクセスを行うと、バッファ10のデータ及び前記アドレスのデータをCPU2書き込みデータで更新して故障診断を継続する。また、診断制御部22がテストデータをメモリ4に書き込んだ後に、そのアドレスにCPU2がライトアクセスを行うと、バッファ10のデータ及び前記アドレスのデータをCPU2の書き込みデータで更新して、テストデータの生成から故障診断を再実行する。これにより、故障診断を再実行するケースを第1実施形態よりも削減できるので、故障診断をより効率的に行うことができる。
(第3実施形態)
図6に示すように、第3実施形態のマイクロコンピュータ31は、診断制御部5を診断制御部32に置き換え、セレクタ6及び比較器13の一方の入力側に、診断アドレスラッチ33を備えた構成である。第3実施形態では、診断制御部32が診断アドレスを生成して出力するのではなく、CPU2がメモリ4に対してリードアクセスを行った際に、CPU2が出力するアクセスアドレスを診断アドレスとする。
診断制御部32には、CPU2が実行するメモリ4へのアクセスがリード/ライトの何れであるかをハイ/ローレベルで示す信号R/Wが与えられている。診断制御部32は、CPU2がリードアクセスを実行した際に診断アドレスラッチ33にラッチ信号を出力して、その際のアクセスアドレスを診断アドレスとする。したがって、バッファ10に退避(格納)されるデータは、上記リードアクセスに伴いCPU2によってメモリ4から読み出されたデータとなる(図7,ステップS31及びS32参照)。
次に、第3実施形態の作用について説明する。図7に示すように、ステップS32の実行後は第1実施形態と同様にステップS2〜S9を実行する。但し、ステップS5に替わるステップS5Aでは図8に示す「故障判定A」を実行するが、ここでの判定内容は第1実施形態の図2と同様である。但し、ステップS13は実行しない。
続くステップS33〜S35は、ステップS2,S6,S7と同様の処理である。そして、ステップS33で「アクセス無」と判断すると、バッファ10に退避したデータをメモリ4に書き込まれている診断データに上書きする(S36)。それから、続くステップS37〜S39でステップS2,S6,S7と同様の処理を行うと、図9に示す「故障判定B」を実行する(S40)。
「故障判定B」のステップS44及びS45におけるデータの比較は、この場合双方のデータ値が一致していれば故障無しであり、排他的論理和の結果はオール「0」となる。そして、双方のデータ値に不一致があれば、対応するビットが「1」となる。以上のように第3実施形態によれば、診断制御部32は、バッファ10にデータを保持するために別途メモリアクセスを行う必要が無いので、消費電力を低減できる。
(第4実施形態)
図10に示すように、第4実施形態のマイクロコンピュータ41は、第3実施形態の診断制御部32を診断制御部42に置き換えている。診断制御部42は、CPU2がライトアクセスを実行した際に診断アドレスラッチ33にラッチ信号を出力し、その際のアクセスアドレスを診断アドレスとする。そして、バッファ10に退避されるデータは、上記ライトアクセスに伴いCPU2が出力し、メモリ4に書き込まれたデータとなる。
メモリ4にライトデータを入力するためのセレクタ7は、2つの2入力セレクタ43及び44に置き換わっている。セレクタ43には、CPU2のライトデータとバッファ10の保持データとが入力され、次段のセレクタ44には、セレクタ43の出力データと診断データ生成器11の出力データとが入力されている。また、診断データ生成器11には、セレクタ43の出力データが入力されている。加えて、セレクタ9の一方の入力には、メモリ4からのリードデータに替えてCPU2のライトデータが入力されている。
次に、第4実施形態の作用について説明する。図11に示すように、CPU2がライトアクセスを実行すると(S51)、診断制御部52は、バッファ10にライトデータを格納すると共に、診断データ生成器11により反転した診断用データをメモリ4のライトアクセスアドレスに書き込む(S52)。以降の処理は、第3実施形態と同様である。
以上のように第4実施形態によれば、診断制御部42は、第3実施形態と同様に、バッファ10にデータを保持するために別途メモリアクセスを行う必要が無いので、消費電力を低減できる。
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
テストデータの生成は、メモリ4より読み出したデータを反転させるものに限ることはない。例えばビットシフトを行ったり、所定値を加減算する等、一定の変換規則に従い変換して生成すれば良い。そして、故障診断は、そのテストデータの生成パターンに応じて行えば良い。
メモリはDRAMに限らず、SRAMやフラッシュメモリなどでも良い。
第3実施形態におけるリードアクセスをトリガとして故障診断を実行する方式を、第2実施形態に適用しても良い。
第3,第4実施形態において、ステップS42で「一致」と判断した場合にステップS13を実行し、ステップS33以降の処理を削除しても良い。
図面中、1はマイクロコンピュータ、2はCPU、4はメモリ、5は診断制御部、10はバッファ(データ保持手段)、11は診断データ生成器(診断用データ生成手段)、12は故障判定器(診断手段)を示す。

Claims (8)

  1. CPU(2)と、
    このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
    このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(5)と、
    この診断制御部が前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
    このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
    前記メモリの故障診断を行う診断手段(12)とを備え、
    前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
    前記診断手段は、前記保持データと前記診断データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
    前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
    前記アドレスに対して前記CPUがライトアクセスを行うと、前記故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記メモリより読み出すデータの前記データ保持手段による保持から故障診断を再実行することを特徴とするマイクロコンピュータ。
  2. CPU(2)と、
    このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
    このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(22)と、
    この診断制御部が前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
    このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
    前記メモリの故障診断を行う診断手段(12)とを備え、
    前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
    前記診断手段は、前記保持データと前記診断データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
    前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
    前記データ保持手段にデータが保持された後、前記診断制御部が前記診断用データを前記メモリに書き込む前に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して故障診断を継続し、
    前記診断制御部が前記診断用データを前記メモリに書き込んだ後に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記診断用データ生成手段による診断用データの生成から故障診断を再実行することを特徴とするマイクロコンピュータ。
  3. CPU(2)と、
    このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
    このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(32)と、
    前記CPUが前記メモリにリードアクセスを行った際に、前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
    このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
    前記メモリの故障診断を行う診断手段(12)とを備え、
    前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
    前記診断手段は、前記保持データと前記診断データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
    前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
    前記アドレスに対して前記CPUがライトアクセスを行うと、前記故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記CPUが前記メモリにリードアクセスを行うまで待機することを特徴とするマイクロコンピュータ。
  4. CPU(2)と、
    このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
    このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(32)と、
    前記CPUが前記メモリにリードアクセスを行った際に、前記メモリより読み出したデータが保持されるデータ保持手段(10)と、
    このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
    前記メモリの故障診断を行う診断手段(12)とを備え、
    前記診断制御部は、前記診断用データを、前記保持データを読み出した前記メモリのアドレスに書き込んでから前記診断用データを再度読み出し、
    前記診断手段は、前記保持データと前記診断データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
    前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
    前記データ保持手段にデータが保持された後、前記診断制御部が前記診断用データを前記メモリに書き込む前に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して故障診断を継続し、
    前記診断制御部が前記診断用データを前記メモリに書き込んだ後に、前記アドレスに対して前記CPUがライトアクセスを行うと、前記保持データ及び前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記診断用データ生成手段による診断用データの生成から故障診断を再実行することを特徴とするマイクロコンピュータ。
  5. CPU(2)と、
    このCPUによりデータの書き込み及び読み出しが行われるメモリ(4)と、
    このメモリの故障診断を行うため、前記メモリに対しデータの読み出し及び書き込みを行う診断制御部(42)と、
    前記CPUが前記メモリにライトアクセスを行った際に、前記CPUのライトデータが保持されるデータ保持手段(10)と、
    このデータ保持手段に保持されている保持データに基づいて診断用データを生成する診断用データ生成手段(11)と、
    前記メモリの故障診断を行う診断手段(12)とを備え、
    前記診断制御部は、前記診断用データを、前記メモリの前記CPUによるライトアクセスアドレスに書き込んでから前記診断用データを再度読み出し、
    前記診断手段は、前記保持データと前記診断データとが、前記診断用データ生成手段における生成のパターンに対応する関係にあるか否かにより故障診断を行ない、
    前記診断制御部は、故障診断の実行中に、前記メモリより読み出したデータのアドレスに対して前記CPUがリードアクセスを行うと、前記保持データを前記CPUに読み込ませ、
    前記アドレスに対して前記CPUがライトアクセスを行うと、前記故障診断を中止し、前記メモリにおける前記アドレスの記憶データを前記CPUの書き込みデータにより更新して、前記CPUの書き込みデータの前記データ保持手段による保持から故障診断を再実行することを特徴とするマイクロコンピュータ。
  6. 前記診断制御部は、前記故障診断の実行後に、前記保持データを前記メモリに書き込まれている診断用データに上書きすると、その上書きした保持データを再度メモリから読みして、読み出したデータが前記データ保持手段に保持されている保持データに一致するか否かにより故障診断を再実行することを特徴とする請求項3又は5記載のマイクロコンピュータ。
  7. 前記診断用データ生成手段は、前記保持データの各ビットを反転させて前記診断用データを生成することを特徴とする請求項1から6の何れか一項に記載のマイクロコンピュータ。
  8. 前記診断制御部(5,22,32,34)は、前記データ保持手段に保持されているデータと前記診断用データとの排他的論理和を演算し、前記診断手段が故障の発生を検出すると、前記演算結果のデータを前記データ保持手段に保持させることを特徴とする請求項7記載のマイクロコンピュータ。
JP2015027613A 2014-04-22 2015-02-16 マイクロコンピュータ Expired - Fee Related JP6358122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015027613A JP6358122B2 (ja) 2014-04-22 2015-02-16 マイクロコンピュータ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014088219 2014-04-22
JP2014088219 2014-04-22
JP2015027613A JP6358122B2 (ja) 2014-04-22 2015-02-16 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JP2015215872A JP2015215872A (ja) 2015-12-03
JP6358122B2 true JP6358122B2 (ja) 2018-07-18

Family

ID=54752666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027613A Expired - Fee Related JP6358122B2 (ja) 2014-04-22 2015-02-16 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP6358122B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125753A (ja) * 1990-09-17 1992-04-27 Fujitsu Ltd メモリのオンライン診断方式
JPH07306811A (ja) * 1994-05-16 1995-11-21 Nippon Telegr & Teleph Corp <Ntt> メモリ故障診断方法
JPH1125006A (ja) * 1997-06-27 1999-01-29 Fuji Xerox Co Ltd メモリテスト装置
JP3578638B2 (ja) * 1998-08-25 2004-10-20 株式会社日立ユニシアオートモティブ マイコン用メモリの診断装置
JP2003242046A (ja) * 2002-02-14 2003-08-29 Sumitomo Wiring Syst Ltd 情報処理装置、情報処理装置の動作方法及びプログラム

Also Published As

Publication number Publication date
JP2015215872A (ja) 2015-12-03

Similar Documents

Publication Publication Date Title
CN110352407A (zh) 纠错码存储器
JP2005242797A (ja) エラー訂正回路
US8739012B2 (en) Co-hosted cyclical redundancy check calculation
JP4865016B2 (ja) プロセッサ
JP2007148779A (ja) マイクロコントローラおよびram
JP2013175118A (ja) 制御装置、及びそのメモリ故障検出方法、その自己診断方法
JP2011100269A (ja) キャッシュシステム
JP2011257966A (ja) キャッシュ装置及び情報処理装置
JP6358122B2 (ja) マイクロコンピュータ
US7484147B2 (en) Semiconductor integrated circuit
JP2014071770A (ja) メモリ故障診断装置、メモリ故障診断方法
US9043655B2 (en) Apparatus and control method
JP5006121B2 (ja) 論理検証装置、論理検証方法
JP6332134B2 (ja) メモリ診断回路
CN115482875A (zh) 存储器安全接口配置
JP5176646B2 (ja) 誤り訂正機能確認回路及び誤り訂正機能確認方法とそのコンピュータプログラム、並びに記憶装置
JP5843804B2 (ja) 演算装置およびエラー処理方法
JP2007257628A (ja) 記憶された情報データの読み取りのための誤り訂正と誤り検出の方法およびそのための記憶制御ユニット
JP2015001774A (ja) 半導体集積回路及びその処理方法
JP6214476B2 (ja) I/o制御装置
JP7497663B2 (ja) メモリ試験装置,メモリ試験プログラムおよびメモリ試験方法
JP2006286135A (ja) 半導体記憶装置及びその読み書き制御方法
JP5632804B2 (ja) バス診断機能を備えた制御装置
JP2011054221A (ja) 記憶装置及び電子機器
JP6645467B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R151 Written notification of patent or utility model registration

Ref document number: 6358122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees