JP2007066246A - コントローラの自己診断システム及び方法 - Google Patents

コントローラの自己診断システム及び方法 Download PDF

Info

Publication number
JP2007066246A
JP2007066246A JP2005254863A JP2005254863A JP2007066246A JP 2007066246 A JP2007066246 A JP 2007066246A JP 2005254863 A JP2005254863 A JP 2005254863A JP 2005254863 A JP2005254863 A JP 2005254863A JP 2007066246 A JP2007066246 A JP 2007066246A
Authority
JP
Japan
Prior art keywords
diagnosis
area
memory
controller
main processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005254863A
Other languages
English (en)
Inventor
Hiromichi Endo
浩通 遠藤
Tsutomu Yamada
山田  勉
Naoya Masuko
直也 益子
Takashi Umehara
敬 梅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005254863A priority Critical patent/JP2007066246A/ja
Priority to US11/514,273 priority patent/US20070055480A1/en
Publication of JP2007066246A publication Critical patent/JP2007066246A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】 複雑な診断技法においても、安全制御の信頼性を損なうことなく、本来の制御タスクの充分な処理能力とを両立させたコントローラを提供する。
【解決手段】 主プロセッサ10から独立して、メモリ20のうち主プロセッサの実行中の制御タスク22aで使用しない非アクティブ領域26を診断許可領域とする診断領域割当て手段31と、この診断領域割当て手段によって割当てられた診断許可領域に対し、主プロセッサから独立して、所定のシーケンスによる診断を実行する診断実行手段32とを備え、この診断実行手段による各診断サイクルにおいて、診断許可領域から切分けた診断対象領域を選択し、診断を実行する。
【選択図】 図1

Description

本発明は、コントローラの自己診断システム及び方法に関し、特に、安全な制御機能が要求されるコントローラにおける安全制御機能の診断に好適なコントローラの自己診断システム及び方法に関する。
原子力プラントや化学プラントなど潜在的な危険性の高いプロセス設備では、万が一の事態に作業員及び周辺環境への影響を低減するため、隔壁等の防護設備による受動的な対策及び、緊急停止装置等の安全装置を用いる能動的な対策が講じられる。このうち、安全装置等の制御手段は、従来リレー等の電磁的・機械的手段により実現されていた。しかし、近年、PLC(Programmable Logic Controller)に代表されるプログラム可能な制御機器における技術の発展に伴い、これらを安全制御システムの制御手段として利用するニーズが高まっている。
非特許文献1のIEC61508は、そのような動向に対応して発行された国際規格であり、電気的/電子的/プログラム可能な電子的装置を安全制御システムの一部に利用する場合の要件が規定されている。IEC61508では、安全制御システムの能力の尺度としてSIL(Safety Integrity Level)を定義し、1から4までのレベルに対応する水準の要求事項を規定している。SILが高いほどプロセス設備の持つ潜在的な危険性を低減できる度合が大きいことを示す。すなわち、プロセス設備の異常を検出した際、どれだけ確実に所定の安全制御を実施できるかを意味する。
安全制御装置は、通常稼働状態で非活性となっていても、プロセス設備の異常発生時には、直ちに活性化することを求められる。そのため、常時自己診断を行い、自身の健全性をチェックし続けることが重要となる。また、高いSILが要求される安全制御システムでは、未検出の故障によりシステムが不動作となる確率を極小とするため、広範囲・高精度な自己診断を実施する必要がある。
IEC61508では、安全制御装置を構成する要素部品の種類ごとに、各々適用される自己診断技法を紹介し、それぞれの技法の有効性を診断率という形で示している。診断率は、各構成要素における全故障のうち、その診断技法を採用したとき検出可能な故障の割合を示す。例えば、非特許文献2に引用されているRAMの診断技法“abraham”では、最高99%の診断率を主張可能であるとされている。
特許文献1のメモリ診断方法は、仮想アドレス機能を有するOS(Operating System)上でメモリ診断プログラムを動作させる方法を開示している。診断プログラムは、ページテーブル及びアドレス変換テーブル等のメモリ割当て情報を取得してシステムに実装されているメモリのマップを作成し、そのマップに従って診断を行う。加えて、ページテーブルの管理下にないメモリページについては、物理アドレスによるアクセスを用いて診断を行うことで、システムに実装される全てのメモリ領域をカバーする。
特許文献2には、メモリパトロールの制御方法及びその実現回路構成を開示している。メモリ領域ごとの使用中/空きの状態を刻々取得し、空きとなっているメモリ領域に対してはパトロールの頻度を下げることで、大容量のメモリを塔載したシステムにおけるパトロールの効率化を図っている。
特許3171364号公報(全体) 特開2000−163322号公報(全体) International Electrotechnical Commission (IEC) IEC61508 擢unctional Safety of Electrical/Electronic/Programmable Electronic safety related systems R. Nair, S. M. Thatte, J. A. Abraham 摘fficient Algorithms for Testing Semiconductor Random-Access Memories IEEE trans. comput. C-27(6),572-576, 1978
高いSILが要求される安全制御システムでは、本来の安全制御と並行して、常時自己診断を行う必要がある。一方で、高い診断率を得るためには、高精度な診断技法を採用する必要がある。しかしながら、そのような高精度な診断技法を安全制御と同時に行おうとすると、本来の目的である安全制御に悪影響を与える可能性がある。
例えば、非特許文献2に示された診断技法では、個々のワードに対応するメモリセルだけでなく、隣接メモリセルや同一ロウアドレス内のセル同士の影響等も考慮した試験を行うため、複雑なメモリアクセスパターンを踏む必要がある。
従来、実施されてきたメモリパトロールは簡易な方法であり、制御用主プロセッサで実行させても制御タスクに与える影響は軽微であった。しかし、上記のように複雑な診断技法の場合、主プロセッサ上のタスクとして実装すると、主プロセッサの処理能力が過大に消費され、本来の制御タスクが充分な処理能力を確保できなくなる恐れがある。
特許文献1で開示されるメモリ診断方法では、制御用主プロセッサ自身がメモリ診断プログラムを実行するため、メモリの診断処理中には本来の制御タスクを実行することができない。
特許文献2には、本来の制御タスクによるメモリアクセスと、パトロール制御回路によるメモリパトロールとの兼ね合いについての開示がない。したがって、本来の制御タスクからアクセス要求があったメモリ領域が、パトロール制御回路によるパトロール中であった場合、本来の制御タスクの処理遅延を回避することができない。
本発明はその一面において、システムバスに接続されたメモリと、このメモリを用いて制御タスクを実行するために前記システムバスに接続された主プロセッサと、前記システムバスに接続され前記主プロセッサによる信号の入出力に用いる入出力装置及び/又は通信装置を備えたコントローラの自己診断システムにおいて、前記主プロセッサから独立して、前記主プロセッサの実行中の制御タスクで使用しない前記コントローラの構成要素を診断許可領域とする診断領域割当て手段と、この診断領域割当て手段によって割当てられた診断許可領域に対し、前記主プロセッサから独立して、所定のシーケンスによる診断を実行する診断実行手段とを備えたことを特徴とする。
本発明は他の一面において、システムバスに接続されたメモリと、このメモリを用いて制御タスクを実行するために前記システムバスに接続された主プロセッサと、この主プロセッサから独立して前記メモリの診断を行うために前記システムバスに接続された診断装置とを備えたコントローラの自己診断装置において、前記診断装置は、前記主プロセッサが実行中の制御タスクでは使用しない前記メモリのメモリ領域を診断許可領域とする診断領域割当て手段と、この診断許可領域に対し、所定のシーケンスによる診断を実行する診断実行手段とを備えたことを特徴とする。
本発明の望ましい実施態様によれば、制御用主プロセッサとは独立して診断実行手段を設けることによって、主プロセッサはコントローラの自己診断処理から解放される。従って、主プロセッサが本来の制御タスクに対して充分な処理能力を発揮できるとともに、現在実行中の制御タスクからのアクセスの邪魔にならないように自己診断を実行するので、本来の制御タスクを遅延させることがない。
これにより、高精度な自己診断を実現して安全性を高めつつ、本来の制御の処理能力を向上することができる。
本発明によるその他の目的と特徴は、以下に述べる実施例の中で明らかにする。
以下、図面を参照して本発明の実施例を説明する。
図1は、本発明の実施例1によるコントローラの自己診断システムの全体構成である。以下、本実施例では、メモリを対象とした自己診断を行う場合について説明する。
コントローラは、制御用の主プロセッサ10と、メモリ20と、自己診断装置30とを備える。これらの構成要素は、システムバス40により相互に接続されている。システムバス40としては、単純なプロセッサバスのほか、PCI(Peripheral Component Interconnect)バス等、通常用いられる技術を適宜選択することができる。
自己診断装置30は、診断領域割当て手段31と診断実行手段32とから構成される。
診断領域割当て手段31は、メモリ20内のOSから、診断許可領域信号201を貰い、診断領域管理情報記録手段311に記録し、診断実行手段32に対して、初期診断アドレス312と、診断開始指令313及び診断停止指令314を与える。また、診断サイクル毎に、診断対象「ページ」を選択し、診断実行手段32に対し、この診断対象「ページ」を指示する。1回の診断サイクルにおける診断領域のサイズは、任意に決定できるが、本実施例では、OSのメモリ管理で用いられる「ページ」を1診断サイクル分の診断領域とする。ページのサイズは、通常1キロバイト、4キロバイト、16キロバイトなどである。
診断実行手段32は、アドレスカウンタ321とシーケンサ322とから構成される。アドレスカウンタ321は、診断サイクルの開始時に、診断領域割当て手段31から初期診断アドレス312を受取り、診断中は、システムバス40を介して、メモリ20の診断対象アドレス301にアクセスする。これにより、シーケンサ322は、メモリ20内の診断対象アドレス301について、所定の診断シーケンスに従って診断を実行し、メモリ20との間で、制御信号302及び診断用データ303の授受を行う。ここでの診断シーケンスは、必要な診断精度に応じて、適切なシーケンスを採用できる。
なお、シーケンサ322は、専用のハードロジックとして構成することも、あるいは、補助プロセッサを利用してソフト処理によって実行するように構成することもできる。
図2は、この実施例1におけるメモリ20内のデータの配置構成図である。メモリ20には、オペレーティングシステム(OS)21と、制御タスク22a,22b,…が配置される。また、場合によっては、複数のタスクに用いられる共用領域23や、どのタスクにも用いられていない未使用領域24も存在する。制御タスク22a,22b,…は、OS21の管理の下、主プロセッサ10によって実行される。
実行中の制御タスクが22aであるとき、使用中の制御タスク22a領域と共用領域23をアクティブ領域25と呼び、それ以外の不使用領域であるOS領域、制御タスク22b,…領域並びに未使用領域24を非アクティブ領域26と呼ぶことにする。この非アクティブ領域26が、OS21によって、診断許可領域に設定される。例えば、Task−aの実行中は、前記アクティブ領域25に対する診断を実行すべきではない。そこで、メモリ20の全領域からアクティブ領域25を除いた非アクティブ領域26を診断許可領域とする。
図3は、本発明の実施例1による診断領域割当て手段31の処理フロー図である。診断領域割当て手段31は、OS21から診断許可領域信号201を受取ることで動作を開始する。初めに、ステップ31aで、設定された診断許可領域から未診断ページを1つ選択する。次に、ステップ31bにおいて、選択された診断対象ページのアドレスを、初期診断アドレス312として診断実行手段32に通知する。さらに、ステップ31cでは、診断実行手段32に対し、先に通知した初期診断アドレス312から診断を開始するよう診断開始指令313を送信する。これにより、診断実行手段32によって、診断対象ページに対する新たな診断サイクルが開始される。診断実行手段32の処理フローについては図4を参照して後述する。
さて、診断サイクルを開始後、診断領域割当て手段31は、ステップ31dにおいて、診断実行手段32から診断完了通知323を受信するまで待機する。診断完了通知323を受信した場合は、ステップ31eで、診断領域管理情報記録手段311の内容を診断が完了したページの情報で更新する。最後に、ステップ31fで、与えられた診断許可領域内に未診断ページが残っているかどうか判定し、未診断ページが残っている場合は、ステップ31aに戻り、未診断ページに対するステップ31a〜31fを繰返す。未診断ページが残っていない場合は、新たな診断可能領域が設定されるまで待機する。
なお、診断が完了した領域の情報は、前述したように、診断領域管理情報記録手段311の内容を更新する形で保持され、メモリ20の全領域で診断が完了した時点で再初期化され未診断状態に戻る。これにより、全領域で均等な診断の機会が確保される。
ところで、診断領域割当て手段31が以上のステップを実行中に、OS21から診断許可領域の再設定信号202が非同期に出力される可能性がある。これは、以上のステップを実行中の任意の時点で受信し得るので、図3では、これらを右方向への破線矢印で示している。この診断許可領域の再設定信号202が出力された場合、ステップ31gにおいて、それまでの処理を中断するよう診断実行手段32へ診断停止指令314を送信する。次に、ステップ31hで、現診断サイクルの終了を確認後、再びステップ31aに復帰し、存在する未診断ページに対する診断を開始させる。
図4は、本発明の実施例1による診断実行手段32の診断処理フロー図である。図3を参照して前述したように、シーケンサ322が診断領域割当て手段31から診断開始指令313を受取ることによって診断サイクルが開始される。ステップ32aで、アドレスカウンタ321からシステムバス40へ診断対象アドレス301が出力される。次いで、ステップ32bでは、シーケンサ322本体によって、対象アドレスに対する診断を開始する。このステップ32bにおいて、メモリ20に対してリード及びライト操作が実行される。ステップ32cでは、1回の診断シーケンスが終了すると、アドレスカウンタ321をチェックする。初期診断アドレス312から1ページ分の診断が完了していない場合には、ステップ32dにて、アドレスカウンタ321の値を進めてステップ32aに戻り、診断を進める。一方、初期診断アドレス312から1ページ分の診断が完了した場合には、ステップ32eに進んで、診断領域割当て手段31に対して診断完了通知323を送信し、診断サイクルを終了して待機状態となる。
また、診断シーケンスの途中の任意の時点で、診断領域割当て手段31から診断停止指令314を受取った場合には、ステップ32fにて診断打ち切り処理を実行し、必要に応じて破壊されたメモリ内容の復元等を行った後、診断サイクルを終了する。
次に、本発明にとって重要な、制御タスクがアクセスする可能性のあるメモリ領域に対して診断を行わないようにした連携動作について説明する。
図6は、診断領域割当て手段31及び診断実行手段32と、OS21及び2つの制御タスクTask−a,Task−b間の連携動作を示すタイミング図である。この連携動作例では、それまで実行していたタスクから、制御タスクTask−aへタスク切替えを行い、しばらくTask−aが制御を行った後、今度はTask−bへとタスク切替えが起ると仮定する。
初めに、OS21は、OSとして必要なタスク切替えの準備を整えた後、Task−aの実行に影響を与えることが無いように、診断許可領域を決定する。図2を参照して前述したように、まず、Task−aに対応する診断許可領域を決定する。OS21は通常、自身が制御タスクの管理を行うため、各制御タスクが占有するメモリ領域に関する管理情報(図示せず)を持っている。OS21は、この管理情報を用いて、制御タスクTask−aの格納領域22a及び共用領域23がTask−aに占有される領域であると判定し、これをアクティブ領域25とする。Task−aの実行中は、アクティブ領域25に対する診断を実施すべきではないから、メモリ20の全領域からアクティブ領域25を除いた非アクティブ領域26を診断許可領域とする。
OS21は、図5の冒頭で説明したように、それまで実行していたタスク(図示せず)から、制御タスクTask−aへタスク切替えを行うに先立ち、診断領域割当て手段31に対して、診断許可領域信号201(a)を送信する。これにより、診断領域割当て手段31が起動し、先に説明した動作に従って診断実行手段32の制御を開始する。診断実行手段32は、診断領域割当て手段31からの診断指令に従い、メモリ20の非アクティブ領域に対する診断シーケンスを実施する。OS21は、破線矢印で示すステップ211で、Task−aに主プロセッサの使用権を移し、Task−aによる制御が開始される。
次に、Task−aからTask−bへのタスク切替えが起きるとき、ステップ212で、一旦、OS21に主プロセッサの使用権が戻される。OS21は、先程と同様にタスク切替えの準備を行った後、今度はTask−bに対応した診断許可領域の設定を行うため、診断許可領域信号201(b)を診断領域割当て手段31へ送信する。Task−bに対応する診断許可領域は、メモリ20の全領域から、Task−b自身の格納領域22bと、共用領域23を除く部分となる。診断許可領域を、診断領域割当て手段31に対して再設定した後、ステップ213において、OS21は、Task−bに主プロセッサの使用権を移し、Task−bによる制御が開始される。
以上説明した実施例によれば、主プロセッサ10上で実行中の制御タスクがアクセスする可能性のあるメモリ領域を避けながらメモリ診断を実施することができる。このため、制御タスクが診断中のメモリ領域にアクセスしてしまうことで生じる実行遅延を避けることができ、コントローラの制御の安全性と処理能力とを両立させることができる。
図6は、本発明の実施例2によるコントローラの自己診断システムの全体構成図である。自己診断装置30は、診断領域割当て手段31と診断実行手段32のほかに、代替記憶手段33を備えている。診断領域割当て手段31と診断実行手段32は、図1の実施例と同等である。代替記憶手段33は、メモリ20内の指定された領域のデータを退避させるための記憶手段である。退避させたデータは、主プロセッサ10からメモリ20と同様にアクセスすることができる。
メモリ領域22aに格納されている制御タスクTask−aは、他の制御タスクに比べて非常に高い実行優先度を持っており、Task−aがほとんど常時主プロセッサの使用権を持つような実行形態となっている。このような場合、実施例1で説明した診断方式では、Task−aの占有するメモリ領域は診断を許可させる機会が少なく、充分な診断を受けることができない。
そこで、この実施例では、OS21は、Task−aが高優先度のタスクであり、Task−aの占有する領域が診断される機会が少ないと判断した場合、ステップ331において、Task−aの占有するメモリ領域22aの内容を代替記憶手段33内に退避させる。その上で、退避元であるメモリ領域22aを診断許可領域として診断領域割当て手段31に設定し、ステップ332により、メモリ領域22aに対する診断を開始させる。これ以降、ステップ333では、メモリ領域22aに対する診断が完了するまでの期間、メモリ領域22a内のデータに対するアクセスを代替記憶手段33へ退避したデータのアクセスにより代替する。また、共用領域23についても、同様の手順で代替記憶手段33へ退避し、診断を行わせることができる。
ここで、主プロセッサ10が、メモリ領域22aのアドレスを指定することにより、自動的に代替記憶手段33へのアクセスに振替えるように代替記憶手段33を構成しておくとよい。これにより、OS21及び制御タスク22a,22b,…のソフトウェアにおいて、特段の配慮なく代替記憶手段33を利用できる。
以上説明した実施例によれば、高い頻度で実行されるようなタスクがある場合に、そのタスクが占有するメモリ領域にも診断の機会が与えられ、メモリ領域に対する診断の機会を均等化することができる。
図7は、本発明の実施例3によるコントローラの自己診断システムの全体構成図である。本実施例では、コントローラの入出力装置及び通信装置をも診断対象として診断を行う場合について説明する。
コントローラは、主プロセッサ10と、メモリ20と、自己診断装置70とを備える。また、外部のセンサ及びアクチュエータと接続される入出力装置50と、他の制御システムとの通信機能を備える通信装置群60のいずれか又は両方を備えている。それぞれの機器は、システムバス40により相互に接続されている。
診断対象装置割当て手段71は、各診断サイクルにおいて、診断可能なデバイスリスト記録手段711から診断対象デバイスを選択し、診断実行手段72にそのデバイスの診断を指示する。診断実行手段72は、入出力装置50及び通信装置群60(以下まとめて「デバイス」とする)のうち指示されたデバイスに対し、それぞれ所定の診断シーケンスに従って診断を実行する。
診断対象装置割当て手段71及び診断実行手段72と、OS21及び制御タスクTask−a,Task−b,…との連携は、先に図5で説明した手順と同様に実行できる。OS21は、各制御タスクで使用中のデバイスについての管理情報を有している。OS21は、タスク切替えの際に、切替え誤の制御タスクで使用されるデバイスを調べ、全デバイスの集合から、それらを除いた診断可能デバイスのリストを診断対象装置割当て手段71に渡す。診断対象装置割当て手段71では、診断可能デバイスリスト記憶手段711に保持し、先の実施例と同様に、診断単位に切分けて診断実行手段72に伝達し、診断を実行する。診断実行手段72において診断が完了したデバイスは、診断済デバイス管理情報記録手段712に記録され、全デバイスに対する診断が完了するまでの間、診断対象から除外される。
以上説明した実施例によれば、主プロセッサ10上で実行中の制御タスクがアクセスする可能性のあるデバイスを避けながら各デバイスの診断を実施することができる。したがって、前記制御タスクが診断中のデバイスにアクセスしてしまうことで生じる実行遅延を避けることができる。
本発明の実施例1によるコントローラの自己診断システムの全体構成図。 本発明の実施例1によるメモリ20内のデータの配置構成図。 本発明の実施例1による診断領域割当て手段31の処理フロー図。 本発明の実施例1による診断実行手段32の処理フロー図。 本発明の実施例1による各手段間の連係動作説明図。 本発明の実施例2によるコントローラの自己診断システムの全体構成図。 本発明の実施例3によるコントローラの自己診断システムの全体構成図。
符号の説明
10…主プロセッサ、20…メモリ、21…オペレーティングシステム(OS)、22a,22b…制御タスク、23…共用領域、24…未使用領域、25…アクティブ領域、26…非アクティブ領域、30,70…自己診断装置、31…診断領域割当て手段、311…診断領域管理情報記録手段、32,72…診断実行手段、321…アドレスカウンタ、322…シーケンサ(補助プロセッサ)、33…代替記憶手段、40…システムバス、50…入出力装置群、60…通信装置群、71…診断対象装置割当て手段、711…診断可能デバイスリスト記録手段、712…診断済デバイス管理情報記録手段。

Claims (20)

  1. システムバスに接続されたメモリと、このメモリを用いて制御タスクを実行するために前記システムバスに接続された主プロセッサと、前記システムバスに接続され前記主プロセッサによる信号の入出力に用いる入出力装置及び/又は通信装置を備えたコントローラの自己診断システムにおいて、前記主プロセッサから独立して、前記主プロセッサの実行中の制御タスクで使用しない前記コントローラの構成要素を診断許可領域とする診断領域割当て手段と、この診断領域割当て手段によって割当てられた診断許可領域に対し、前記主プロセッサから独立して、所定のシーケンスによる診断を実行する診断実行手段とを備えたことを特徴とするコントローラの自己診断システム。
  2. 請求項1において、診断対象となる前記コントローラの前記構成要素が前記メモリであるとき、前記診断領域割当て手段は、実行中の制御タスクによって使用される領域を除いた残りのメモリ領域を診断許可領域として設定する手段を備えたことを特徴とするコントローラの自己診断システム。
  3. 請求項1において、診断対象となる前記コントローラの前記構成要素が前記メモリであるとき、前記メモリ内の特定領域の内容を退避させるとともに、前記主プロセッサからアクセス可能な代替記憶手段を備えたことを特徴とするコントローラの自己診断システム。
  4. 請求項1において、診断対象となる前記コントローラの前記構成要素が前記メモリであるとき、前記診断領域割当て手段は、前記主プロセッサの実行中の制御タスクで使用しない前記メモリ内の領域に関する情報を、前記メモリ内のOSから入手するように構成したことを特徴とするコントローラの自己診断システム。
  5. 請求項1において、診断対象となる前記コントローラの前記構成要素が前記入出力装置及び/又は通信装置群であるとき、前記診断領域割当て手段は、実行中の制御タスクによって使用される装置を除いた残りの入出力装置及び/又は通信装置群を診断許可領域として設定する手段を備えたことを特徴とするコントローラの自己診断システム。
  6. 請求項1において、前記診断領域割当て手段は、前記診断許可領域を、診断単位のページに切分けて前記診断実行手段に伝達する切分け伝達手段を備えたことを特徴とするコントローラの自己診断システム。
  7. 請求項1において、前記診断領域割当て手段は、診断した領域を記録する診断領域管理手段と、前記診断許可領域のうち、前記診断領域管理手段に診断済みとして記録されている領域を、診断対象から除外する手段とを備えたことを特徴とするコントローラの自己診断システム。
  8. 請求項7において、前記診断領域管理手段は、前記メモリの全領域が診断済みとなったとき、診断済みの記録をクリアする更新手段を備えたことを特徴とするコントローラの自己診断システム。
  9. 請求項1において、前記所定のシーケンスによる診断を実行する前記診断実行手段は、前記主プロセッサとは独立した補助プロセッサを含むことを特徴とするコントローラの自己診断システム。
  10. システムバスに接続されたメモリと、このメモリを用いて制御タスクを実行するために前記システムバスに接続された主プロセッサと、この主プロセッサから独立して前記メモリの診断を行うために前記システムバスに接続された診断装置とを備えたコントローラの自己診断装置において、前記診断装置は、前記主プロセッサが実行中の制御タスクでは使用しない前記メモリのメモリ領域を診断許可領域とする診断領域割当て手段と、この診断許可領域に対し、所定のシーケンスによる診断を実行する診断実行手段とを備えたことを特徴とするコントローラの自己診断装置。
  11. 請求項10において、前記メモリ内の特定領域から退避した情報を記憶し、前記主プロセッサからアクセス可能な代替記憶手段を備えたことを特徴とするコントローラの自己診断システム。
  12. 請求項10において、前記診断領域割当て手段は、前記主プロセッサの実行中の制御タスクで使用しない前記メモリ内の領域に関する情報を、前記メモリ内のOSから入手するように構成したことを特徴とするコントローラの自己診断システム。
  13. 請求項10において、前記診断領域割当て手段は、前記診断許可領域を、診断単位のページに切分けて前記診断実行手段に伝達する切分け伝達手段を備えたことを特徴とするコントローラの自己診断システム。
  14. 請求項10において、前記診断領域割当て手段は、診断した領域を記録する診断領域管理手段と、前記診断許可領域のうち、前記診断領域管理手段に診断済みとして記録されている領域を、診断対象から除外する手段とを備えたことを特徴とするコントローラの自己診断システム。
  15. 請求項14において、前記診断領域管理手段は、前記メモリの全領域が診断済みとなったとき、診断済みの記録をクリアする更新手段を備えたことを特徴とするコントローラの自己診断システム。
  16. 請求項10において、所定のシーケンスによる診断を実行する前記診断実行手段は、前記主プロセッサとは独立した補助プロセッサを含むことを特徴とするコントローラの自己診断システム。
  17. システムバスに接続されたメモリと、このメモリを用いて制御タスクを実行するために前記システムバスに接続された主プロセッサとを備えたコントローラの自己診断方法において、前記主プロセッサとは独立して、前記主プロセッサが実行中の制御タスクでは使用されない前記メモリの領域を診断許可領域とする診断領域割当てステップと、この診断許可領域に対し、前記主プロセッサとは独立して、所定のシーケンスによる診断を実行する診断実行ステップとを備えたことを特徴とするコントローラの自己診断方法。
  18. 請求項17において、前記メモリ内の特定領域から退避した情報を代替記憶手段に記憶させるステップと、前記主プロセッサによって、前記メモリの前記特定領域に代えて、前記代替記憶手段にアクセスさせるステップとを備えたことを特徴とするコントローラの自己診断方法。
  19. 請求項17において、前記診断領域割当てステップは、前記主プロセッサの実行中の制御タスクで使用しない前記メモリ内の領域に関する情報を、前記メモリ内のOSから入手するステップと、入手したメモリ内の領域に関する情報を、診断実行単位に切分けて前記診断実行ステップへ伝達するステップとを備えたことを特徴とするコントローラの自己診断方法。
  20. 請求項17において、前記診断領域割当てステップは、診断を完了した領域を記録する診断領域管理ステップと、前記診断許可領域のうち、前記診断領域管理ステップで診断済みとして記録された領域を、診断対象から除外するステップとを備えたことを特徴とするコントローラの自己診断方法。
JP2005254863A 2005-09-02 2005-09-02 コントローラの自己診断システム及び方法 Pending JP2007066246A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005254863A JP2007066246A (ja) 2005-09-02 2005-09-02 コントローラの自己診断システム及び方法
US11/514,273 US20070055480A1 (en) 2005-09-02 2006-09-01 System and method for self-diagnosis in a controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254863A JP2007066246A (ja) 2005-09-02 2005-09-02 コントローラの自己診断システム及び方法

Publications (1)

Publication Number Publication Date
JP2007066246A true JP2007066246A (ja) 2007-03-15

Family

ID=37875777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254863A Pending JP2007066246A (ja) 2005-09-02 2005-09-02 コントローラの自己診断システム及び方法

Country Status (2)

Country Link
US (1) US20070055480A1 (ja)
JP (1) JP2007066246A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102135757A (zh) * 2010-01-18 2011-07-27 株式会社东芝 安全输入装置
JP2013109393A (ja) * 2011-11-17 2013-06-06 Toyota Motor Corp 情報処理装置およびメモリ保護装置の動作確認方法
US8504871B2 (en) 2010-01-13 2013-08-06 Kabushiki Kaisha Toshiba Safety output device
JP2017097633A (ja) * 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置
CN107305793A (zh) * 2016-04-25 2017-10-31 中国科学院沈阳自动化研究所 一种基于硬件冗余的安全仪表高可靠性存储与诊断方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595469B2 (en) 2010-06-24 2013-11-26 International Business Machines Corporation Diagnose instruction for serializing processing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US5828825A (en) * 1993-12-22 1998-10-27 Intel Corporation Method and apparatus for pseudo-direct access to embedded memories of a micro-controller integrated circuit via the IEEE test access port
JP3871384B2 (ja) * 1996-11-01 2007-01-24 株式会社アドバンテスト 半導体メモリ試験装置用不良解析メモリ
US5748545A (en) * 1997-04-03 1998-05-05 Aplus Integrated Circuits, Inc. Memory device with on-chip manufacturing and memory cell defect detection capability
FR2800168B1 (fr) * 1999-10-21 2001-12-14 Softlink Procede de test de composants electroniques
US6615378B1 (en) * 1999-12-22 2003-09-02 Advanced Micro Devices, Inc. Method and apparatus for holding failing information of a memory built-in self-test
US6571326B2 (en) * 2001-03-08 2003-05-27 Intel Corporation Space allocation for data in a nonvolatile memory
JP2003203020A (ja) * 2002-01-08 2003-07-18 Nec Corp 入出力装置組込み時の障害検出方法
US6978406B2 (en) * 2002-05-24 2005-12-20 Agilent Technologies, Inc. System and method for testing memory arrays
US7219275B2 (en) * 2005-02-08 2007-05-15 International Business Machines Corporation Method and apparatus for providing flexible modular redundancy allocation for memory built in self test of SRAM with redundancy
US7308623B2 (en) * 2005-03-10 2007-12-11 Arm Limited Integrated circuit and method for testing memory on the integrated circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504871B2 (en) 2010-01-13 2013-08-06 Kabushiki Kaisha Toshiba Safety output device
CN102135757A (zh) * 2010-01-18 2011-07-27 株式会社东芝 安全输入装置
US8479064B2 (en) 2010-01-18 2013-07-02 Kabushiki Kaisha Toshiba Safety input device
JP2013109393A (ja) * 2011-11-17 2013-06-06 Toyota Motor Corp 情報処理装置およびメモリ保護装置の動作確認方法
JP2017097633A (ja) * 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置
WO2017090364A1 (ja) * 2015-11-25 2017-06-01 日立オートモティブシステムズ株式会社 車両制御装置
US10789184B2 (en) 2015-11-25 2020-09-29 Hitachi Automotive Systems, Ltd. Vehicle control device
CN107305793A (zh) * 2016-04-25 2017-10-31 中国科学院沈阳自动化研究所 一种基于硬件冗余的安全仪表高可靠性存储与诊断方法

Also Published As

Publication number Publication date
US20070055480A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
CN107357666B (zh) 一种基于硬件保护的多核并行系统处理方法
US5410545A (en) Long-term storage of controller performance
JP2019527424A (ja) Ddrメモリエラーリカバリ
JP2007066246A (ja) コントローラの自己診断システム及び方法
WO2020131859A1 (en) Communicating trace information between security zones
US7865774B2 (en) Multiprocessor core dump retrieval
CN103049599A (zh) 用于hdl环境的全局时钟处理程序对象
CN101751311B (zh) 请求处理设备、请求处理系统和存取测试方法
JP4102814B2 (ja) 入出力制御装置,情報制御装置及び情報制御方法
CN103853643A (zh) 由安全关键系统中的可编程电路测试存储器的装置和方法
CN113177388B (zh) 用于ip核测试与验证的装置、系统及方法
JP5337661B2 (ja) メモリ制御装置及びメモリ制御装置の制御方法
CN116779015A (zh) 存储芯片的测试方法、装置、存储介质与电子设备
US8090991B2 (en) Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource
TWI733964B (zh) 記憶體整體測試之系統及其方法
JPH02130666A (ja) マルチプロセッサシステムのシステム再構成方式
EP3557422A1 (en) Method for accessing code sram, and electronic device
US7568121B2 (en) Recovery from failure in data storage systems
CN117785756B (zh) 存储器控制系统、方法、芯片及计算机可读存储介质
JP7332204B1 (ja) 情報処理システム、情報処理システムが実行する処理方法、およびプログラム
CN111143141B (zh) 一种状态机设置方法及系统
JP2018156188A (ja) メモリ制御装置、情報処理装置およびメモリ制御方法
JPS598845B2 (ja) チヤンネル制御方式
JP6133386B2 (ja) 半導体メモリ装置
SU1142824A1 (ru) Устройство дл обмена информацией

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104