JPH06332864A - マルチプロセッサシステムにおけるｃｐｕ間通信方式 - Google Patents
マルチプロセッサシステムにおけるｃｐｕ間通信方式Info
- Publication number
- JPH06332864A JPH06332864A JP5124541A JP12454193A JPH06332864A JP H06332864 A JPH06332864 A JP H06332864A JP 5124541 A JP5124541 A JP 5124541A JP 12454193 A JP12454193 A JP 12454193A JP H06332864 A JPH06332864 A JP H06332864A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- communication
- counter
- inter
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 複数のＣＰＵ間通信関連のシステムコールが
存在するマルチプロセッサシステムに関し、これら複数
のＣＰＵの共有メモリアクセスの負荷を軽減することを
目的とする。 【構成】 共通メモリ３上にＣＰＵ間通信を行う全ての
システムコールについてチェック待ちカウンタテーブル
17の領域を設け、システムコール毎に初期チェック待ち
カウンタ、チェック待ちカウンタ、リトライカウンタの
値を格納する領域を有し、システム立ち上げ（初期化）
時にＣＰＵ間通信を行う全てのシステムコール毎にそれ
ぞれのシステムコールの処理が正常に行われた場合の予
め設定された適切な値を格納し、リトライカウンタの値
を少なく設定して通信元ＣＰＵ−１のＯＳ12が共通メモ
リ３内のＣＰＵ間通信領域15内の該当ＣＰＵ間通信情報
書込み用固定領域16の終了情報をチェックする回数を削
減する様に構成する。
存在するマルチプロセッサシステムに関し、これら複数
のＣＰＵの共有メモリアクセスの負荷を軽減することを
目的とする。 【構成】 共通メモリ３上にＣＰＵ間通信を行う全ての
システムコールについてチェック待ちカウンタテーブル
17の領域を設け、システムコール毎に初期チェック待ち
カウンタ、チェック待ちカウンタ、リトライカウンタの
値を格納する領域を有し、システム立ち上げ（初期化）
時にＣＰＵ間通信を行う全てのシステムコール毎にそれ
ぞれのシステムコールの処理が正常に行われた場合の予
め設定された適切な値を格納し、リトライカウンタの値
を少なく設定して通信元ＣＰＵ−１のＯＳ12が共通メモ
リ３内のＣＰＵ間通信領域15内の該当ＣＰＵ間通信情報
書込み用固定領域16の終了情報をチェックする回数を削
減する様に構成する。
Description
【０００１】
【産業上の利用分野】本発明は複数のＣＰＵ間通信関連
のシステムコールが存在するマルチプロセッサシステム
におけるＣＰＵ間通信方式に関する。マルチプロセッサ
システムのシステム構成例を図５に示す。図において、
21は共通メモリ、22はシステムバス、23は複数のＣＰＵ
１〜ｎを示す。複数（ｎ個）のＣＰＵ23と、それら全て
のＣＰＵ23がシステムバス22を経由して共通にアクセス
できる共通メモリ21を有するマルチプロセッサシステム
を示す。
のシステムコールが存在するマルチプロセッサシステム
におけるＣＰＵ間通信方式に関する。マルチプロセッサ
システムのシステム構成例を図５に示す。図において、
21は共通メモリ、22はシステムバス、23は複数のＣＰＵ
１〜ｎを示す。複数（ｎ個）のＣＰＵ23と、それら全て
のＣＰＵ23がシステムバス22を経由して共通にアクセス
できる共通メモリ21を有するマルチプロセッサシステム
を示す。
【０００２】マルチプロセッサシステムにおける共通メ
モリ内のＣＰＵ間通信領域を図６に示す。図において、
共通メモリ21内にＣＰＵ１，２，３，─ ，ｎ−１，ｎ
にそれぞれ対応して固定領域21−１〜21−ｎが割付けさ
れ、さらにそれら固定領域には、自己以外の各ＣＰＵに
対応して、各ＣＰＵから図７に示すようなＣＰＵ間通信
情報が書込まれるＣＰＵ間通信情報書込み用固定領域が
設けられている。
モリ内のＣＰＵ間通信領域を図６に示す。図において、
共通メモリ21内にＣＰＵ１，２，３，─ ，ｎ−１，ｎ
にそれぞれ対応して固定領域21−１〜21−ｎが割付けさ
れ、さらにそれら固定領域には、自己以外の各ＣＰＵに
対応して、各ＣＰＵから図７に示すようなＣＰＵ間通信
情報が書込まれるＣＰＵ間通信情報書込み用固定領域が
設けられている。
【０００３】なお、図６において、「割込み（記号Ｘ→
記号Ｙ）」はＣＰＵＸからＣＰＵＹへの割込みが発生す
ることを示している。但し図６の各ＣＰＵ間通信情報書
込み用領域内の網かけ部は同一ＣＰＵ間のＣＰＵ間通信
情報書込み用固定領域であるが、同一ＣＰＵ間の通信は
ＣＰＵ内のローカルメモリにて可能なため、共通メモリ
は使用しない。
記号Ｙ）」はＣＰＵＸからＣＰＵＹへの割込みが発生す
ることを示している。但し図６の各ＣＰＵ間通信情報書
込み用領域内の網かけ部は同一ＣＰＵ間のＣＰＵ間通信
情報書込み用固定領域であるが、同一ＣＰＵ間の通信は
ＣＰＵ内のローカルメモリにて可能なため、共通メモリ
は使用しない。
【０００４】図６におけるマルチプロセッサシステムに
おいて、各ＣＰＵが共通メモリ21を使用してＣＰＵ間通
信を行う場合、例えばＣＰＵ２がＣＰＵ１に対して割込
みを発生させる場合は、ＣＰＵ１に対応する固定領域21
−１における自己用のＣＰＵ間通信情報書込み用領域
（２→１）に通信情報を書込んで割込み（２→１）を発
生させる。
おいて、各ＣＰＵが共通メモリ21を使用してＣＰＵ間通
信を行う場合、例えばＣＰＵ２がＣＰＵ１に対して割込
みを発生させる場合は、ＣＰＵ１に対応する固定領域21
−１における自己用のＣＰＵ間通信情報書込み用領域
（２→１）に通信情報を書込んで割込み（２→１）を発
生させる。
【０００５】一方ＣＰＵ１では、割込み（２→１）が発
生すると、ＣＰＵ２に対応するＣＰＵ間通信情報書込み
用固定領域（２→１）をアクセスして、割込み処理を実
行する。この場合、共通メモリ21内のＣＰＵ間通信情報
書込み用固定領域のアドレスは、通信する両者が予め認
識している。図６に示すようなマルチプロセッサシステ
ムでは図７に示すＣＰＵ間通信情報書込み用固定領域が
共有メモリ内に〔ｎ×（ｎ−１）〕個分設定されてい
る。
生すると、ＣＰＵ２に対応するＣＰＵ間通信情報書込み
用固定領域（２→１）をアクセスして、割込み処理を実
行する。この場合、共通メモリ21内のＣＰＵ間通信情報
書込み用固定領域のアドレスは、通信する両者が予め認
識している。図６に示すようなマルチプロセッサシステ
ムでは図７に示すＣＰＵ間通信情報書込み用固定領域が
共有メモリ内に〔ｎ×（ｎ−１）〕個分設定されてい
る。
【０００６】
【従来の技術】従来のマルチプロセッサシステムにおけ
るＣＰＵ間の通信手順を図８に示す。 ＣＰＵ−１内のあるタスク（以下タスクＡとする）が
ＣＰＵ−２に対してあるＣＰＵ間通信要求のシステムコ
ールを発行すると、 ＣＰＵ−１のＯＳは該当システムコールの各種パラメ
ータ（発行元ＣＰＵ−ＩＤ、割込み種別ナンバー、シス
テムコール種別、各種共通資源の番号、転送データのア
ドレス等）を共通メモリ内のＣＰＵ間通信領域内のＣＰ
Ｕ−１→ＣＰＵ−２のＣＰＵ間通信情報書込み用固定領
域に書込む。 その後ＣＰＵ−１のＯＳはＣＰＵ−２のＯＳに対しＣ
ＰＵ間通信要求を行う。 ＣＰＵ−２のＯＳはＣＰＵ−１からの割込みにより、
まず共通メモリ内のＣＰＵ間通信領域内のＣＰＵ−１→
ＣＰＵ−２のＣＰＵ間通信情報書込み用固定領域からＣ
ＰＵ間通信要求のパラメータを読取り、 該当システムコールに対応する処理を行う。 そして該当システムコールに対応する処理を終える
と、ＣＰＵ−２のＯＳは共通メモリ内のＣＰＵ間通信領
域内のＣＰＵ−１→ＣＰＵ−２のＣＰＵ間通信情報書込
み用固定領域の終了情報にのコードを記入し、またエラ
ーコード等の各種パラメータを書込む。 初期チェック待ち時間経過後から定期的にＣＰＵ間通
信領域の終了情報をチェックする。 処理終了になったら、タスクＡに各種パラメータの情
報を通知し、 復帰値やパラメータの値を読んで以降の処理を行う。
るＣＰＵ間の通信手順を図８に示す。 ＣＰＵ−１内のあるタスク（以下タスクＡとする）が
ＣＰＵ−２に対してあるＣＰＵ間通信要求のシステムコ
ールを発行すると、 ＣＰＵ−１のＯＳは該当システムコールの各種パラメ
ータ（発行元ＣＰＵ−ＩＤ、割込み種別ナンバー、シス
テムコール種別、各種共通資源の番号、転送データのア
ドレス等）を共通メモリ内のＣＰＵ間通信領域内のＣＰ
Ｕ−１→ＣＰＵ−２のＣＰＵ間通信情報書込み用固定領
域に書込む。 その後ＣＰＵ−１のＯＳはＣＰＵ−２のＯＳに対しＣ
ＰＵ間通信要求を行う。 ＣＰＵ−２のＯＳはＣＰＵ−１からの割込みにより、
まず共通メモリ内のＣＰＵ間通信領域内のＣＰＵ−１→
ＣＰＵ−２のＣＰＵ間通信情報書込み用固定領域からＣ
ＰＵ間通信要求のパラメータを読取り、 該当システムコールに対応する処理を行う。 そして該当システムコールに対応する処理を終える
と、ＣＰＵ−２のＯＳは共通メモリ内のＣＰＵ間通信領
域内のＣＰＵ−１→ＣＰＵ−２のＣＰＵ間通信情報書込
み用固定領域の終了情報にのコードを記入し、またエラ
ーコード等の各種パラメータを書込む。 初期チェック待ち時間経過後から定期的にＣＰＵ間通
信領域の終了情報をチェックする。 処理終了になったら、タスクＡに各種パラメータの情
報を通知し、 復帰値やパラメータの値を読んで以降の処理を行う。
【０００７】次にシステムコール発行元のＣＰＵ（ＣＰ
Ｕ−１）のＯＳがＣＰＵ間通信要求のシステムコール発
行後に、ＣＰＵ間通信の終了情報をチェックする手順の
フローチャートを図９に示す。図において、（Ｓ−１）
まずＣＰＵ−１のＯＳはＣＰＵ−２に対してＣＰＵ間通
信を行い、（Ｓ−２）初期チェック待ちカウンタの値を
読取り、（Ｓ−３）初期チェック時間経過後、（Ｓ−
４）共通メモリ内のＣＰＵ間通信通信領域内のＣＰＵ−
１→ＣＰＵ２のＣＰＵ間通信情報書込み用固定領域の終
了情報をチェックし、（Ｓ−５）処理終了の場合（ＣＰ
Ｕ−２のＯＳが既にＣＰＵ間通信に対応する処理を終え
ている場合）は各種パラメータをタスクＡに通知し、
（Ｓ−６）処理未終了の場合はループ回数（チェック待
ちカウンタ）を読取り、（Ｓ−７）リトライ回数（リト
ライカウンタ）を読取る。（Ｓ−８）チェック待ち時間
経過後、（Ｓ−９）再度終了情報をチェックし、（Ｓ−
５）既に処理終了の場合は各種パラメータをタスクＡに
通知し、（Ｓ−８）処理未終了の場合はチェック待ち時
間経過後、（Ｓ−９）再度終了情報をチェックする。
（Ｓ−10）リトライカウンタを計数処理（−１）し、
（Ｓ−11）終了情報が処理終了になるまでこの処理をリ
トライ回数だけ続け、（Ｓ−12）それでも終了情報が処
理終了にならない場合はタスクＡに他ＣＰＵ応答無しの
情報を通知する。
Ｕ−１）のＯＳがＣＰＵ間通信要求のシステムコール発
行後に、ＣＰＵ間通信の終了情報をチェックする手順の
フローチャートを図９に示す。図において、（Ｓ−１）
まずＣＰＵ−１のＯＳはＣＰＵ−２に対してＣＰＵ間通
信を行い、（Ｓ−２）初期チェック待ちカウンタの値を
読取り、（Ｓ−３）初期チェック時間経過後、（Ｓ−
４）共通メモリ内のＣＰＵ間通信通信領域内のＣＰＵ−
１→ＣＰＵ２のＣＰＵ間通信情報書込み用固定領域の終
了情報をチェックし、（Ｓ−５）処理終了の場合（ＣＰ
Ｕ−２のＯＳが既にＣＰＵ間通信に対応する処理を終え
ている場合）は各種パラメータをタスクＡに通知し、
（Ｓ−６）処理未終了の場合はループ回数（チェック待
ちカウンタ）を読取り、（Ｓ−７）リトライ回数（リト
ライカウンタ）を読取る。（Ｓ−８）チェック待ち時間
経過後、（Ｓ−９）再度終了情報をチェックし、（Ｓ−
５）既に処理終了の場合は各種パラメータをタスクＡに
通知し、（Ｓ−８）処理未終了の場合はチェック待ち時
間経過後、（Ｓ−９）再度終了情報をチェックする。
（Ｓ−10）リトライカウンタを計数処理（−１）し、
（Ｓ−11）終了情報が処理終了になるまでこの処理をリ
トライ回数だけ続け、（Ｓ−12）それでも終了情報が処
理終了にならない場合はタスクＡに他ＣＰＵ応答無しの
情報を通知する。
【０００８】図10にシステムコール発行元のＣＰＵのＯ
ＳがＣＰＵ間通信の終了情報をチェックするタイムチャ
ートを示す。図10は図９のフローチャートをタイムチャ
ート化したものである。図10は、初期チェック待ち時間
とチェック待ち時間×リトライカウンタ回数による通信
先ＣＰＵのＯＳが該当処理を終える時間を示す。
ＳがＣＰＵ間通信の終了情報をチェックするタイムチャ
ートを示す。図10は図９のフローチャートをタイムチャ
ート化したものである。図10は、初期チェック待ち時間
とチェック待ち時間×リトライカウンタ回数による通信
先ＣＰＵのＯＳが該当処理を終える時間を示す。
【０００９】
【発明が解決しようとする課題】従来のシステムコール
発行元のＣＰＵのＯＳは通信先ＣＰＵに対してＣＰＵ間
通信要求を行った後、通信先ＣＰＵのＯＳが該当システ
ムコールに対応する処理を行い、その後終了情報をＣＰ
Ｕ間通信領域に書込むのを待つ方法であったが、システ
ムコールの種別等により通信先ＣＰＵのＯＳが該当シス
テムコールに対応する処理を行う時間が異なるため、初
期チェック待ち時間が通信先ＣＰＵのＯＳが該当処理を
行う予想最短時間になるように初期チェック待ちカウン
タの値を設定し、また（初期チェック待ち時間＋チェッ
ク待ち時間×リトライカウンタ）の時間が通信先ＣＰＵ
のＯＳが該当処理を行う予想最長時間に若干余裕を持た
せた時間になるように、チェック待ち時間及びリトライ
カウンタの値を設定してある。
発行元のＣＰＵのＯＳは通信先ＣＰＵに対してＣＰＵ間
通信要求を行った後、通信先ＣＰＵのＯＳが該当システ
ムコールに対応する処理を行い、その後終了情報をＣＰ
Ｕ間通信領域に書込むのを待つ方法であったが、システ
ムコールの種別等により通信先ＣＰＵのＯＳが該当シス
テムコールに対応する処理を行う時間が異なるため、初
期チェック待ち時間が通信先ＣＰＵのＯＳが該当処理を
行う予想最短時間になるように初期チェック待ちカウン
タの値を設定し、また（初期チェック待ち時間＋チェッ
ク待ち時間×リトライカウンタ）の時間が通信先ＣＰＵ
のＯＳが該当処理を行う予想最長時間に若干余裕を持た
せた時間になるように、チェック待ち時間及びリトライ
カウンタの値を設定してある。
【００１０】図５のマルチプロセッサシステムのシステ
ム構成例において、図９，図10に示す初期チェック待ち
カウンタ、チェック待ちカウンタ、リトライカウンタの
値は各ＣＰＵとも共通であり、マルチプロセッサ内に１
つしか定義されていない。
ム構成例において、図９，図10に示す初期チェック待ち
カウンタ、チェック待ちカウンタ、リトライカウンタの
値は各ＣＰＵとも共通であり、マルチプロセッサ内に１
つしか定義されていない。
【００１１】図８のマルチプロセッサシステムにおける
ＣＰＵ間の通信手順の〜において、通信先ＣＰＵの
ＯＳがＣＰＵ間通信関連のシステムコールに対応する処
理を行う予想最短時間になるように初期チェック待ちカ
ウンタの値を設定し、また（初期チェック待ち時間＋チ
ェック待ち時間×リトライカウンタ）の時間が通信先Ｃ
ＰＵのＯＳがＣＰＵ間通信関連のシステムコールに対応
する処理を行う予想最長時間に若干余裕を持たせた時間
になるように、チェック待ち時間及びリトライカウンタ
の値を設定してある。
ＣＰＵ間の通信手順の〜において、通信先ＣＰＵの
ＯＳがＣＰＵ間通信関連のシステムコールに対応する処
理を行う予想最短時間になるように初期チェック待ちカ
ウンタの値を設定し、また（初期チェック待ち時間＋チ
ェック待ち時間×リトライカウンタ）の時間が通信先Ｃ
ＰＵのＯＳがＣＰＵ間通信関連のシステムコールに対応
する処理を行う予想最長時間に若干余裕を持たせた時間
になるように、チェック待ち時間及びリトライカウンタ
の値を設定してある。
【００１２】またシステムコールの種別等により通信先
ＣＰＵのＯＳが該当システムコールに対応する処理を行
う時間が異なる。特に共通メモリを用いたＣＰＵ間デー
タ転送のシステムコールの場合、転送データが長くなれ
ばなるほど該当システムコールに対応する処理を行う時
間が長くなる。
ＣＰＵのＯＳが該当システムコールに対応する処理を行
う時間が異なる。特に共通メモリを用いたＣＰＵ間デー
タ転送のシステムコールの場合、転送データが長くなれ
ばなるほど該当システムコールに対応する処理を行う時
間が長くなる。
【００１３】本発明は、通信元ＣＰＵのＯＳが共通メモ
リ内のＣＰＵ間通信領域内の該当ＣＰＵ間通信情報書込
み用固定領域の終了情報をチェックする回数を従来より
削減し、従来問題になっていた共有メモリアクセスの高
負荷を軽減することを目的とする。
リ内のＣＰＵ間通信領域内の該当ＣＰＵ間通信情報書込
み用固定領域の終了情報をチェックする回数を従来より
削減し、従来問題になっていた共有メモリアクセスの高
負荷を軽減することを目的とする。
【００１４】
【課題を解決するための手段】本発明の原理構成図を図
１に示す。図において、１はＣＰＵ−１、２はＣＰＵ−
２、３は共通メモリ、11は通信元ＣＰＵ−１のタスク
Ａ、12は通信元ＣＰＵ−１のＯＳ、13は通信先ＣＰＵ−
２のタスクＢ、14は通信先ＣＰＵ−２のＯＳ、15は共通
メモリ内のＣＰＵ間通信領域、16はＣＰＵ間通信情報書
込み用固定領域、17は共通メモリ内に新設されたチェッ
ク待ちカウンタテーブルを示す。
１に示す。図において、１はＣＰＵ−１、２はＣＰＵ−
２、３は共通メモリ、11は通信元ＣＰＵ−１のタスク
Ａ、12は通信元ＣＰＵ−１のＯＳ、13は通信先ＣＰＵ−
２のタスクＢ、14は通信先ＣＰＵ−２のＯＳ、15は共通
メモリ内のＣＰＵ間通信領域、16はＣＰＵ間通信情報書
込み用固定領域、17は共通メモリ内に新設されたチェッ
ク待ちカウンタテーブルを示す。
【００１５】共通メモリ３上にＣＰＵ間通信を行う全て
のシステムコール（以下ｎ個あるものとする）について
のみ、チェック待ちカウンタテーブル17の領域を新たに
設ける。チェック待ちカウンタテーブル17はシステムコ
ール毎に初期チェック待ちカウンタ、チェック待ちカウ
ンタ、リトライカウンタの値を格納する領域を持つ。
のシステムコール（以下ｎ個あるものとする）について
のみ、チェック待ちカウンタテーブル17の領域を新たに
設ける。チェック待ちカウンタテーブル17はシステムコ
ール毎に初期チェック待ちカウンタ、チェック待ちカウ
ンタ、リトライカウンタの値を格納する領域を持つ。
【００１６】そしてシステム立ち上げ（初期化）時に何
らかの方法にてＣＰＵ間通信を行う全てのシステムコー
ル毎にそれぞれのシステムコールの処理が正常に行われ
た場合の予め設定された適切な値（初期チェック待ちカ
ウンタ、チェック待ちカウンタ、リトライカウンタ）を
格納する。
らかの方法にてＣＰＵ間通信を行う全てのシステムコー
ル毎にそれぞれのシステムコールの処理が正常に行われ
た場合の予め設定された適切な値（初期チェック待ちカ
ウンタ、チェック待ちカウンタ、リトライカウンタ）を
格納する。
【００１７】
【作用】通信元ＣＰＵ−１のタスクＡが通信先ＣＰＵ−
２に対してＣＰＵ間通信システムコールを発行し、通信
元ＣＰＵ−１のＯＳが共通メモリ３内のＣＰＵ間通信領
域15内の該当ＣＰＵ間通信情報書込み用固定領域16に該
当システムコールの各種パラメータ（発行元ＣＰＵ−Ｉ
Ｄ、割込み種別、システムコール種別、各種共通資源の
番号、転送データのアドレス等) を記入した後に、共通
メモリ３内のチェック待ちカウンタテーブル17から該当
システムコールの初期チェック待ちカウンタ、チェック
待ちカウンタ、リトライカウンタの値を読取る処理がＣ
ＰＵ−１のＯＳ12に新たに加えられる。
２に対してＣＰＵ間通信システムコールを発行し、通信
元ＣＰＵ−１のＯＳが共通メモリ３内のＣＰＵ間通信領
域15内の該当ＣＰＵ間通信情報書込み用固定領域16に該
当システムコールの各種パラメータ（発行元ＣＰＵ−Ｉ
Ｄ、割込み種別、システムコール種別、各種共通資源の
番号、転送データのアドレス等) を記入した後に、共通
メモリ３内のチェック待ちカウンタテーブル17から該当
システムコールの初期チェック待ちカウンタ、チェック
待ちカウンタ、リトライカウンタの値を読取る処理がＣ
ＰＵ−１のＯＳ12に新たに加えられる。
【００１８】その後通信元ＣＰＵ−１のＯＳ12は通信先
ＣＰＵ−２のＯＳ13に対してＣＰＵ間通信を行うが、そ
の後の通信元ＣＰＵ−１のＯＳ処理や通信先ＣＰＵ−２
のＯＳ処理の手順は従来と同じである。
ＣＰＵ−２のＯＳ13に対してＣＰＵ間通信を行うが、そ
の後の通信元ＣＰＵ−１のＯＳ処理や通信先ＣＰＵ−２
のＯＳ処理の手順は従来と同じである。
【００１９】なお、ＣＰＵ間通信要求後に通信先ＣＰＵ
−２のＯＳが該当システムコールに対応する処理等を行
うが、初期チェック待ち時間がその処理に必要な最短の
時間になるように各システムコール毎に初期チェック待
ちカウンタの値がチェック待ちカウンタテーブル17に予
め格納してあり、また（初期チェック待ち時間＋チェッ
ク待ち時間×リトライカウンタ）の時間がその処理に必
要な最長時間に若干余裕を持たせた時間になるようにチ
ェック待ち時間カウンタ及びリトライカウンタの値がチ
ェック待ちカウンタテーブル17に予め格納してある。
−２のＯＳが該当システムコールに対応する処理等を行
うが、初期チェック待ち時間がその処理に必要な最短の
時間になるように各システムコール毎に初期チェック待
ちカウンタの値がチェック待ちカウンタテーブル17に予
め格納してあり、また（初期チェック待ち時間＋チェッ
ク待ち時間×リトライカウンタ）の時間がその処理に必
要な最長時間に若干余裕を持たせた時間になるようにチ
ェック待ち時間カウンタ及びリトライカウンタの値がチ
ェック待ちカウンタテーブル17に予め格納してある。
【００２０】これにより従来の方法よりリトライカウン
タの値をはるかに少なく設定することができるため、通
信元ＣＰＵ−１のＯＳ12が共通メモリ３内のＣＰＵ間通
信領域15内の該当ＣＰＵ間通信情報書込み用固定領域16
の終了情報をチェックする回数を従来技術より削減する
ことが出来、従来問題になっていた共有メモリアクセス
の高負荷を軽減することが可能になる。
タの値をはるかに少なく設定することができるため、通
信元ＣＰＵ−１のＯＳ12が共通メモリ３内のＣＰＵ間通
信領域15内の該当ＣＰＵ間通信情報書込み用固定領域16
の終了情報をチェックする回数を従来技術より削減する
ことが出来、従来問題になっていた共有メモリアクセス
の高負荷を軽減することが可能になる。
【００２１】
【実施例】本発明によるＣＰＵ間のデータ転送を行う場
合の手順実施例１を図２に示す。本実施例１は共通メモ
リ内にフリーメモリ領域を有する場合を示し、従来の手
順と同じように通信元ＣＰＵのＯＳが共通メモリ内のフ
リーメモリ領域に転送データを複写し、共通メモリ内の
ＣＰＵ間通信情報書込み用固定領域に発行元ＣＰＵ−Ｉ
Ｄ、システムコール種別、転送データアドレス、転送デ
ータ長等のパラメータを記入後、共通メモリ内のチェッ
ク待ちカウンタテーブルから該当システムコール（デー
タ転送）の初期チェック待ちカウンタ、チェック待ちカ
ウンタ、リトライカウンタの値を読取る処理が新たに加
わっている。
合の手順実施例１を図２に示す。本実施例１は共通メモ
リ内にフリーメモリ領域を有する場合を示し、従来の手
順と同じように通信元ＣＰＵのＯＳが共通メモリ内のフ
リーメモリ領域に転送データを複写し、共通メモリ内の
ＣＰＵ間通信情報書込み用固定領域に発行元ＣＰＵ−Ｉ
Ｄ、システムコール種別、転送データアドレス、転送デ
ータ長等のパラメータを記入後、共通メモリ内のチェッ
ク待ちカウンタテーブルから該当システムコール（デー
タ転送）の初期チェック待ちカウンタ、チェック待ちカ
ウンタ、リトライカウンタの値を読取る処理が新たに加
わっている。
【００２２】またデータ転送のシステムコールの場合、
転送するデータ長により転送先ＣＰＵのＯＳが転送デー
タを複写する時間が異なるため、転送データ長の値から
によって読取った初期チェック待ちカウンタの値を補
正（加算）する処理も新たに加わることになる。その後
通信元ＣＰＵのＯＳは通信先ＣＰＵのＯＳに対してＣＰ
Ｕ間通信要求を行うが、その後の通信元ＣＰＵの処理や
通信先ＣＰＵの処理手順については従来と同じである。
転送するデータ長により転送先ＣＰＵのＯＳが転送デー
タを複写する時間が異なるため、転送データ長の値から
によって読取った初期チェック待ちカウンタの値を補
正（加算）する処理も新たに加わることになる。その後
通信元ＣＰＵのＯＳは通信先ＣＰＵのＯＳに対してＣＰ
Ｕ間通信要求を行うが、その後の通信元ＣＰＵの処理や
通信先ＣＰＵの処理手順については従来と同じである。
【００２３】表１に従来技術及び本発明の手順によるＣ
ＰＵ間転送可能最大長のデータを転送する場合の初期チ
ェック待ちカウンタ（補正前）、初期チェック待ちカウ
ンタ（補正後）、初期チェック待ち時間、チェック待ち
カウンタ、リトライカウンタ、チェック待ち時間の値
（一例）の比較表を示す。（従来技術ではこれらの値は
全システムコール共通である。）
ＰＵ間転送可能最大長のデータを転送する場合の初期チ
ェック待ちカウンタ（補正前）、初期チェック待ちカウ
ンタ（補正後）、初期チェック待ち時間、チェック待ち
カウンタ、リトライカウンタ、チェック待ち時間の値
（一例）の比較表を示す。（従来技術ではこれらの値は
全システムコール共通である。）
【００２４】
【表１】
【００２５】この表から本発明を用いることによって初
期チェック待ち時間を長く設定することが可能であり、
またその結果リトライカウンタ値が大幅に削減され、共
有メモリアクセスの負荷が軽減されたことが分かる。
（ダイナミックループの１回のループにかかる時間を３
０μsec とし、また、ＣＰＵ間転送可能最大データ長を
６４Ｋｂ、１バイト複写処理時間を５μsec とする。）
表１における本発明による技術の各種計算式について下
記に示す。 初期チェック待ちカウンタの補正式＝ 9,333＋（５μse
c ×64,000÷30μsec)＝ 20.000 初期チェック待ち時間＝ダイナミックグループの１回の
ループにかかる時間（30μsec)×初期チェック待ちカウ
ンタ チェック待ち時間 ＝ダイナミックグループの１回の
ループにかかる時間（30μsec)×チェック待ちカウンタ 次に、本発明によるＣＰＵ間のデータ転送を行う場合の
手順（システムコール発行元ＣＰＵのタスクＡのパラメ
ータ設定ミス等の理由にて通信元ＣＰＵのＯＳが正常に
該当システムコールに対応する処理をすることができ
ず、通信元ＣＰＵのＯＳに対して異常終了のパラメータ
を返す場合）の実施例２を図３に示す。
期チェック待ち時間を長く設定することが可能であり、
またその結果リトライカウンタ値が大幅に削減され、共
有メモリアクセスの負荷が軽減されたことが分かる。
（ダイナミックループの１回のループにかかる時間を３
０μsec とし、また、ＣＰＵ間転送可能最大データ長を
６４Ｋｂ、１バイト複写処理時間を５μsec とする。）
表１における本発明による技術の各種計算式について下
記に示す。 初期チェック待ちカウンタの補正式＝ 9,333＋（５μse
c ×64,000÷30μsec)＝ 20.000 初期チェック待ち時間＝ダイナミックグループの１回の
ループにかかる時間（30μsec)×初期チェック待ちカウ
ンタ チェック待ち時間 ＝ダイナミックグループの１回の
ループにかかる時間（30μsec)×チェック待ちカウンタ 次に、本発明によるＣＰＵ間のデータ転送を行う場合の
手順（システムコール発行元ＣＰＵのタスクＡのパラメ
ータ設定ミス等の理由にて通信元ＣＰＵのＯＳが正常に
該当システムコールに対応する処理をすることができ
ず、通信元ＣＰＵのＯＳに対して異常終了のパラメータ
を返す場合）の実施例２を図３に示す。
【００２６】途中（通信元ＣＰＵのＯＳが通信先ＣＰＵ
のＯＳに対してＣＰＵ間通信要求を行うまでは、図２の
実施例１のＣＰＵ間のデータ転送手順と同じであるが、
通信先ＣＰＵのＯＳが共通メモリ内のＣＰＵ間通信領域
内の該当ＣＰＵ間通信情報書込み用固定領域からパラメ
ータを読込んだ時点にてパラメータエラーと判断した
場合は以降の転送データ複写の処理が出来ず、ＣＰＵ間
通信情報書込み固定領域に該当パラメータのエラーコー
ド等を書込む。
のＯＳに対してＣＰＵ間通信要求を行うまでは、図２の
実施例１のＣＰＵ間のデータ転送手順と同じであるが、
通信先ＣＰＵのＯＳが共通メモリ内のＣＰＵ間通信領域
内の該当ＣＰＵ間通信情報書込み用固定領域からパラメ
ータを読込んだ時点にてパラメータエラーと判断した
場合は以降の転送データ複写の処理が出来ず、ＣＰＵ間
通信情報書込み固定領域に該当パラメータのエラーコー
ド等を書込む。
【００２７】この場合ＣＰＵ間通信要求が発生すると、
通信先ＣＰＵのＯＳはパラメータを読込む処理終了
後、直ちに終了情報に該当パラメータのエラーコード等
を書込む処理を行うため、通信元ＣＰＵのＯＳは実施例
１にて述べた方法（初期チェック待ちカウンタを長く補
正）にて終了情報をチェックすると、初期チェック待ち
時間経過後の最初のチェックにて既にパラメータエラー
の情報は書かれており、以降の通信元のＯＳの処理が遅
れる問題があった。（表１の場合補正後の初期チェック
待ち時間は６００ｍsec であるが、この場合の初期チェ
ック待ち時間は２４０ｍsec が適当であり、以降の処理
が３６０ｍsec 遅れる。）このためチェック待ちカウン
タテーブルに各システムコール毎に初期チェック待ちカ
ウンタを２種類設定（実施例２の場合8,000 及び12,00
0) し、最初の初期チェック待ち時間（実施例２の場合
２４０ｍsec ）経過後にてパラメータエラーコードが返
っている場合には読めるようにし、２回目の初期チェッ
ク待ち時間（実施例２の場合３６０ｍsec ）経過後に実
施例１にて述べたように該当システムコードが正常に行
われた場合の終了情報を読込み、以降処理終了になるま
でチェック待ち時間（実施例２の場合３ｍsec ）が経過
する度に定期的に終了情報をリトライカウンタの回数
（実施例２の場合１０回）チェックする。
通信先ＣＰＵのＯＳはパラメータを読込む処理終了
後、直ちに終了情報に該当パラメータのエラーコード等
を書込む処理を行うため、通信元ＣＰＵのＯＳは実施例
１にて述べた方法（初期チェック待ちカウンタを長く補
正）にて終了情報をチェックすると、初期チェック待ち
時間経過後の最初のチェックにて既にパラメータエラー
の情報は書かれており、以降の通信元のＯＳの処理が遅
れる問題があった。（表１の場合補正後の初期チェック
待ち時間は６００ｍsec であるが、この場合の初期チェ
ック待ち時間は２４０ｍsec が適当であり、以降の処理
が３６０ｍsec 遅れる。）このためチェック待ちカウン
タテーブルに各システムコール毎に初期チェック待ちカ
ウンタを２種類設定（実施例２の場合8,000 及び12,00
0) し、最初の初期チェック待ち時間（実施例２の場合
２４０ｍsec ）経過後にてパラメータエラーコードが返
っている場合には読めるようにし、２回目の初期チェッ
ク待ち時間（実施例２の場合３６０ｍsec ）経過後に実
施例１にて述べたように該当システムコードが正常に行
われた場合の終了情報を読込み、以降処理終了になるま
でチェック待ち時間（実施例２の場合３ｍsec ）が経過
する度に定期的に終了情報をリトライカウンタの回数
（実施例２の場合１０回）チェックする。
【００２８】これにより、通信元ＣＰＵのＯＳの処理が
遅れる問題は解消した。本発明のマルチプロセッサシス
テムにおけるＣＰＵ間転送可能な最大長のデータを転送
（実施例１及び２）するタイムチャートを図４に示す。
図中、※１は処理終了の場合はタスクＡにエラーコード
等の各種パラメータを通知し、ＯＳの処理を終えること
を示し、※２は本発明によりリトライカウンタの回数は
１４０回から１０回に減り、共有メモリアクセスの負荷
軽減が実現したことを示す。
遅れる問題は解消した。本発明のマルチプロセッサシス
テムにおけるＣＰＵ間転送可能な最大長のデータを転送
（実施例１及び２）するタイムチャートを図４に示す。
図中、※１は処理終了の場合はタスクＡにエラーコード
等の各種パラメータを通知し、ＯＳの処理を終えること
を示し、※２は本発明によりリトライカウンタの回数は
１４０回から１０回に減り、共有メモリアクセスの負荷
軽減が実現したことを示す。
【００２９】
【発明の効果】システムコールの種別がＣＰＵ間のデー
タ転送の場合、転送データ長の値を基に読込んだ初期チ
ェック待ちカウンタの値を補正することが出来る。ま
た、チェック待ちカウンタテーブル内に各システムコー
ル毎に２種類の初期チェック待ちカウンタが存在するこ
とにより、誤ったパラメータにてＣＰＵ間通信関連のシ
ステムコールが発行された場合にも対応することが出来
る。
タ転送の場合、転送データ長の値を基に読込んだ初期チ
ェック待ちカウンタの値を補正することが出来る。ま
た、チェック待ちカウンタテーブル内に各システムコー
ル毎に２種類の初期チェック待ちカウンタが存在するこ
とにより、誤ったパラメータにてＣＰＵ間通信関連のシ
ステムコールが発行された場合にも対応することが出来
る。
【図１】 本発明の原理構成図
【図２】 ＣＰＵ間データ転送手順の実施例１
【図３】 ＣＰＵ間データ転送手順の実施例２
【図４】 チェック手順のタイムチャートの実施例
【図５】 マルチプロセッサシステムのシステム構成例
【図６】 共通メモリ内のＣＰＵ間通信領域
【図７】 ＣＰＵ間通信情報書込み用固定領域
【図８】 ＣＰＵ間データ転送手順の従来例
【図９】 チェック手順のフローチャートの従来例
【図10】 チェック手順のタイムチャートの従来例
１ ＣＰＵ−１ ２ ＣＰＵ−２ ３ 共通メモリ 11 通信元ＣＰＵ−１のタスクＡ 12 通信元ＣＰＵ−１のＯＳ 13 通信先ＣＰＵ−２のタスクＢ 14 通信先ＣＰＵ−２のＯＳ 15 共通メモリ内のＣＰＵ間通信領域 16 ＣＰＵ間通信情報書込み用固定領域 17 チェック待ちカウンタテーブル 21 共通メモリ 22 システムバス 23 複数のＣＰＵ１〜ｎ
Claims (3)
- 【請求項１】 複数のＣＰＵ間通信関連のシステムコー
ルが存在するマルチプロセッサシステムにおいて、 共通メモリ（３）上にＣＰＵ間通信を行う全てのシステ
ムコールについてチェック待ちカウンタテーブル（17）
の領域を設け、システムコール毎に初期チェック待ちカ
ウンタ、チェック待ちカウンタ、リトライカウンタの値
を格納する領域を有し、システム立ち上げ（初期化）時
にＣＰＵ間通信を行う全てのシステムコール毎にそれぞ
れのシステムコールの処理が正常に行われた場合の予め
設定された適切な値を格納し、 通信元ＣＰＵ−１のタスクＡが通信先ＣＰＵ−２に対し
てＣＰＵ間通信システムコールを発行し、通信元ＣＰＵ
−１のＯＳが共通メモリ（３）内のＣＰＵ間通信領域
（15）内の該当ＣＰＵ間通信情報書込み用固定領域（1
6）に該当システムコールの各種パラメータを記入した
後に、共通メモリ（３）内のチェック待ちカウンタテー
ブル（17）から該当システムコールの初期チェック待ち
カウンタ、チェック待ちカウンタ、リトライカウンタの
値を読取る処理をＣＰＵ−１のＯＳ（12）に新たに加え
ることを特徴とするマルチプロセッサシステムにおける
ＣＰＵ間通信方式。 - 【請求項２】 上記システムにおいて、システムコール
の種別がＣＰＵ間データ転送の場合、転送データ長の値
を基に読込んだ初期チェック待ちカウンタの値を補正す
ることを特徴とする請求項１記載のマルチプロセッサシ
ステムにおけるＣＰＵ間通信方式。 - 【請求項３】 上記システムにおいて、誤ったパラメー
タにてＣＰＵ間通信関連のシステムコールが発行された
場合にも対応できるように、チェック待ちカウンタテー
ブル内に各システムコール毎に２種類の初期チェック待
ちカウンタが存在することを特徴とする請求項１記載の
マルチプロセッサシステムにおけるＣＰＵ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124541A JPH06332864A (ja) | 1993-05-27 | 1993-05-27 | マルチプロセッサシステムにおけるｃｐｕ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124541A JPH06332864A (ja) | 1993-05-27 | 1993-05-27 | マルチプロセッサシステムにおけるｃｐｕ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06332864A true JPH06332864A (ja) | 1994-12-02 |
Family
ID=14888038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5124541A Withdrawn JPH06332864A (ja) | 1993-05-27 | 1993-05-27 | マルチプロセッサシステムにおけるｃｐｕ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06332864A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265439A (ja) * | 2001-06-19 | 2007-10-11 | Fujitsu Ltd | マルチ・ノードコンピュータシステム |
| US7716520B2 (en) | 2005-02-07 | 2010-05-11 | Fujitsu Limited | Multi-CPU computer and method of restarting system |
| JP2010176630A (ja) * | 2009-02-02 | 2010-08-12 | Ntt Docomo Inc | 携帯端末 |
| US8365021B2 (en) | 2005-06-17 | 2013-01-29 | Nec Corporation | Information processing device comprising a plurality of domains having a plurality of processors, recovery device, program and recovery method |
| US8640194B2 (en) | 2004-08-25 | 2014-01-28 | Nec Corporation | Information communication device and program execution environment control method |
-
1993
- 1993-05-27 JP JP5124541A patent/JPH06332864A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007265439A (ja) * | 2001-06-19 | 2007-10-11 | Fujitsu Ltd | マルチ・ノードコンピュータシステム |
| US8640194B2 (en) | 2004-08-25 | 2014-01-28 | Nec Corporation | Information communication device and program execution environment control method |
| US7716520B2 (en) | 2005-02-07 | 2010-05-11 | Fujitsu Limited | Multi-CPU computer and method of restarting system |
| US8365021B2 (en) | 2005-06-17 | 2013-01-29 | Nec Corporation | Information processing device comprising a plurality of domains having a plurality of processors, recovery device, program and recovery method |
| JP2010176630A (ja) * | 2009-02-02 | 2010-08-12 | Ntt Docomo Inc | 携帯端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2519332C (en) | System and method for dynamic mirror-bank addressing | |
| US7844802B2 (en) | Instructions for ordering execution in pipelined processes | |
| JP2581323B2 (ja) | 参照ビット，変更ビットの更新方法 | |
| JPH05274252A (ja) | コンピュータシステムにおけるトランザクション実行方法 | |
| JPH06332864A (ja) | マルチプロセッサシステムにおけるｃｐｕ間通信方式 | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH02171846A (ja) | トランザクション処理方式 | |
| JPH06243101A (ja) | マルチプロセッサシステムにおけるｃｐｕ間通信方式 | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPH01231145A (ja) | 情報処理装置 | |
| JP3209560B2 (ja) | マイクロプロセッサ・システムの割込管理方法 | |
| JP3517884B2 (ja) | データ処理装置 | |
| JPH01279346A (ja) | オンラインメモリチェック方式 | |
| JP2830293B2 (ja) | プログラム実行方法 | |
| JPH05334233A (ja) | データ転送装置 | |
| JP2517851B2 (ja) | 並列プライオリティ制御方法 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPS6370357A (ja) | メモリデ−タ訂正方式 | |
| JPH04302044A (ja) | マルチプロセッサシステム | |
| JP2020057251A (ja) | 情報処理装置 | |
| JPH0610795B2 (ja) | 共有メモリの診断方式 | |
| JPH0425961A (ja) | 共有データ更新方式 | |
| JPS6238743B2 (ja) | ||
| JPH03127126A (ja) | 情報処理装置 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |