KR860003611A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR860003611A
KR860003611A KR1019850007804A KR850007804A KR860003611A KR 860003611 A KR860003611 A KR 860003611A KR 1019850007804 A KR1019850007804 A KR 1019850007804A KR 850007804 A KR850007804 A KR 850007804A KR 860003611 A KR860003611 A KR 860003611A
Authority
KR
South Korea
Prior art keywords
data
registers
gates
circuit
memory device
Prior art date
Application number
KR1019850007804A
Other languages
English (en)
Other versions
KR900007226B1 (ko
Inventor
오가와준지
Original Assignee
야마모도 다꾸마
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR860003611A publication Critical patent/KR860003611A/ko
Application granted granted Critical
Publication of KR900007226B1 publication Critical patent/KR900007226B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 의한 반도체 메모리장치의 개통도.
제2도는 제1도에 보인 장치내의 쉬프트 레지스터들의 회로도.
제3도는 제2도에 보인 쉬프트 레지스터들의 동작을 설명하기 위한 타이밍 도표.

Claims (11)

  1. 다수의 메모리셀들을 포함하는 랜돔억세스 메모리 셀에레이(1)과, 상기 메모리셀어레이에 동작 가능하게 연결되며, 상기 메모리셀들로부터 다수의 데이타를 일련으로 판독하기 위한 데이타출력회로(10,12,13,15; 20a,21a,26a,22a,23a,24a; 20-1, 21-1, 26, 22-1, 23-1, 24; 31,32,33,34,24a)와 상기 메모리셀들내로 또는 그로부터 다수의 데이타를 동시에 기억 또는 판독시키기 위한 데이타입력 및 출력회로(11,14,16; 20a,21a,26a; 20-1, 21-1, 26; 31,32)를 각각 갖고있는 하나 이상의 레지스터회로 어레이들을 포함하는 데이타억세스수단(10,11,12,13,14,16; 20a,21a,22a,23a,24a,25a; 20-1, 21-1, 22-1, 23-1, 24,26; 31,32,33,34,24)와, 그리고, 상기 데이타억세스 수단의 상기 대응레지스터 회로어레이에 동작가능하게 각각 연결되며 또한 상기 데이타 출력회로로부터 다수의 데이타를 수신하여, 상기 수신된 데이타를 예정된 논리시그날링에서 변형하여 상기 변형된 데이타를 상기 데이타입력 및 출력회로에 전송시키는 하나이상의 데이타변형회로(15,25, 25-1, 25a)를 포함하는 것이 특징인 반도체 메모리 장치.
  2. 제1항에서, 상기 데이타입력 및 출력회로는 상기 메모리 셀들내로 또는 그로부터 상기 다수의 데이타를 동시에 기억 또는 판독하도록 서로 병렬로 연결된 다수의 제1게이트들(11,20a, 20-1, 31)및 대응 메모리셀 선택라인(BL)에 동작가능하게, 연결되는 각 게이트(11ㅡ20a, 20-1, 31)의 단자와, 서로 병렬로 연결되며 또한 대응게이트의 다른 단자에 각각 연결되는 다수의 제1레지스터들(14,21a, 21-1,32)와, 그리고 상기 다수의 제1게이트들(11ㅡ21a, 21-1, 31)을 동시에 구동시키는 게이트구동회로(16a,26a,26)를 포함하는 것이 특징인 반도체 메모리 장치.
  3. 제2항에서, 상기 데이타출력회로는 서로 병렬로 연결된 다수의 제2게이트들(10,20a, 20-1, 31)과, 다수의 제2레지스터들(12,21a, 21-1,32)와, 출력증폭기(13)와 그리고 게이트구동회로(16,26a,26)와, 대응메모리셀 선택라인(BL)에 동작가능하게 연결되는 상기 제2게이트들(10,20a 20-1, 31) 각각의 단자 및 상기 제2레지스터들(12,21a,21-1,32)의 대응레지스터에 연결되는 다른 단자를 포함하되, 데이타전송모드에서, 상기 제2레지스터들(12,21a,21-1,32) 각각은 상호 독립하여 동작되며, 상기 게이트 구동회로는 상기 레2지스터들(12,21a,21-1,32)내로 상기 메모리셀들의 다수의 데이타를 동시에 기억시키도록 상기 다수의 제2게이트들(10,20a, 20-1, 31)을 동시에 구동시키며, 데이타출력모드에서, 상기 제2레지스터들(12,21a,21-1,32)는 상기 출력증폭기(13)에 그내에 기억된 데이타를 연속적으로 출력시키도록 일련으로 동작되는 것이 특징인 반도체 메모리 장치.
  4. 제3항에서, 상기 데이타변형회로는 상기 데이타출력 회로로부터 한 비트데이타를 논리 동작시키기 위한 논리동작회로를 포함하는 것이 특징인 반도체 메모리 장치.
  5. 제2항에서, 상기 다수의 제1레지스터들(11,20a, 20-1, 31)은 다수 쉬프트레지스터들(14,21a, 21-1)을 포함하는 것이 특징인 반도체 메모리 장치.
  6. 제2항에서 상기 다수의 제1레지스터들(11,20a, 20-1, 31)은 다수의 플립플롭들(32)를 포함하는 것이 특징인 반도체 메모리 장치.
  7. 제3항에서, 상기 다수의 제1레지스터들(11,20a, 20-1, 31)은 다수의 쉬프트레지스터들(14,21a, 21-1)을 포함하는 것이 특징인 반도체 메모리 장치.
  8. 제3항에서, 상기 다수의 레1지스터들(11,20a, 20-1, 31)은 다수의 플립플롭들(32)를 포함하는 것이 특징인 반도체 메모리 장치.
  9. 제1항에서, 상기 데이타억세스 수단은 데이타변형의 예정된 범위를 수행하도록 상기 데이타 출력회로로부터 출력된 데이타와 상기 데이타 입력 및 출력회로 내에 재기억된 데이타의 예정된 범위를 지정하기 위한 회로(22a,23a,24a; 22-1, 23-1, 24; 33,34,24a,33,35,34,24a) 를 더 포함하는 것이 특징인 반도체 메모리 장치.
  10. 제9항에서, 상기 지정회로는, 서로 병렬로 연결되는 다수의 제3게이트들 (22a, 22-1, 33,35)와, 다수의 제3레지스터들(23a, 23-1, 34)와, 그리고 디코어더(24a,24)와, 상기 데이타 변형회로에 상기 출력회로내의 데이타를 인가하기 위한 상기 데이타 출력회로의 대응레지스터에 연결되는 상기 제3게이트들 각각의 단자 및 상기 변형회로에서 변형된 데이타를 재기억시키기 위해 상기 데이타입력 및 출력회로의 대응레지스터에 연결되는 또 다른 단자를 포함하되, 상기 제3레지스터들(23a, 23-a, 34)는 상기 디코오더에 디코오드된 명령에 반응하여 상기 제3게이트들(22a, 22-1, 33,35)를 연속적으로 작동시키는 것이 특징인 반도체 메모리 장치.
  11. 제10항에서, 상기 제3레지스터들(23a, 23-1, 34)는 쉬프트레지스터들을 포함하는 것이 특징인 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850007804A 1984-10-23 1985-10-23 반도체 메모리 장치 KR900007226B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP221165 1984-10-23
JP59-221165 1984-10-23
JP59221165A JPS61104391A (ja) 1984-10-23 1984-10-23 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR860003611A true KR860003611A (ko) 1986-05-28
KR900007226B1 KR900007226B1 (ko) 1990-10-05

Family

ID=16762485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850007804A KR900007226B1 (ko) 1984-10-23 1985-10-23 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4740922A (ko)
EP (1) EP0188059B1 (ko)
JP (1) JPS61104391A (ko)
KR (1) KR900007226B1 (ko)
DE (1) DE3585733D1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270981A (en) * 1985-07-30 1993-12-14 Kabushiki Kaisha Toshiba Field memory device functioning as a variable stage shift register with gated feedback from its output to its input
JPS6243744A (ja) * 1985-08-21 1987-02-25 Nec Corp マイクロコンピユ−タ
JPS6314395A (ja) * 1986-07-04 1988-01-21 Nec Corp 記憶回路
GB8616852D0 (en) * 1986-07-10 1986-08-20 Hughes Microelectronics Ltd Electronic counter
US4849875A (en) * 1987-03-03 1989-07-18 Tandon Corporation Computer address modification system with optional DMA paging
US4891752A (en) * 1987-03-03 1990-01-02 Tandon Corporation Multimode expanded memory space addressing system using independently generated DMA channel selection and DMA page address signals
WO1989001662A1 (en) * 1987-08-10 1989-02-23 Tandon Corporation Computer system providing address modification for use also with dma and interrupts
US5101339A (en) * 1987-08-10 1992-03-31 Tandon Corporation Computer address modification system using writable mapping and page stores
DE3733012A1 (de) * 1987-09-30 1989-04-13 Thomson Brandt Gmbh Speicheranordnung
JP2542248B2 (ja) * 1988-11-17 1996-10-09 三菱電機株式会社 半導体記憶装置
US4980828A (en) * 1988-11-25 1990-12-25 Picker International, Inc. Medical imaging system including use of DMA control for selective bit mapping of DRAM and VRAM memories
US5214761A (en) * 1989-05-08 1993-05-25 Wang Laboratories, Inc. Real-time adjustable-transform device driver for physical devices
AU645251B2 (en) * 1989-05-08 1994-01-13 United Module Corporation Real-time adjustable-transform device driver
US5167029A (en) * 1989-12-13 1992-11-24 International Business Machines Corporation Data processing system and associated process using memory cards having data modify functions utilizing a data mask and an internal register
EP0446847B1 (en) * 1990-03-12 1998-06-17 Nec Corporation Semiconductor memory device having improved write function
JP2604276B2 (ja) * 1990-11-20 1997-04-30 三菱電機株式会社 半導体記憶装置
US5270970A (en) * 1991-03-15 1993-12-14 Motorola, Inc. Memory device having a buffer for gating data transmissions
DE4228213C2 (de) * 1991-09-19 1997-05-15 Siemens Ag Integrierte Halbleiterspeicherschaltung und Verfahren zu ihrem Betreiben
JPH06111010A (ja) * 1992-09-29 1994-04-22 Ricoh Co Ltd Ｄｒａｍ及びコントローラ
DE69412504T2 (de) * 1993-10-12 1999-03-25 Samsung Electronics Co Ltd Hardware-unterstützter zählungsänderungsbefehl
US5802586A (en) * 1995-02-27 1998-09-01 Motorola, Inc. Cache memory having a read-modify-write operation and simultaneous burst read and write operations and a method therefor
US6804162B1 (en) 2001-04-05 2004-10-12 T-Ram, Inc. Read-modify-write memory using read-or-write banks
DE10340861A1 (de) * 2003-09-04 2005-04-07 Infineon Technologies Ag Prozessorschaltung und Verfahren zum Zuordnen eines Logikchips zu einem Speicherchip
US7212431B2 (en) * 2004-12-29 2007-05-01 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device and control method thereof
US9350386B2 (en) 2012-04-12 2016-05-24 Samsung Electronics Co., Ltd. Memory device, memory system, and method of operating the same
KR20220106307A (ko) 2021-01-22 2022-07-29 삼성전자주식회사 스토리지 장치 및 그 구동 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763480A (en) * 1971-10-12 1973-10-02 Rca Corp Digital and analog data handling devices
US3757313A (en) * 1972-06-29 1973-09-04 Ibm Data storage with predetermined settable configuration
US4272829A (en) * 1977-12-29 1981-06-09 Ncr Corporation Reconfigurable register and logic circuitry device for selective connection to external buses
US4276609A (en) * 1979-01-04 1981-06-30 Ncr Corporation CCD memory retrieval system
JPS6045499B2 (ja) * 1980-04-15 1985-10-09 富士通株式会社 半導体記憶装置
JPS5727477A (en) * 1980-07-23 1982-02-13 Nec Corp Memory circuit
JPS57117168A (en) * 1981-01-08 1982-07-21 Nec Corp Memory circuit
US4412313A (en) * 1981-01-19 1983-10-25 Bell Telephone Laboratories, Incorporated Random access memory system having high-speed serial data paths
US4422161A (en) * 1981-10-08 1983-12-20 Rca Corporation Memory array with redundant elements
JPS60236184A (ja) * 1984-05-08 1985-11-22 Nec Corp 半導体メモリ

Also Published As

Publication number Publication date
JPS61104391A (ja) 1986-05-22
JPH0542078B2 (ko) 1993-06-25
US4740922A (en) 1988-04-26
DE3585733D1 (de) 1992-04-30
KR900007226B1 (ko) 1990-10-05
EP0188059A1 (en) 1986-07-23
EP0188059B1 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
KR860003611A (ko) 반도체 메모리 장치
KR910010516A (ko) 반도체 메모리장치
KR850008569A (ko) 반도체 메모리장치
KR930018594A (ko) 반도체 기억 장치
KR920013475A (ko) 용장 기억 소자를 포함하는 메모리를 가진 집적회로 및 메모리의 동작 방법
KR890012312A (ko) 반도체 기억장치
KR860003608A (ko) 직렬데이타 입력회로 및 직렬데이타 출력회로를 갖춘 반도체 메모리 장치
KR970017611A (ko) 다수의 메모리 어레이내에 분포된 다수의 뱅크들을 갖는 동기성 반도체 메모리 장치
KR850004684A (ko) 반도체 기억 장치
KR960019715A (ko) 반도체장치
KR930014577A (ko) 반도체 기억장치
KR900000904A (ko) 반도체기억장치와 이것을 이용한 데이터패스(data path)
KR970017676A (ko) 불휘발성 반도체 메모리의 독출방법 및 장치
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR0135085B1 (ko) 메모리장치
KR880000967A (ko) 듀얼 포오트 반도체 기억 장치
KR930005030A (ko) 반도체 메모리
KR950020713A (ko) 다이나믹 반도체기억장치
KR950030151A (ko) 반도체 기억장치
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR890010915A (ko) 반도체 메모리
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR860003605A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee