DE4038535A1 - Pruefbare integrierte schaltung und schaltungsbaugruppe - Google Patents

Pruefbare integrierte schaltung und schaltungsbaugruppe

Info

Publication number
DE4038535A1
DE4038535A1 DE19904038535 DE4038535A DE4038535A1 DE 4038535 A1 DE4038535 A1 DE 4038535A1 DE 19904038535 DE19904038535 DE 19904038535 DE 4038535 A DE4038535 A DE 4038535A DE 4038535 A1 DE4038535 A1 DE 4038535A1
Authority
DE
Germany
Prior art keywords
circuit
integrated circuit
functional part
bypass circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904038535
Other languages
English (en)
Inventor
Walter Dipl Ing Lechler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19904038535 priority Critical patent/DE4038535A1/de
Publication of DE4038535A1 publication Critical patent/DE4038535A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583Design for test
    • G01R31/318586Design for test with partial scan or non-scannable parts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Schaltung, die be­ sonders für das Boundary-Scan-Prüfverfahren geeignet ist.
In der Zeitschrift Elektronik ist in einer Fortsetzungs- Artikelserie in den Heften 12, (Seiten 52-57)/13, (Seiten 102-108)/14, (Seiten 96-103)/15, (Seiten 69-74) und 17, (Seiten 62-68) 1989, insbesondere im Heft 14, das Boundary- Scan-Prüfverfahren beschrieben. Zur Durchführung dieses Tests sind spezielle Prüfstufen (Boundary-Scan-Cells) erforderlich, die zwischen den Anschlußpunkten eines integrierten Bausteines und seiner Funktionslogik angebracht sind. Diese sind in Kette schaltbar, so daß die an den Eingangs-Anschlußpunkten anliegen­ de Information ausgelesen werden kann und durch Eingabe von Prüfdaten beliebige Binärkombinationen an den Ausgangs-Anschluß­ punkten abgegeben werden können. Der erforderliche Mehraufwand an logischen Elementen ist bei verschiedenen Technologien, bei­ spielsweise der CMOS-Technik, vertretbar. Bei bipolaren Techno­ logien, wie TTL und ECL, ist der Schaltungsmehraufwand z.Z. noch nicht tragbar. Dies trifft insbesonders auf sogenannte Logik-Arrays zu, bei denen eine vorgegebene Anzahl von logi­ schen Elementen nach Kundenwünschen verschaltet wird.
Bei Baugruppen mit integrierten Bausteinen unterschiedlicher Technologien treten daher Schwierigkeiten beim Prüfen auf. Bisher wurden die nicht mit dem Boundary-Scan-Verfahren prüf­ baren Schaltkreise beim Baugruppentest entweder nicht geprüft oder es wurde versucht, mit komplizierter Prüfdatengenerierung zumindest eine teilweise Prüfung durchzuführen. Dies erforderte jedoch einen großen Programmieraufwand.
Aufgabe der Erfindung ist es, die Prüfbarkeit von integrierten Schaltkreisen und Schaltungsbaugruppen zu verbessern.
Eine hierfür geeignete integrierte Schaltung ist in Anspruch 1 angegeben.
Vorteilhaft ist die Umgehung der oft komplizierten Funktions­ logik der Schaltkreise bei der Prüfung. Hierdurch wird die Prüfzeit wesentlich verkürzt und die Erstellung eines Prüf­ programms stark erleichtert. Bei der Fertigung von Schaltungs­ baugruppen werden nur geprüfte integrierte Schaltkreise ein­ gesetzt. Daher sind in der überwiegenden Mehrzahl Unterbrechung oder Kurzschluß von Verbindungsleitungen zwischen den Anschluß­ punkten der Baugruppe und den Eingang- bzw. Ausgangsanschluß­ punkten der integrierten Schaltkreise und zwischen Schaltkrei­ sen sowie fehlerhafte Löt- oder Steckeranschlüsse die Ursache von Fehlern. In den integrierten Schaltungen sind besonders die Bondleitungen zwischen Anschlußpunkten (pins) und der Funktions­ logik störanfällig. Auch diese möglichen Störstellen werden bei der Prüfung erfaßt.
Vorteilhaft ist die Einschaltung von Grundgattern (UND-, ODER- Gattern, Modulo-n-Addierer, z. B. EXKLUSIV-ODER-Gatter) in die Umgehungsschaltung. Hierdurch können sämtliche Eingangs-Anschluß­ punkte auch dann überprüft werden, wenn weniger Ausgangs-An­ schlußpunkte als Eingangs-Anschlußpunkte vorhanden sind. Die Anzahl der notwendigen Zweige der Umgehungsschaltung wird von der minimalen Anzahl der Eingangs- oder Ausgangs-Anschlußpunkte eines Funktionsteiles und den Erfordernissen an die Vielfalt der logischen Ausgangskombinationen bestimmt.
Bei frequenzabhängigen oder frequenzerzeugenden Funktionsteilen ist es vorteilhaft, die Umgehungsschaltung auf einem Anschluß­ punkt herauszuführen. Das Betriebstaktsignal kann so durch ein Prüftaktsignal ersetzt werden, das auch eine geringere Frequenz aufweisen kann.
Abhängig von der Schaltungstechnologie kann die Funktion des Multiplexers durch bei der Prüfung durch extern zugeführte Setz- oder/und Rücksetz-Signale ersetzt werden.
Die Umgehungsschaltungen ermöglichen auch ein einfaches Prü­ fen der Verbindungsleitungen an den Ausgangs-Anschlußpunkten, da die gewünschten Binärkombinationen einfach erzeugt werden können.
Bei dem Entwurf von Schaltungsbaugruppen mit Schaltungen un­ terschiedlicher Technologien müssen natürlich die Erforder­ nisse des Prüfverfahrens berücksichtigt werden. Analoge Schal­ tungen sollten so dimensioniert werden, daß Sie für Prüf­ signale transparent, d. h. in einem vorgegebenen Frequenzbereich oder für statische Signale durchlässig sind. Die Umgehungsschal­ tungen können prinzipiell bei allen Technologien verwendet werden und auch bei für die Prüfung nach dem Boundary-Scan-Ver­ fahren geeigneten Schaltungen zumindest für einzelne Funktions­ teile vorteilhaft eingesetzt werden. Vorzugsweise werden die Umgehungsschaltungen jedoch bei bipolaren Schaltungen ohne Boundary-Scan-Prüfzellen eingesetzt, um eine relativ einfache Prüfung der Schaltungsbaugruppe zu ermöglichen.
Die Erfindung wird anhand von in den Fig. 1 und 2 darge­ stellten Ausführungsbeispielen näher erläutert.
In den Fig. 1 und 2 sind Funktionsteile FT einer integrier­ ten Schaltung dargestellt. Mit anderen auf einer Schaltungs­ baugruppe angebrachten Schaltkreisen, die zumeist Boundary- Scan-Prüfstufen enthalten, sollen in erster Linie die Verbin­ dungsleitungen zu anderen Schaltungen und den Anschlüssen der Baugruppe sowie seine Löt- bzw. Kontaktstellen überprüft wer­ den. Hierfür weist integrierter Schaltkreis bei problematischen Funktionsteilen zusätzliche Schaltungsmaßnahmen auf.
Die in Fig. 1 dargestellte Teilschaltung TS1 weist einen Funktionsteil FT1 auf, der logische Verknüpfungen oder/und Speicherstufen enthält. Die Eingangssignale ES1, ES2 und ES3 werden dem Funktionsteil über Eingangs-Anschlußpunkte EP1 bis EP3 und (in diesem Ausführungsbeispiel) Spannungskonvertern CO zugeführt. Eine Umgehungsschaltung BP1 wird von einem ersten Grundgatter G1 gebildet, dessen Eingänge an die Eingänge des Funktionsteils angeschaltet sind. Die Ausgänge AT1 des Funk­ tionsteiles und AB1 der Umgehungsschaltung sind mit den Ein­ gängen eines ersten Multiplexers MX1 verbunden, dessen Ausgang wiederum über einen Konverter CO auf einen ersten Ausgangs- Anschlußpunkt AP1 geführt ist.
Bei der Prüfung werden Prüfsignale als Eingangssignale an die Eingangs-Anschlußpunkte geführt. Als Prüfsignale können be­ liebige binäre Kombinationen verwendet werden, ebenso kann ein Taktsignal angelegt werden oder durch eine 01-Folge gebildet werden. Der erste Multiplexer MX1 wird durch ein Steuersignal STS auf den Ausgang AB1 der Umgehungsschaltung BP1, des Grund­ gatters G1, umgeschaltet. Die Zuleitungen zu den Eingangs-An­ schlußpunkten einschließlich der Lötstellen und Bondverbindun­ gen werden überprüft, indem bei variierten Eingangssignalen das Ausgangs-Prüfsignal PS1 der Prüfschaltung überwacht wird. Im Betriebsfall wird der Multiplexer umgeschaltet und die Umgehungsschaltung wirkungslos. Am Ausgangs-Anschlußpunkt wird dann das durch den Funktionsteil FT1 erzeugte Ausgangssignal ASi abgegeben.
Die Frage, welcher Gattertyp verwendet wird, ist von der Tech­ nologie und von den Ausgangsstufen des verwendeten Prüfauto­ maten abhängig. Sind die Ausgangsstufen unsymmetrisch, ist bei­ spielsweise die log. 0 niederohmig und die log. 1 hochohmig (TTL-Technik), dann sollte ein ODER-Gatter verwendet werden, um Schlüsse zwischen den Leiterbahnen erkennen zu können. Die Verwendung invertierender Grundgatter ist ebenso möglich und hat auf die Prüfung keinen Einfluß. Da UND-Gatter und ODER- Gatter insbesondere bei vielen Eingängen nur eine unzureichende Anzahl von Eingangskombinationen überprüfen können, sind Modulo- N Addierer (n = 2, 3, 4, . . .) oft vorteilhafter, die jeweils dann am Ausgang eine log. 0 abgeben, wenn alle Eingänge auf der log. 0 sind oder 2 (N=2), 3 (N=3), 4 (N=4), . . . Eingänge auf der log. 1 sind.
In der zweiten Teilschaltung TS2 wird die Umgehungsschaltung BP2 durch eine Leitungsverbindung realisiert. Ist der Funktions­ teil FT2 beispielsweise ein Codierer oder Frequenzteiler (Aus­ gang AT2), dann kann die Eingangs-Verbindungsleitung durch Durch­ schalten des Eingangssignals ES4 über die Umgehungsschaltung BP2 (Ausgang AB2) und den Multiplexer MX2 durch Überwachung des Ausgangs-Prüfsignals PS2 wesentlich rascher geprüft werden.
Die Teilschaltungen haben alle einen ähnlichen Prinzipaufbau, so daß auf eine vollständige Beschreibung der gleichbleiben­ den Elemente verzichtet wird.
Die dritte Teilschaltung TS3 weist einen Funktionsteil FT3 mit zwei Eingängen und drei Ausgängen auf. Entsprechend werden ausgangsseitig drei Multiplexer MX3 bis MX5 benötigt. Bei der Umgehungsschaltung BP3 sind im Prinzip zwei parallele Zweige erforderlich, um an aufeinanderfolgende Ausgangs-Anschlußpunkte AP3 bis AP5 unterschiedliche logische Signale durchschalten zu können. Bei der einfachsten, der dargestellten Lösung reichen zwei direkte Verbindungen, eine hiervon mit einem Trennverstär­ ker TS versehen, aus. Eine größere Anzahl von Binärkombinatio­ nen am Ausgang erhält man, indem beispielsweise das Eingangs­ signal ES5 auf dem dritten Multiplexer MX3, das Eingangssignal ES6 auf den fünften Multiplexer MS5 geführt ist und der mittle­ re Multiplexer MX4 über ein Exklusiv-ODER-Gatter angesteuert wird.
Eine vierte Teilschaltung TS4 in Fig. 2 weist vier Eingänge und zwei Ausgänge auf. Entsprechend der Anzahl der Ausgänge weist die Umgehungsschaltung BP4 zwei parallele Zweige auf, die von zwei Exklusiv-ODER-Gattern G2 und G3 gebildet werden. Wenn nur jeweils ein Eingangssignal ES7 oder ES8 bzw. ES9 und ES10 eines Grundgatters G2 bzw. G3 geändert wird, erfolgt stets ein Wechsel des Ausgangs-Prüfsignals PS6 bzw. PS7.
Eine fünfte Teilschaltung TS2 weist in Kette geschaltete mehre­ re Funktionsteile FT5 FT6 und FT7 auf. Zwei dieser Funktions­ teile sind einem Eingang des achten Multiplexers MX8 vorge­ schaltet, und der siebte Funktionsteil FT7 ist dem Multiplexer nachgeschaltet. Während es sich bei den Funktionsteilen FT6 und FT7 um logische Schaltungen handelt, ist der Funktionsteil FT5 eine analoge Schaltung, beispielsweise ein Frequenzverdoppler. Da diesem von dem Prüfautomaten nicht die gewünschte Frequenz geliefert werden kann und seine Funktion auch am Ausgangs-An­ schlußpunkt AP8 nicht überprüft werden kann, ist die Umgehungs­ schaltung BP5, dies kann zunächst einmal nur eine Verbindungs­ leitung sein, auf einen Anschlußpunkt EP12 herausgeführt. Das vom Funktionsteil FT6 im Betriebsfall abgegebene Signal wird während des Prüfens durch das Eingangssignal ES12 ersetzt. Mit diesem kann auch der Funktionsteil FT7 angesteuert werden und dessen Funktion mitgeprüft werden. Über das in die Umgehungs­ schaltung BP5 eingeschaltete vierte Gatter G4 kann auch die Verbindungsleitung zum Eingangs-Anschlußpunkt EP11 überprüft werden.
In einer Teilschaltung TS6 sind die Funktionsteile FT8, FT9 und gegebenenfalls ein weiterer Funktionsteil FT10 in Kette geschal­ tet. Der Funktionsteil FT8 entspricht beispielsweise einem Oszillator, und der Funktionsteil FT8 entspricht einem Fre­ quenzteiler. Während des Prüfens wird der Oszillator durch das Steuersignal STS blockiert. Die zum Betrieb des Funktionsteils FT10 notwendige Frequenz wird durch Setzen und Rücksetzen des Frequenzteilers FT9 erzeugt. Beide Setzsignale werden über Eingangs-Anschlußpunkte EP13 bzw. EP14 zugeführt. Bei einer zweckmäßigen Schaltungsausführung (entsprechend einer Master- Slave-Kippstufe in TTL-Technik) kann das Rücksetzen auch mit dem allgemeinen Steuersignal erfolgen, so daß nur das Setzsi­ gnal ST auf einen zusätzlichen Anschlußpunkt herausgeführt werden muß.
Die Prüfung der an den Ausgangs-Anschlußpunkten angeschlossenen Verbindungsleitungen erfolgt entsprechend, indem über die Ein­ gangs-Anschlußpunkte und die Umgehungsschaltung bestimmte Aus­ gangs-Prüfsignale PS erzeugt werden.
Die Überwachung der Ausgangs-Prüfsignale PS ist besonders einfach, wenn diese auf Anschlußpunkte (Steckerleiste) der Baugruppe herausgeführt sind. Häufig sind die Ausgangs-An­ schlußpunkte aber mit weiteren Schaltkreisen verbunden. Sind diese für das Boundary-Scan-Verfahren konzipiert, dann werden die Prüfsignale PS über die angeschlossenen Schaltkreise aus­ gegeben.

Claims (8)

1 Prüfbare integrierte Schaltung (IC), dadurch gekennzeichnet,
daß zu Funktionsteilen (F1, F2, . . .) der integrierten Schaltung (IC) jeweils eine Umgehungsschaltung (BP1, BP2, . . .) für deren Eingangssignale (ES1, ES2, ES3, ES4, . . .) vorgesehen ist,
und daß jeweils ein Ausgang (AT1, AT2, . . .) des Funktionsteiles (FT1, FT2, . . .) und ein Ausgang (AB1, AB2, . . .) der Umgehungs­ schaltung (BP1, BP2, . . .) an die Eingänge eines Multiplexers (MX1, MX2, . . .) angeschlossen ist, dessen Ausgang auf einen Anschlußpunkt (AP1, AP2, . . .) geführt ist.
2. Prüfbare integrierte Schaltung (IC) nach Anspruch 1, dadurch gekennzeichnet, daß in die Umgehungsschaltung (BP1) mindestens ein Grundgatter (Gl) eingeschaltet ist.
3. Prüfbare integrierte Schaltung (IC) nach Anspruch 2, dadurch gekennzeichnet, daß als Grundgatter ein Modulo-n-Gatter (n = 2, 3, 4, . . .) vor­ gesehen sind.
4. Prüfbare integrierte Schaltung (IC) nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Umgehungsschaltung (BP4) mehrere parallele Zweige (G2, G3, . . .) aufweist, deren Anzahl der minimalen Anzahl der Eingänge oder Ausgänge des Funktionsteils (FT4) entspricht.
5. Prüfbare integrierte Schaltung (IC) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei einer Umgehungsschaltung (BP3) ohne Grundgatter ein Trennverstärker (TS) vorgesehen ist.
6. Prüfbare integrierte Schaltung (IC) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Eingang der Umgehungsschaltung (BP5) auf einen Anschlußpunkt (EP12) herausgeführt ist.
7. Prüfbare integrierte Schaltung (IC) nach Anspruch 5, dadurch gekennzeichnet, daß eine Umgehungsschaltung (BP5) für einen frequenzabhän­ gigen oder frequenzerzeugenden Funktionsteil (FT7) an einen Setzeingang (ST) oder/und einen Rücksetzeingang (RST) eines nachgeschalteten logischen Funktionsteils (FT8) angeschaltet ist.
8. Prüfbare Schaltbaugruppe, dadurch gekennzeichnet, daß sie mindestens eine integrierte Schaltung (IC) mit einer Umgehungsschaltung (BP1, BP2, . . .) zu einem Funktionsteil (FT1, FT2, . . .) aufweist.
DE19904038535 1990-12-03 1990-12-03 Pruefbare integrierte schaltung und schaltungsbaugruppe Withdrawn DE4038535A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904038535 DE4038535A1 (de) 1990-12-03 1990-12-03 Pruefbare integrierte schaltung und schaltungsbaugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904038535 DE4038535A1 (de) 1990-12-03 1990-12-03 Pruefbare integrierte schaltung und schaltungsbaugruppe

Publications (1)

Publication Number Publication Date
DE4038535A1 true DE4038535A1 (de) 1992-06-04

Family

ID=6419501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904038535 Withdrawn DE4038535A1 (de) 1990-12-03 1990-12-03 Pruefbare integrierte schaltung und schaltungsbaugruppe

Country Status (1)

Country Link
DE (1) DE4038535A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334952A1 (de) * 1992-10-20 1994-04-21 Mitsubishi Electric Corp Testschaltung für Signaleingabeschaltung mit Schwelle
EP0632387A2 (de) * 1993-06-28 1995-01-04 Tandem Computers Incorporated Verfahren und Gerät zur Einfügung der Zustände nicht-abtastbarer Teile in einer Abtastkette

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3709032A1 (de) * 1986-03-22 1987-09-24 Hitachi Ltd Grossschaltkreis-halbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3709032A1 (de) * 1986-03-22 1987-09-24 Hitachi Ltd Grossschaltkreis-halbleitervorrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334952A1 (de) * 1992-10-20 1994-04-21 Mitsubishi Electric Corp Testschaltung für Signaleingabeschaltung mit Schwelle
US5459734A (en) * 1992-10-20 1995-10-17 Mitsubishi Denki Kabushiki Kaisha Test circuit for signal input circuit having threshold
EP0632387A2 (de) * 1993-06-28 1995-01-04 Tandem Computers Incorporated Verfahren und Gerät zur Einfügung der Zustände nicht-abtastbarer Teile in einer Abtastkette
EP0632387A3 (de) * 1993-06-28 1996-12-27 Tandem Computers Inc Verfahren und Gerät zur Einfügung der Zustände nicht-abtastbarer Teile in einer Abtastkette.

Similar Documents

Publication Publication Date Title
DE3709032C2 (de)
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE69107463T2 (de) Integrierte Schaltung, System und Verfahren zur Fehlererzeugung.
DE3784422T2 (de) Integrierte elektronische schaltung und zugehoeriges verfahren.
DE68921269T2 (de) Integrierte Prüfschaltung.
DE69713084T2 (de) Verfahren und vorrichtung zur erzeugung einer programmierbaren verzögerung
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE10206249B4 (de) Verfahren zum Erzeugen von Testsignalen für eine integrierte Schaltung sowie Testlogik
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE69031291T2 (de) Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung
DE102021128331B3 (de) Integrierte schaltung, testanordnung und verfahren zum testen einer integrierten schaltung
DE19807237A1 (de) Halbleiterbauelement-Testgerät
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
EP1430320B1 (de) Elektronischer baustein und verfahren zu dessen qualifizierungsmessung
DE69211741T2 (de) Prüfsignalausgangsschaltung für LSI
DE19937820C2 (de) Vorrichtung zum Testen integrierter Halbleiterschaltungen und Verfahren zum Steuern derselben
DE69120142T2 (de) Zusammengesetzte elektrische Bauteile
DE69226401T2 (de) Ausführung der IEEE 1149.1-Schnittstellenarchitektur
DE69030359T2 (de) Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen
DE4038535A1 (de) Pruefbare integrierte schaltung und schaltungsbaugruppe
DE3486064T2 (de) Logische schaltung mit eingebauter selbsttestfunktion.
DE69430304T2 (de) Anordnung zum testen von verbindungen mit pulling-widerständen
DE4107172C2 (de) Schaltungsanordnung zum Testen integrierter digitaler Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal