DE69315060D1 - Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke - Google Patents

Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke

Info

Publication number
DE69315060D1
DE69315060D1 DE69315060T DE69315060T DE69315060D1 DE 69315060 D1 DE69315060 D1 DE 69315060D1 DE 69315060 T DE69315060 T DE 69315060T DE 69315060 T DE69315060 T DE 69315060T DE 69315060 D1 DE69315060 D1 DE 69315060D1
Authority
DE
Germany
Prior art keywords
testability
circuit
primary input
logical networks
networks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69315060T
Other languages
English (en)
Inventor
Richard Moitie
Jean-Marie Rolland
Jacques Renard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69315060D1 publication Critical patent/DE69315060D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
DE69315060T 1993-04-29 1993-04-29 Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke Expired - Lifetime DE69315060D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP93480049A EP0622735B1 (de) 1993-04-29 1993-04-29 Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke

Publications (1)

Publication Number Publication Date
DE69315060D1 true DE69315060D1 (de) 1997-12-11

Family

ID=8214827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69315060T Expired - Lifetime DE69315060D1 (de) 1993-04-29 1993-04-29 Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke

Country Status (4)

Country Link
US (1) US5444391A (de)
EP (1) EP0622735B1 (de)
JP (1) JP2728233B2 (de)
DE (1) DE69315060D1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113358975A (zh) * 2021-06-11 2021-09-07 南方电网数字电网研究院有限公司 输电网络的故障检测方法、装置、计算机设备和存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0691612A1 (de) * 1994-07-07 1996-01-10 International Business Machines Corporation Prüfungsschaltkreis eingebetteter Speichermatrizen in gemischter Logistik und Speicherchips
JP3137030B2 (ja) 1997-04-18 2001-02-19 日本電気株式会社 半導体装置
KR101471157B1 (ko) * 2008-06-02 2014-12-10 삼성디스플레이 주식회사 발광블럭 구동방법, 이를 수행하기 위한 백라이트 어셈블리및 이를 갖는 표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758746A (en) * 1985-08-12 1988-07-19 Monolithic Memories, Inc. Programmable logic array with added array of gates and added output routing flexibility
JPS62220879A (ja) * 1986-03-22 1987-09-29 Hitachi Ltd 半導体装置
GB8626516D0 (en) * 1986-11-06 1986-12-10 Int Computers Ltd Testing programmable logic arrays
US5023485A (en) * 1989-12-04 1991-06-11 Texas Instruments Incorporated Method and circuitry for testing a programmable logic device
JPH0448277A (ja) * 1990-06-15 1992-02-18 Nec Corp 半導体集積回路
JPH04287362A (ja) * 1991-03-18 1992-10-12 Fujitsu Ltd 半導体素子の入力回路
JPH0590940A (ja) * 1991-09-27 1993-04-09 Nec Corp 半導体集積回路
US5250854A (en) * 1991-11-19 1993-10-05 Integrated Device Technology, Inc. Bitline pull-up circuit operable in a low-resistance test mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113358975A (zh) * 2021-06-11 2021-09-07 南方电网数字电网研究院有限公司 输电网络的故障检测方法、装置、计算机设备和存储介质
CN113358975B (zh) * 2021-06-11 2023-01-20 南方电网数字电网研究院有限公司 输电网络的故障检测方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
JP2728233B2 (ja) 1998-03-18
EP0622735A1 (de) 1994-11-02
US5444391A (en) 1995-08-22
JPH0772219A (ja) 1995-03-17
EP0622735B1 (de) 1997-11-05

Similar Documents

Publication Publication Date Title
DE69429073D1 (de) Logische struktur und schaltung für schnellen übertrag
DE69430510D1 (de) Arithmetik-Logikschaltung mit drei Eingängen
DE69400884T2 (de) Fassung zum Testen von integrierten Schaltkreisen
DE69408738D1 (de) Toneraggregierungsverfahren
DE69407875T2 (de) Toneraggregationsverfahren
DE69430567T2 (de) Festphase-immunoassay mit trägern die der form der probenlöcher entsprechen
FI945857A0 (fi) Immunomääritys
DE59611156D1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
BR9506953A (pt) Processo cereal pronto-para-comer portificado com edta férrico
DE69221584D1 (de) Fluorosilikonkautschuk mit hohem Festigkeitsverhalten
NO943060L (no) Brönntest visualisering
DE59405111D1 (de) Mikrorechner mit überwachungsschaltung
DE69317521D1 (de) Eingangsschaltung für eine integrierte Schaltung
DE69427193D1 (de) Verfahrensauswahl mit mehreren eingangspunkten
DE69312263T2 (de) Testverfahren und -anordnung für integrierte Leistungsschaltungen
DE69315060D1 (de) Schaltung zum Hoch- und Herunterlegen mit Primäreingang für die Prüfbarkeit logischer Netzwerke
DE69421956D1 (de) Spannung-Strom-Wandlerschaltung
DE69420510D1 (de) Steuerschaltung für analoge Schaltungen mit anzeigenden Signalen für die Kontrollspannungen und deren Art
DE69530461T2 (de) Rechner mit Probefunktion
DE69431015D1 (de) Mehrschichtiger Testträger
DE59407860D1 (de) Prüfgerät
DE69319274D1 (de) Supraleitende Eingangs-interfaceschaltung für supraleitende Schaltung
DE9321158U1 (de) Getriebeprüfstand
KR940025869U (ko) 떡 제조장치
KR950021818U (ko) 테스트 논리회로

Legal Events

Date Code Title Description
8332 No legal effect for de