KR960701373A - 풀링 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors) - Google Patents

풀링 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors) Download PDF

Info

Publication number
KR960701373A
KR960701373A KR1019950703542A KR19950703542A KR960701373A KR 960701373 A KR960701373 A KR 960701373A KR 1019950703542 A KR1019950703542 A KR 1019950703542A KR 19950703542 A KR19950703542 A KR 19950703542A KR 960701373 A KR960701373 A KR 960701373A
Authority
KR
South Korea
Prior art keywords
test
connection
resistor
pulling
circuit
Prior art date
Application number
KR1019950703542A
Other languages
English (en)
Other versions
KR100362070B1 (ko
Inventor
게라두스 마리아 드 종 프란시스쿠스
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔.브이. filed Critical 프레데릭 얀 스미트
Publication of KR960701373A publication Critical patent/KR960701373A/ko
Application granted granted Critical
Publication of KR100362070B1 publication Critical patent/KR100362070B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전자 회로와 적어도 두개의 접속부를 구비하는 디바이스에 대하여 설명된다. 상기 각 접속부는 회로의 독립된 출력단과 독립된 풀링 저항기에 접속된다. 이 장치는, 테스트용 저항기가 고정 공급 전압과 테스트점 사이에 접속되고 플링 저항기가 상기 테스트용 저항기에 접속되며 전자 회로는 테스트점에 소정의 응답이 형성되도록 테스트 데이타를 접속부들에 공급함으로써 그 접속부들을 테스트하도록 배열되는 것을 특징으로 한다.

Description

풀림 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 버스와 버스에 접속된 2개의 IC가 있는 지지부를 도시하고 있다.
제2A도는 단락 회로와 접속 불량의 상태에서 버스와 그 버스에 연결된 2개의 IC가 있는 지지부를 도시한다. 제2B도는 단락 회로 상태에서 서로 다른 테스트 패턴의 테스트 점상의 전압 레벨을 도시한다. 제2C도는 접속 불량의 상태에서 다양한 테스트 패턴의 테스트 점상의 전압 레벨을 도시한다.
제3도는 멀티플렉서를 경유한 출력상에 테스트 데이타를 공급하는 IC를 도시한다.

Claims (7)

  1. 전자 회로와, 제1풀링 저항(first pulling resistor)을 갖는 제1접속부 및, 제2접속부를 구비하여, 상기 제2접속부는 제2풀링 저항기과, 상기 제1접속부에 접속되어 있는 회로의 제1출력 및, 상기 제2접속부에 접속되어 있는 회로의 제2출력을 갖는 디바이스에 있어서, 공급 단자와 테스트점 사이에는 테스트 저항이 접속되며, 상기 제1풀링 저항은 상기 테스트점과 상기 제1접속부 사이에 접속되고, 상기 제2풀링 저항은 상기 테스트점과 상기 제2접속부 사이에 접속되며, 상기 전자 회로는 테스트 부착부를 구비하여 상기 테스트 부착부에서 소정 신호의 제어하에서 테스트를 수행하도록 배열되고, 테스트부의 접속부에서 초가외 스텝과 다수의 추종(폴로우업) 단계를 포함하며, 각 단계는 테스트점에서 응답이 이루어지도록 출력을 거쳐 접속부에 테스트 데이타를 결합하는 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
  2. 제1항에 있어서, 상기 접속부들을 테스트하기 위해서 상기 회로는 경계 주사 테스트법(Boundary Scan Test method)에 따라서 테스트를 수행하도록 배열되어 있는 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
  3. 전자 회로와, 제1풀링 저항(first pulling resistor)을 갖는 제1접속부 및, 제2접속부를 구비하며, 상기 제2접속부는 제2풀링 저항과, 상기 제1접속부에 접속되어 있는 회로의 제1출력 및, 상기 제2접속부에 접속되어 있는 회로의 제2출력을 갖는 디바이스에 있어서, 공급 단자와 테스트점 사이에는 테스트 저항이 접속되며, 상기 제1풀링 저항은 상기 테스트점과 상기 제1접속부 사이에 접속되고, 상기 제2풀링 저항은 상기 테스트점과 상기 제2접속부 사이에 접속되며, 상기 전자 회로는 테스트 부착부를 구비하여 상기 테스트 부착부에서 소정 신호의 제어하에서 테스트를 수행하도록 배열되고, 테스트부의 접속부에서 (1) 초기화 단계,(2) 테스트점의 전압에 의해서 테스트 데이타를 상기 접속부들로 공급하는 단계, (3) 상기 회로안에서 상기 입력들을 통해서 상기 접속부들로부터의 결과데이타를 접수하고 상기 결과 데이타를 상기 테스트 부착부(the test attachment)로 공급하는 단계를 구비하는 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
  4. 제3항에 있어서. 상기 단계(2)에서의 테스트점상의 전압을 상기 공급 전압에 의해서 형성되는 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
  5. 제3항 또는 제4항에 있어서, 상기 접속부들을 테스트하기 위해서 상기 회로는 경계 주사 테스트법(Boundary Scan Test method)에 따라서 테스트를 수행하도록 배열되어 있는 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
  6. 전자 회로와, 제1풀링 저항(first pulling resistor)을 갖는 제1접속부 및, 제2접속부를 구비하며, 상기 제2접속부는 제2풀링 저항과, 상기 제1접속부에 접속되어 있는 회로의 제1출력 및, 상기 제2접속부에 접속되어 있는 회로의 제2출력을 갖는 디바이스에 있어서, 공급 단자와 테스트점 사이에는 테스트 저항이 접속되며, 상기 제1풀링 저항은 상기 테스트점과 상기 제1접속부 사이에 접속되고, 상기 제2풀링 저항은 상기 테스트점과 상기 제2접속부 사이에 접속되며, 상기 전자 회로는 상기 테스트점에 응답하도록 하기 위해서 상기 출력들을 통해 공자의 데이타를 상기 접속부들로 출력하도록 배열되는 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 테스트용 저항기의 저항은 상기 풀링 저항의 병렬접속부의 저항에 비해 적은 것을 특징으로 하는 전자 회로를 구비하는 디바이스.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950703542A 1993-12-21 1994-12-12 풀링저항기가제공된접속부들을테스트하기위한장치 KR100362070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93203604 1993-12-21
EP93203604.9 1993-12-21

Publications (2)

Publication Number Publication Date
KR960701373A true KR960701373A (ko) 1996-02-24
KR100362070B1 KR100362070B1 (ko) 2003-02-11

Family

ID=8214229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703542A KR100362070B1 (ko) 1993-12-21 1994-12-12 풀링저항기가제공된접속부들을테스트하기위한장치

Country Status (9)

Country Link
US (1) US5680407A (ko)
EP (1) EP0685075B1 (ko)
JP (1) JP3555953B2 (ko)
KR (1) KR100362070B1 (ko)
DE (1) DE69430304T2 (ko)
MY (1) MY122556A (ko)
SG (1) SG52753A1 (ko)
TW (1) TW353142B (ko)
WO (1) WO1995017682A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521323B1 (ko) * 1998-04-25 2006-01-12 삼성전자주식회사 볼 핀을 구비하는 반도체 메모리 장치의 제이텍회로

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19622009A1 (de) * 1996-05-31 1997-12-04 Siemens Ag Testverfahren zur Prüfung von Baugruppenverbindungen
US5802074A (en) * 1996-09-19 1998-09-01 Intel Corporation Method and apparatus for the non-invasive testing of printed circuit board assemblies
US5796639A (en) * 1996-09-19 1998-08-18 Intel Corporation Method and apparatus for verifying the installation of strapping devices on a circuit board assembly
GB9810512D0 (en) * 1998-05-15 1998-07-15 Sgs Thomson Microelectronics Detecting communication errors across a chip boundary
US6777970B2 (en) * 2001-04-19 2004-08-17 Intel Corporation AC testing of leakage current in integrated circuits using RC time constant
EP2331979B1 (en) * 2008-09-26 2012-07-04 Nxp B.V. Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
FR3093072B1 (fr) 2019-02-26 2022-03-18 Wezico Poignée avec dispositif indicateur de changement de direction rétractable et système communicant multicanal

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651084A (en) * 1985-01-04 1987-03-17 Rca Corporation Fault test apparatus for conductors of multiconductor cable
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
JP2513904B2 (ja) * 1990-06-12 1996-07-10 株式会社東芝 テスト容易化回路
US5172377A (en) * 1990-09-07 1992-12-15 Genrad, Inc. Method for testing mixed scan and non-scan circuitry
JP3226293B2 (ja) * 1991-04-24 2001-11-05 株式会社日立製作所 半導体集積回路
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5450415A (en) * 1992-11-25 1995-09-12 Matsushita Electric Industrial Co., Ltd. Boundary scan cell circuit and boundary scan test circuit
US5379302A (en) * 1993-04-02 1995-01-03 National Semiconductor Corporation ECL test access port with low power control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100521323B1 (ko) * 1998-04-25 2006-01-12 삼성전자주식회사 볼 핀을 구비하는 반도체 메모리 장치의 제이텍회로

Also Published As

Publication number Publication date
TW353142B (en) 1999-02-21
WO1995017682A1 (en) 1995-06-29
EP0685075A1 (en) 1995-12-06
KR100362070B1 (ko) 2003-02-11
SG52753A1 (en) 1998-09-28
DE69430304D1 (de) 2002-05-08
MY122556A (en) 2006-04-29
US5680407A (en) 1997-10-21
DE69430304T2 (de) 2002-10-24
EP0685075B1 (en) 2002-04-03
JP3555953B2 (ja) 2004-08-18
JPH08507610A (ja) 1996-08-13

Similar Documents

Publication Publication Date Title
EP0364925A1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR900002086A (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
EP0342784B1 (en) Program controlled in-circuit test of analog to digital converters
US4686627A (en) Electrical test apparatus
EP0242255A3 (en) Circuit testing system
KR960701373A (ko) 풀링 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors)
US5225774A (en) Semiconductor integrated circuit
KR920021995A (ko) Ic 시험장치
JPS62134576A (ja) 集積モジユ−ルの試験方法および回路装置
GB2149129A (en) Automatic test equipment
US6119256A (en) Apparatus for testing a fixed logic value interconnection between integrated circuits
US5196788A (en) Self-contained functional test apparatus for modular circuit cards
JP3025551B2 (ja) 直流特性試験回路
KR960008326A (ko) Pcb 시험 시스템
JP2666352B2 (ja) 回路間接続試験方法
EP0373794A2 (en) Driver circuit for in circuit tester
SE8803198D0 (sv) Instrument for kontroll av ic-kretsar
CS209284B1 (cs) Zapojení budiče logických obvodů
KR20000000940A (ko) 집적회로 패키지용 테스트 시스템 및 그의 타이밍 에러 측정 방법
JPH0293384A (ja) Ｉｃ搭載プリント板の試験方法
JPS6331745B2 (ko)
KR880005682A (ko) 카드 모듈
JPH0550375U (ja) Ｉｃ試験装置
JPH11160389A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051101

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee