CS209284B1 - Zapojení budiče logických obvodů - Google Patents

Abstract

Podstatou vynálezu jsou dva zdroje proudu ovládané generátorem zkušebního signálu, jejichž výstupy jsou spojené se stejnojmennými vývody srovnávaných obvodů. Spojené konce prvního a druhého odporu jsou připojené na kladné napětí. Druhý konec prvního odporu je spojený s kolektorem prvního tranzistoru a druhý konec druhého odporu je spojený s kolektoremdruhého tranzistoru. Spojené konce třetího a čtvrtého odporu jsou připojeny na záporné napětí. Druhý konec třetího odporu je spojený s emitorem prvního tranzistoru a s katodou druhé diody. Druhý konec čtvrtého odporu je spojený s emitorem druhého tranzistoru a s katodou třetí diody, jejíž anoda je spojena s anodou druhé diody s katodou první diody. Báze prvního i druhého tranzistoru jsou uzemněny.

Description

Vynález se týkázapojení budiěe;l®gi»kých obvodů vhodného pro přivádění zkušebního signálu ke srovnávaným obvodům při testování logických obvodů srovnávacím testem.

Dosud známá zapojení spojují vstup testovaného obvodu s odpovídajícím vstupem normálového obvodu a s generátorem zkušebního signálu bud přímo nebo přes odpor. V prvním případě není možné zjistit zkrat na vstupu testovaného obvodu a v obou případech je nutné např. pomocí přepínačů rozlišovat vstupy a výstupy srovnávaných obvodů.

Uvedené nevýhody odstraňuje zapojení budiče logických obvodů podle vynálezu, jehož podstatou je, že spojené konce prvního a druhého odporu jsou připojené na svorku kladného napětí. Druhý konec prvního odporu je spojený s kolektorem prvního tranzistoru a druhý konec druhého odporu je spojený s kolektorem druhého tranzistoru. Spojené konce třetího a čtvrtého odporu jsou připojeny na svorku záporného napětí. Druhý konec třetího odporu je spojený s emitorem prvního tranzistoru a s katodou druhé diody. Druhý konec čtvrtého odporu je spojený s emitorem druhého tranzistoru a s katodou třetí diody, jejíž anoda je spojená s anodou druhé diody a s katodou první diody. Báze prvního i druhého tranzistoru jsou uzemněny.

Zapojení dokonale odděluje vývody srovnávaných obvodů a to od sebe navzájem i od generátoru zkušebního signálu. Vstupy srovnávaných obvodů jsou buzeny logickými úrovněmi, zatímco výstupy nejsou ovlivňovány a proto nejsou nutné přepínače pro rozlišení vstupů a výstupů, což velmi zjednoduší obsluhu testerů a zabrání omylům při obsluze.

Na přiloženém výkrese je znázorněno konkrétní provedení budiče pro jednu dvojici vývodů srovnávaných obvodů.

Spojené konce prvního odporu 1 a druhého

Claims (1)

1. PŘEDMĚT

   Zapojení budiče logických obvodů vyznačené tím, že spojené konce prvního odporu (1) a druhého odporu (2) jsou připojené na svorku kladného napětí, zatímco druhý konec prvního odporu (1) je spojený s kolektorem prvního tranzistoru (5) a druhý konec druhého odporu (2) je spojený s kolektorem druhého tranzistoru (6), přičemž spojené konce třetího odporu (3) a čtvrtého odporu (4) jsou připojeny na svorku záporného odporu 2 jsou připojené na svorku kladného napětí. Druhý konec prvního odporu 1 je spojený s kolektorem prvního tranzistoru 5 a druhý konec druhého odporu 2. je spojený s kolektorem druhého tranzistoru 6. Spojené konce třetího odporu 3 a čtvrtého odporu 4 jsou· připojeny na svorku záporného napětí. Druhý konec třetího odporu 3 je spojený s emitorem prvního tranzistoru 5 a zároveň s katodou druhé diody 8. Druhý konec čtvrtého odporu 4 je spojený s emitorem druhého tranzistoru 6 a zároveň s katodou třetí diody 9, jejíž anoda je spojená s anodou druhé diody 8 a zároveň s katodou první diody 7. Báze prvního tranzistoru 5, i báze druhého tranzistoru 6 jsou uzemněny. Anoda první diody 7 je spojená s výstupem generátoru zkušebního signálu. Kolektor prvního tranzistoru 5 je spojený s některým vývodem normálového obvodů, kolektor druhého tranzistoru 6 je spojený se stejnojmenným vývodem testovaného obvodu.

   Zapojení pracuje tak, že je-li na anodě první diody 7 úroveň L, pak jsou všechny diody 7, 8, 9 uzavřené a oba tranzistory 5 a 6 jsou otevřené. Proudy tekoucí oběma tranzistory 5 a 6 jsou určeny třetím odporem 3 a čtvrtým odporem 4 a záporným napětím, na které jsou oba odpory připojeny. Tyto proudy jsou voleny tak, aby na vstupech srovnávaných obvodů vytvořily úroveň L a zároveň tak, aby výstupy srovnávaných obvodů ve stavu H jimi nebyly ovlivněny. Je-li na anodě první diody 7 úroveň H, všechny diody 7, 8, 9 jsou otevřeny a tečou jimi proudy odporů 3 a 4. Oba tranzistory 5 a 6 jsou uzavřeny. Výstupy srovnávaných obvodů nejsou s ohledem na vhodně volené velikosti odporů 1 a 2 ovlivněny, zatímco na vstupech srovnávaných obvodů je stejná úroveň H jako na výstupu generátoru zkušebního signálu.

   Vynález se uplatní ve funkčních testerech logických integrovaných obvodů.

   VYNÁLEZU napětí, zatímco druhý konec třetího údpóru (3) je spojený s emitorem prvního tranzistoru (5) a s katodou druhé diody (8), přičemž druhý konec čtvrtého odporu (4) je spojený s emitorem druhého tranzistoru (6) a s katodou třetí diody (9), jejíž anoda je spojená s anodou druhé diody (8) a s katodou první diody (7) a báze prvního tranzistoru (5) i báze druhého tranzistoru (6) jsou uzemněny.