CS209284B1 - Connexion of logical circuits exciter - Google Patents

Connexion of logical circuits exciter Download PDF

Info

Publication number
CS209284B1
CS209284B1 CS661779A CS661779A CS209284B1 CS 209284 B1 CS209284 B1 CS 209284B1 CS 661779 A CS661779 A CS 661779A CS 661779 A CS661779 A CS 661779A CS 209284 B1 CS209284 B1 CS 209284B1
Authority
CS
Czechoslovakia
Prior art keywords
resistor
transistor
diode
cathode
collector
Prior art date
Application number
CS661779A
Other languages
Czech (cs)
Inventor
Jaroslav Bernkopf
Zdenek Vaculin
Original Assignee
Jaroslav Bernkopf
Zdenek Vaculin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jaroslav Bernkopf, Zdenek Vaculin filed Critical Jaroslav Bernkopf
Priority to CS661779A priority Critical patent/CS209284B1/en
Publication of CS209284B1 publication Critical patent/CS209284B1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Podstatou vynálezu jsou dva zdroje proudu ovládané generátorem zkušebního signálu, jejichž výstupy jsou spojené se stejnojmennými vývody srovnávaných obvodů. Spojené konce prvního a druhého odporu jsou připojené na kladné napětí. Druhý konec prvního odporu je spojený s kolektorem prvního tranzistoru a druhý konec druhého odporu je spojený s kolektoremdruhého tranzistoru. Spojené konce třetího a čtvrtého odporu jsou připojeny na záporné napětí. Druhý konec třetího odporu je spojený s emitorem prvního tranzistoru a s katodou druhé diody. Druhý konec čtvrtého odporu je spojený s emitorem druhého tranzistoru a s katodou třetí diody, jejíž anoda je spojena s anodou druhé diody s katodou první diody. Báze prvního i druhého tranzistoru jsou uzemněny.The invention is based on two current sources controlled by a test signal generator the outlets are connected to the same terminals comparing circuits. The united ends of the first and the second resistor are connected to a positive voltage. The other end of the first resistor is connected to the collector the first transistor and the other the resistor is connected to the collector of the second transistor. The combined ends of the third and fourth resistance are connected to negative voltage. The other end of the third the resistor is coupled to the emitter of the first transistor and with the cathode of the second diode. The second end of the fourth the resistor is coupled to the emitter of the second transistor and with the cathode of the third diode, the anode of which is connected with the anode of the second diode with the cathode of the first diode. Base the first and second transistors are grounded.

Description

Vynález se týkázapojení budiěe;l®gi»kých obvodů vhodného pro přivádění zkušebního signálu ke srovnávaným obvodům při testování logických obvodů srovnávacím testem.The invention relates to the connection of an excitation circuit suitable for supplying a test signal to a comparison circuit when testing a logic circuit by a comparative test.

Dosud známá zapojení spojují vstup testovaného obvodu s odpovídajícím vstupem normálového obvodu a s generátorem zkušebního signálu bud přímo nebo přes odpor. V prvním případě není možné zjistit zkrat na vstupu testovaného obvodu a v obou případech je nutné např. pomocí přepínačů rozlišovat vstupy a výstupy srovnávaných obvodů.The known circuits connect the input of the test circuit to the corresponding input of the normal circuit and to the test signal generator either directly or via a resistor. In the first case, it is not possible to detect a short circuit at the input of the tested circuit and in both cases it is necessary, for example, to distinguish the inputs and outputs of the compared circuits using switches.

Uvedené nevýhody odstraňuje zapojení budiče logických obvodů podle vynálezu, jehož podstatou je, že spojené konce prvního a druhého odporu jsou připojené na svorku kladného napětí. Druhý konec prvního odporu je spojený s kolektorem prvního tranzistoru a druhý konec druhého odporu je spojený s kolektorem druhého tranzistoru. Spojené konce třetího a čtvrtého odporu jsou připojeny na svorku záporného napětí. Druhý konec třetího odporu je spojený s emitorem prvního tranzistoru a s katodou druhé diody. Druhý konec čtvrtého odporu je spojený s emitorem druhého tranzistoru a s katodou třetí diody, jejíž anoda je spojená s anodou druhé diody a s katodou první diody. Báze prvního i druhého tranzistoru jsou uzemněny.These disadvantages are overcome by the connection of the logic circuit exciter according to the invention, which is based on the fact that the connected ends of the first and second resistors are connected to a positive voltage terminal. The second end of the first resistor is connected to the collector of the first transistor and the second end of the second resistor is connected to the collector of the second transistor. The connected ends of the third and fourth resistors are connected to the negative voltage terminal. The other end of the third resistor is connected to the emitter of the first transistor and to the cathode of the second diode. The other end of the fourth resistor is connected to the emitter of the second transistor and the cathode of the third diode, the anode of which is connected to the anode of the second diode and the cathode of the first diode. The bases of the first and second transistors are grounded.

Zapojení dokonale odděluje vývody srovnávaných obvodů a to od sebe navzájem i od generátoru zkušebního signálu. Vstupy srovnávaných obvodů jsou buzeny logickými úrovněmi, zatímco výstupy nejsou ovlivňovány a proto nejsou nutné přepínače pro rozlišení vstupů a výstupů, což velmi zjednoduší obsluhu testerů a zabrání omylům při obsluze.The circuit perfectly separates the circuits of the compared circuits from each other and from the test signal generator. The inputs of the compared circuits are driven by logic levels, while the outputs are unaffected and therefore no switches are required to differentiate the inputs and outputs, which greatly simplifies the operation of the testers and avoids operating errors.

Na přiloženém výkrese je znázorněno konkrétní provedení budiče pro jednu dvojici vývodů srovnávaných obvodů.The accompanying drawing shows a particular exciter embodiment for one pair of terminals of the circuit being compared.

Spojené konce prvního odporu 1 a druhéhoConnected ends of the first resistor 1 and the second

Claims (1)

PŘEDMĚTSUBJECT Zapojení budiče logických obvodů vyznačené tím, že spojené konce prvního odporu (1) a druhého odporu (2) jsou připojené na svorku kladného napětí, zatímco druhý konec prvního odporu (1) je spojený s kolektorem prvního tranzistoru (5) a druhý konec druhého odporu (2) je spojený s kolektorem druhého tranzistoru (6), přičemž spojené konce třetího odporu (3) a čtvrtého odporu (4) jsou připojeny na svorku záporného odporu 2 jsou připojené na svorku kladného napětí. Druhý konec prvního odporu 1 je spojený s kolektorem prvního tranzistoru 5 a druhý konec druhého odporu 2. je spojený s kolektorem druhého tranzistoru 6. Spojené konce třetího odporu 3 a čtvrtého odporu 4 jsou· připojeny na svorku záporného napětí. Druhý konec třetího odporu 3 je spojený s emitorem prvního tranzistoru 5 a zároveň s katodou druhé diody 8. Druhý konec čtvrtého odporu 4 je spojený s emitorem druhého tranzistoru 6 a zároveň s katodou třetí diody 9, jejíž anoda je spojená s anodou druhé diody 8 a zároveň s katodou první diody 7. Báze prvního tranzistoru 5, i báze druhého tranzistoru 6 jsou uzemněny. Anoda první diody 7 je spojená s výstupem generátoru zkušebního signálu. Kolektor prvního tranzistoru 5 je spojený s některým vývodem normálového obvodů, kolektor druhého tranzistoru 6 je spojený se stejnojmenným vývodem testovaného obvodu.A logic circuit driver wiring characterized in that the connected ends of the first resistor (1) and the second resistor (2) are connected to the positive voltage terminal, while the second end of the first resistor (1) is connected to the collector of the first transistor (5) and the second end (2) is connected to the collector of the second transistor (6), the connected ends of the third resistor (3) and the fourth resistor (4) being connected to the negative resistance terminal 2 being connected to the positive voltage terminal. The other end of the first resistor 1 is connected to the collector of the first transistor 5 and the second end of the second resistor 2 is connected to the collector of the second transistor 6. The connected ends of the third resistor 3 and the fourth resistor 4 are connected to the negative voltage terminal. The other end of the third resistor 3 is connected to the emitter of the first transistor 5 and the cathode of the second diode 8. The second end of the fourth resistor 4 is connected to the emitter of the second transistor 6 and the cathode of the third diode 9. at the same time as the cathode of the first diode 7. The base of the first transistor 5 and the base of the second transistor 6 are grounded. The anode of the first diode 7 is coupled to the output of the test signal generator. The collector of the first transistor 5 is connected to some terminal of the normal circuit, the collector of the second transistor 6 is connected to the terminal of the same circuit under test. Zapojení pracuje tak, že je-li na anodě první diody 7 úroveň L, pak jsou všechny diody 7, 8, 9 uzavřené a oba tranzistory 5 a 6 jsou otevřené. Proudy tekoucí oběma tranzistory 5 a 6 jsou určeny třetím odporem 3 a čtvrtým odporem 4 a záporným napětím, na které jsou oba odpory připojeny. Tyto proudy jsou voleny tak, aby na vstupech srovnávaných obvodů vytvořily úroveň L a zároveň tak, aby výstupy srovnávaných obvodů ve stavu H jimi nebyly ovlivněny. Je-li na anodě první diody 7 úroveň H, všechny diody 7, 8, 9 jsou otevřeny a tečou jimi proudy odporů 3 a 4. Oba tranzistory 5 a 6 jsou uzavřeny. Výstupy srovnávaných obvodů nejsou s ohledem na vhodně volené velikosti odporů 1 a 2 ovlivněny, zatímco na vstupech srovnávaných obvodů je stejná úroveň H jako na výstupu generátoru zkušebního signálu.The wiring operates such that when the anode of the first diode 7 is level L, then all diodes 7, 8, 9 are closed and both transistors 5 and 6 are open. The currents flowing through both transistors 5 and 6 are determined by the third resistor 3 and the fourth resistor 4 and the negative voltage to which both resistors are connected. These currents are selected so as to create an L-level at the inputs of the compared circuits and at the same time so that the outputs of the comparison circuits in the state H are not affected by them. If the anode of the first diode 7 has an H level, all the diodes 7, 8, 9 are open and the currents of resistors 3 and 4 flow therethrough. Both transistors 5 and 6 are closed. The outputs of the comparison circuits are not affected with respect to the appropriately selected resistor sizes 1 and 2, while the inputs of the comparison circuits have the same level of H as the output of the test signal generator. Vynález se uplatní ve funkčních testerech logických integrovaných obvodů.The invention is applicable in functional testers of logic integrated circuits. VYNÁLEZU napětí, zatímco druhý konec třetího údpóru (3) je spojený s emitorem prvního tranzistoru (5) a s katodou druhé diody (8), přičemž druhý konec čtvrtého odporu (4) je spojený s emitorem druhého tranzistoru (6) a s katodou třetí diody (9), jejíž anoda je spojená s anodou druhé diody (8) a s katodou první diody (7) a báze prvního tranzistoru (5) i báze druhého tranzistoru (6) jsou uzemněny.Of the first transistor (5) and the cathode of the second diode (8), the second end of the fourth resistor (4) being connected to the emitter of the second transistor (6) and the cathode of the third diode (8) 9), whose anode is connected to the anode of the second diode (8) and the cathode of the first diode (7) and the base of the first transistor (5) and the base of the second transistor (6) are grounded.
CS661779A 1979-10-01 1979-10-01 Connexion of logical circuits exciter CS209284B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS661779A CS209284B1 (en) 1979-10-01 1979-10-01 Connexion of logical circuits exciter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS661779A CS209284B1 (en) 1979-10-01 1979-10-01 Connexion of logical circuits exciter

Publications (1)

Publication Number Publication Date
CS209284B1 true CS209284B1 (en) 1981-11-30

Family

ID=5413631

Family Applications (1)

Application Number Title Priority Date Filing Date
CS661779A CS209284B1 (en) 1979-10-01 1979-10-01 Connexion of logical circuits exciter

Country Status (1)

Country Link
CS (1) CS209284B1 (en)

Similar Documents

Publication Publication Date Title
KR850008222A (en) Semiconductor test device
KR900002086A (en) Method for testing multiple power connections of integrated circuits and apparatus therefor
KR920020521A (en) Semiconductor integrated circuit
US11077755B2 (en) Self-test circuit, and corresponding device, vehicle and method
US5909034A (en) Electronic device for testing bonding wire integrity
US4611123A (en) High voltage analog solid state switch
JPH04213074A (en) Power-supply monitoring circuit
EP0863611A1 (en) A short-circuit detecting device
JP3279645B2 (en) Circuit configuration for converting a potential drop taken from a test object from a predetermined input voltage range to a desired output voltage range
US20080036539A1 (en) Power amplifier circuit and test apparatus
US4578637A (en) Continuity/leakage tester for electronic circuits
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
JP3928908B2 (en) Semiconductor device
KR950001318A (en) Test circuit of semiconductor integrated circuit
CS209284B1 (en) Connexion of logical circuits exciter
CA1072637A (en) Source related potential indicating continuity tester
US6744271B2 (en) Internal generation of reference voltage
KR960701373A (en) Device for testing connections provided with pulling resistors
US4967151A (en) Method and apparatus for detecting faults in differential current switching logic circuits
KR950001875A (en) Semiconductor integrated circuit device
US4604531A (en) Imbalance circuits for DC testing
JP2588244B2 (en) Semiconductor device
US7271600B2 (en) Semiconductor switch circuit
EP0356365B1 (en) Method and apparatus for detecting faults in differential current switching logic circuits
JPS6337268A (en) Tester of semiconductor device