JPH0293384A - Ｉｃ搭載プリント板の試験方法 - Google Patents
Ｉｃ搭載プリント板の試験方法Info
- Publication number
- JPH0293384A JPH0293384A JP63246008A JP24600888A JPH0293384A JP H0293384 A JPH0293384 A JP H0293384A JP 63246008 A JP63246008 A JP 63246008A JP 24600888 A JP24600888 A JP 24600888A JP H0293384 A JPH0293384 A JP H0293384A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- circuit
- terminal
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 6
- 238000011990 functional testing Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241000592295 Cycadophyta Species 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣ搭載プリント板の試験方法に関する。
従来、この秤のプリント板の機能試験方法は、プリント
板あるいは搭載されている複数の被試験ＩＣの各入力端
に対してＩＣテスタから直接試験信号として論理レベル
“１゛°あるいは“Ｏｏｏを与えて、その結果としての
検出信号（ＩＣが採り得る論理条件に対応する信号）を
、ＩＣテスタにあらかじめ用意されている期待値と比較
して、１皮試験ＩＣの良否ひいてはプリント板の動作機
能の良否の判定を行なっていた。
板あるいは搭載されている複数の被試験ＩＣの各入力端
に対してＩＣテスタから直接試験信号として論理レベル
“１゛°あるいは“Ｏｏｏを与えて、その結果としての
検出信号（ＩＣが採り得る論理条件に対応する信号）を
、ＩＣテスタにあらかじめ用意されている期待値と比較
して、１皮試験ＩＣの良否ひいてはプリント板の動作機
能の良否の判定を行なっていた。
１１発明が解決しようとする課題〕
上述した従来のＩＣ搭載プリント板の試験方法は、共に
搭載されている他のＬＳＩからの出力信号を受ける被試
９ＩＣの入力端に対して試験信号を与えると他のＬＳＩ
内の出力回路が破壊される為、被試験ＩＣの機能試験が
出来ないあるいは、被試＠ＩＣの機能試験を行う為、Ｌ
ＳＩ搭載用ＩＣソケットをプリント板に装着して、ＬＳ
Ｉを着脱可能にしＬＳＩをはずした状態で機能試験を行
わなければならないという欠点があった。
搭載されている他のＬＳＩからの出力信号を受ける被試
９ＩＣの入力端に対して試験信号を与えると他のＬＳＩ
内の出力回路が破壊される為、被試験ＩＣの機能試験が
出来ないあるいは、被試＠ＩＣの機能試験を行う為、Ｌ
ＳＩ搭載用ＩＣソケットをプリント板に装着して、ＬＳ
Ｉを着脱可能にしＬＳＩをはずした状態で機能試験を行
わなければならないという欠点があった。
本発明の目的は、先に搭載されている他のＬＳＩを破壊
せずにＩＣの試験ができるＩＣ搭載プリント板の試験方
法を提供することにある。
せずにＩＣの試験ができるＩＣ搭載プリント板の試験方
法を提供することにある。
本発明のＩＣ搭載プリント板の試験方法は、被試＠ＩＣ
を搭載したプリント板の入力端子にＩＣテスタから試験
信号を供給し、出力端子の出力信号を前記ＩＣテスタに
供給して所定の出力信号と比較して良否を判断するＩＣ
搭載プリント板の試験方法において、制御端が前記プリ
ント板の制御端子に接続し出力端が前記被試験ＩＣの試
験制御端に接続するイネーブル脇付ＬＳＩを搭載し、前
記プリント板の前記制御端子にイネーブル制御信号を与
えて前記被試験ＩＣの試験実施の可否を制御して構成さ
れている。
を搭載したプリント板の入力端子にＩＣテスタから試験
信号を供給し、出力端子の出力信号を前記ＩＣテスタに
供給して所定の出力信号と比較して良否を判断するＩＣ
搭載プリント板の試験方法において、制御端が前記プリ
ント板の制御端子に接続し出力端が前記被試験ＩＣの試
験制御端に接続するイネーブル脇付ＬＳＩを搭載し、前
記プリント板の前記制御端子にイネーブル制御信号を与
えて前記被試験ＩＣの試験実施の可否を制御して構成さ
れている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を説明するためのＩＣ搭載プ
リント板のブロック図である。
リント板のブロック図である。
プリント板１は、ＩＣテスタ２から試験信号Ｓｌ及び検
出信号Ｓｏを入出力する被試験論理回路１３と、イネー
ブル端２１から制御信号Ｓ。を受けて内部論理回路２２
の信号の出力を制御するイネーブル脇付出力回路２３を
有するイネーブル脇付ＬＳ１１２とを含んで構成されて
いる。
出信号Ｓｏを入出力する被試験論理回路１３と、イネー
ブル端２１から制御信号Ｓ。を受けて内部論理回路２２
の信号の出力を制御するイネーブル脇付出力回路２３を
有するイネーブル脇付ＬＳ１１２とを含んで構成されて
いる。
ここでイネーブル脇付ＬＳ１１２は、プリント板１のあ
る機能を構成する１つの論理ブロックで、被試験論理回
路１３は試験制御信号Ｓ、を受けて機能する。
る機能を構成する１つの論理ブロックで、被試験論理回
路１３は試験制御信号Ｓ、を受けて機能する。
イネーブル脇付出力回路２３は、内部論理回路２２の論
理信号Ｓ、を入力し、イネーブル端２１からの機能試験
可あるいは否の制御信号ＳＣをイネーブル信号として受
は論理レベル゛１゛あるいは゛Ｏ゛°状態により出力端
２４への論理信号Ｓ３の伝達の可あるいは否の判断を行
い、否の場きは試験制御信号ＳＬの状態をハイインピー
タンスにする。
理信号Ｓ、を入力し、イネーブル端２１からの機能試験
可あるいは否の制御信号ＳＣをイネーブル信号として受
は論理レベル゛１゛あるいは゛Ｏ゛°状態により出力端
２４への論理信号Ｓ３の伝達の可あるいは否の判断を行
い、否の場きは試験制御信号ＳＬの状態をハイインピー
タンスにする。
また可の場合は試験制御信号Ｓ、として論理信号Ｓ、を
被試験論理回路１３の試験制御端Ｔ、に供給する。
被試験論理回路１３の試験制御端Ｔ、に供給する。
プリ〉′ト板１の良否を判定する機能試験をＩＣテスタ
２により実施する時、制御端子１１に論理レベル°“０
′°をテスタで設定し、イネーブル脇付ＬＳ１１２のイ
ネーブル端２１に伝達させ、これにより出力回路２３の
試験制御信号Ｓ、の論理レベルをハイインピーダンスの
状態にし、出力端２４へＩＣテスタ２から論理レベル“
１°“あるいは“Ｏ１１を設定したことになる。
２により実施する時、制御端子１１に論理レベル°“０
′°をテスタで設定し、イネーブル脇付ＬＳ１１２のイ
ネーブル端２１に伝達させ、これにより出力回路２３の
試験制御信号Ｓ、の論理レベルをハイインピーダンスの
状態にし、出力端２４へＩＣテスタ２から論理レベル“
１°“あるいは“Ｏ１１を設定したことになる。
そして以降に接続されている被試験論理回路１３の機能
試験を実施する。
試験を実施する。
この方法によってプリント板ＬＳ１１２を搭載したまま
で被試験論理回路１３の機能試験が可能となり、かつＬ
Ｓ１１２内の出力回路２３が破壊しない。
で被試験論理回路１３の機能試験が可能となり、かつＬ
Ｓ１１２内の出力回路２３が破壊しない。
なお、制御端１１に論理レベル“°１゛°を設定するの
は１本プリント板１を装置の一楕成品とする場合で、そ
の時はＬＳ１１２の内部論理回路２２の論理信号Ｓｌが
イネーブル端子（＝ｆき出力回路２３を介して出力、９
２４に伝達させる。
は１本プリント板１を装置の一楕成品とする場合で、そ
の時はＬＳ１１２の内部論理回路２２の論理信号Ｓｌが
イネーブル端子（＝ｆき出力回路２３を介して出力、９
２４に伝達させる。
これにより本プリント板１は装置機能を発揮する。
以上説明したように本発明は、プリント板に搭載された
被試験論理回路に接続する出力回路としてイネーブル端
子付き出力回路ｅ ＦＪ４用することにより、先に搭載
しているＬＳＩの着脱の手間が省け、そのままテスタに
よる機能試験が実施出来、かつＬＳＩ用ソテツ１〜が不
要になるためプリント板の原価を低減させる効果がある
。
被試験論理回路に接続する出力回路としてイネーブル端
子付き出力回路ｅ ＦＪ４用することにより、先に搭載
しているＬＳＩの着脱の手間が省け、そのままテスタに
よる機能試験が実施出来、かつＬＳＩ用ソテツ１〜が不
要になるためプリント板の原価を低減させる効果がある
。
第１図は本発明の一実施例を説明するだめのＩＣ搭載プ
リント板のブロックレ］である。 １・・・プリント板、２・・・ＩＣテスタ、１１・・・
制（卸端子、１２・・・イネーブル脇付ＬＳＩ、１３・
・・被試験ＩＣ１２１・・・イネーブル端、２２・・・
内部論理回路、２３・・・イン・−プル脇付出力回路、
２４・・出力端、ＳＣ・・・制御信号、Ｓｌ・・・試験
信号、Ｓｏ・・・検出信号、Ｓｔ・・・試験制御信号、
Ｔ１・・・入力端子、Ｔｏ・・・入力端子、Ｔｔ・・・
試験制御端。
リント板のブロックレ］である。 １・・・プリント板、２・・・ＩＣテスタ、１１・・・
制（卸端子、１２・・・イネーブル脇付ＬＳＩ、１３・
・・被試験ＩＣ１２１・・・イネーブル端、２２・・・
内部論理回路、２３・・・イン・−プル脇付出力回路、
２４・・出力端、ＳＣ・・・制御信号、Ｓｌ・・・試験
信号、Ｓｏ・・・検出信号、Ｓｔ・・・試験制御信号、
Ｔ１・・・入力端子、Ｔｏ・・・入力端子、Ｔｔ・・・
試験制御端。
Claims (1)
- 被試験ＩＣを搭載したプリント板の入力端子にＩＣテス
タから試験信号を供給し、出力端子の出力信号を前記Ｉ
Ｃテスタに供給して所定の出力信号と比較して良否を判
断するＩＣ搭載プリント板の試験方法において、制御端
が前記プリント板の制御端子に接続し出力端が前記被試
験ＩＣの試験制御端に接続するイネーブル端付ＬＳＩを
搭載し、前記プリント板の前記制御端子にイネーブル制
御信号を与えて前記被試験ＩＣの試験実施の可否を制御
することを特徴とするＩＣ搭載プリント板の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246008A JPH0293384A (ja) | 1988-09-29 | 1988-09-29 | Ｉｃ搭載プリント板の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63246008A JPH0293384A (ja) | 1988-09-29 | 1988-09-29 | Ｉｃ搭載プリント板の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0293384A true JPH0293384A (ja) | 1990-04-04 |
Family
ID=17142087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63246008A Pending JPH0293384A (ja) | 1988-09-29 | 1988-09-29 | Ｉｃ搭載プリント板の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0293384A (ja) |
-
1988
- 1988-09-29 JP JP63246008A patent/JPH0293384A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763066A (en) | Automatic test equipment for integrated circuits | |
| JP3200565B2 (ja) | マイクロプロセッサおよびその検査方法 | |
| JPH0293384A (ja) | Ｉｃ搭載プリント板の試験方法 | |
| KR960701373A (ko) | 풀링 저항이 제공된 접속부의 테스트 장치(Device for testing connections provided with pulling resistors) | |
| US20010023490A1 (en) | Method for activating a JTAG interface of a microprocessor of a microcontroller upon which a JTAG interface is implemented, and microcontroller | |
| US6131275A (en) | Methods and devices relating to circuit board constructions | |
| JP3698015B2 (ja) | モータ制御システムの自己診断方法 | |
| JPH0540457Y2 (ja) | ||
| JPS62108166A (ja) | プリント回路ユニツト・チエツク処理方式 | |
| KR0165818B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| JP3220040B2 (ja) | 半導体試験装置の自己診断実行方式 | |
| JPH0334705Y2 (ja) | ||
| US20040019449A1 (en) | In-system testing of an oscillator | |
| JPH1183946A (ja) | 被測定基板用テスト装置 | |
| JPH01207676A (ja) | 半導体集積回路素子の検査方法 | |
| EP0685074A1 (en) | Device for testing the connection between an output of a means which outputs a fixed logic value and the input of a circuit | |
| JPH0714926Y2 (ja) | 半導体試験装置の波形入出力装置 | |
| JPS6384344A (ja) | 異常フレ−ム処理検査方式 | |
| JPH07122654B2 (ja) | 電子回路の試験方法 | |
| JPS61266973A (ja) | バ−ンイン試験機用チエツク装置 | |
| JPH0637781U (ja) | プルアップ抵抗の検査装置 | |
| JPH03120697A (ja) | 集積回路装置 | |
| KR20010009293A (ko) | 휴대용 충돌 신호 인젝션 시스템 | |
| JPS63127170A (ja) | 集積回路試験装置 |