JP5136044B2 - 電子部品実装基板 - Google Patents

電子部品実装基板 Download PDF

Info

Publication number
JP5136044B2
JP5136044B2 JP2007327228A JP2007327228A JP5136044B2 JP 5136044 B2 JP5136044 B2 JP 5136044B2 JP 2007327228 A JP2007327228 A JP 2007327228A JP 2007327228 A JP2007327228 A JP 2007327228A JP 5136044 B2 JP5136044 B2 JP 5136044B2
Authority
JP
Japan
Prior art keywords
electronic component
component mounting
mounting board
board
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007327228A
Other languages
English (en)
Other versions
JP2009150697A (ja
Inventor
浩明 阿部
房子 菅原
宏義 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007327228A priority Critical patent/JP5136044B2/ja
Publication of JP2009150697A publication Critical patent/JP2009150697A/ja
Application granted granted Critical
Publication of JP5136044B2 publication Critical patent/JP5136044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明は、電子部品実装基板に関し、より具体的には、コネクタ等の電子部品が実装され、シェルフ等に収容可能な電子部品実装基板に関する。
従来より、通信機器等においては、電子部品をプリント配線基板に実装したプラグインユニット(PIU:Plug In Unit)をシェルフ内に複数収容し、当該プラグインユニットのコネクタによるプラグイン方式で、前記シェルフに設けられたバックボードに実装して1つの電子装置を構成する構造が採用されている。
図1に、従来の電子装置10を示す。図1は、説明の便宜上、電子装置10の背面(図1のX2側の面)に設けられたバックボード2を取り外した状態を示す。また、図2は、図1に示すシェルフ1に挿入されるプラグインユニット2を示す。
図1に示す電子装置10は、図2に示すプラグインユニット20が、正面(図1のX1側の面)から奥行き方向(図1のX2方向)に形成されたスロットS1乃至S12内に実装されるシェルフ1を備える。また、電子装置10の背面(図1のX2側の面)にはバックボード2が設けられている。
図2に示すプラグインユニット20は、IC(Integrated Circuit)やLSI(Large Scale Integration circuit)等の電子部品(図示を省略)がプリント配線基板21に実装されてなる。プリント配線基板21の一方の端部には、ソケット22が設けられている。
一方、電子装置10のバックボード2には、スロットSの配設数に対応した数(図1に示す例では12個)のプラグ3が、プラグインユニット20のソケット22の配設箇所に対応する箇所に設けられている。
図2に示すプラグインユニット20のプリント配線基板21の他方の端部に設けられた板部23を把持して、プラグインユニット20を図1に示すシェルフ1のスロットS1乃至S12内に実装すると、ソケット22は、バックボード2に設けられたプラグ3と嵌合する。ソケット22とプラグ3は、プラグインユニット20とバックボード2との信号インタフェースを構成しており、また、ソケット22とプラグ3を介してプリント配線基板21への電源供給が行われる。
このようなシェルフ1に実装されるプラグインユニット20の単体試験においては、物理的インタフェース及び電気的インタフェースを確保すると共に、インタフェースされる信号を擬似的に発生させるべく、試験装置が用いられる。
図3に、図2に示すプラグインユニット20の単体試験のために用いられる試験装置の一例を示す。なお、図3では、プラグインユニット20と試験装置30との嵌合を分かりやすく示すために、1つの試験装置30に2つのプラグインユニット20が取り付けられた状態を示しているが、実際には、1つの試験装置30に取り付けられるプラグインユニット20は、1つのみである。
図3に示すように、試験装置30には、電源端子部31、状態表示部32、信号バッファ部33、信号処理部34及びPCインタフェース部35に加え、プラグ36が設けられている。
試験装置30に接続されるプラグインユニット20は、プラグインユニット保持部37の内側面に形成されたレール38に摺動自在に設けられる。プラグインユニット20を、図3においてX2方向に摺動させて、プリント配線基板21の端部に設けられたソケット22と試験装置30に設けられたプラグ36とを嵌合させると、図3において右側に示すプラグインユニット20の状態となる。
かかる試験装置30のプラグ36とプラグインユニット20のソケット22との嵌合により、試験装置30からプラグインユニット20への擬似信号入出力及び電源供給を行なうことができる。これに対するプラグインユニット20からの応答結果に因り、プラグインユニット20が正常に動作しているか否かを確認することができる。
なお、被試験機から発生する基本クロックを被試験機内の順序論理回路に供給すると共に試験機に供給し、被試験品と試験機の各順序論理回路の状態を表示する信号を比較し、一致が取れると、前記試験機の論理動作回路に前記試験機から出力された基本クロックを供給して比較を開始するよう構成された自動同期試験回路が提案されている(特許文献1参照)。
特開平6−258395号公報
しかしながら、プラグインユニット20の単体試験においては、1つの試験装置30に取り付けられることができるプラグインユニット20は、1つのみである。また、プラグインユニット20に適合する物理的インタフェース及び電気的インタフェースを備えた試験装置30を、プラグインユニット20のそれぞれの種類毎に設ける必要がある。よって、シェルフ1に実装される複数のプラグインユニット20の試験に要する費用は大きい。
また、近年のプラグインユニットの機能の複雑化に伴い、試験装置の高機能化が求められており、試験装置にあっても多くの開発費が注ぎ込まれており、この試験装置への投資は、製品コストを跳ね上げる要因となっている。
そこで、本発明は、上記の点に鑑みてなされたものであって、コネクタ等の電子部品が実装され、シェルフ等に収容可能なプラグインユニット等の電子部品実装基板であって、特別な試験装置を要することなく、当該基板の試験を行うことができる構造を備えた電子部品実装基板を提供することを本発明の目的とする。
本発明の観点によれば、電子部品が実装され、シェルフに搭載される電子部品実装基板であって、互いに嵌合可能なコネクタが隣接して設けられたことを特徴とする電子部品実装基板が提供される。
互いに嵌合可能な前記コネクタは、当該基板の中心線を対称軸として線対称に設けられてもよい。
また、前記電子部品は、コンフィグレーション回路部とプログラム可能な論理回路ICとを含み、当該基板に外部から電源が供給されることにより、前記コンフィグレーション回路部に記憶されたコンフィグレーションデータが、前記プログラム可能な論理回路ICにロードされることとしてもよい。前記コンフィグレーション回路部に記憶された前記コンフィグレーションデータは、当該基板を試験装置として起動させる第1のコンフィグレーションデータと、当該基板を試験対象基板として起動させる第2のコンフィグレーションデータとを含むこととしてもよい。前記電子部品は、外部供給電源端子を含み、前記外部供給電源端子にジャンパを備えた電源供給部が接続されて、当該基板に外部から電源が供給されることにより、前記第1のコンフィグレーションデータ又は前記第2のコンフィグレーションデータが、前記プログラム可能な論理回路ICにロードされることとしてもよい。
本発明によれば、コネクタ等の電子部品が実装され、シェルフ等に収容可能なプラグインユニット等の電子部品実装基板であって、特別な試験装置を要することなく、当該基板の試験を行うことができる構造を備えた電子部品実装基板を提供することができる。
以下、本発明の実施の形態について説明する。
図4に、本発明の実施の形態に係る電子部品実装基板40の概略構成を示す。
図4に示すように、本発明の実施の形態に係る電子部品実装基板40は、電子装置のシェルフ(図示を省略)内に実装されるユニットであって、詳細を後述するPLD(Programmable Logic Device)41、コンフィグレーション回路部42、外部供給電源端子43、及びシリアルコマンドモニタ44等の電子部品がプリント配線基板45の同一面上に実装されてなる。
また、プリント配線基板45の一方の端部には、当該電子部品実装基板40をシェルフ内に実装する際に把持される板部46が設けられ、プリント配線基板45の他方の端部には、2種類のコネクタ47、48が設けられている。電子部品実装基板40をシェルフ内に実装すると、コネクタ47、48は、シェルフの背面に位置するバックボードに設けられたプラグ(図示を省略)と嵌合する。
2種類のコネクタ47、48は、一方がソケット47であり、他方がソケット47に嵌合可能なプラグ48である。ソケット47とプラグ48は、互いに隣接してプリント配線基板45に設けられている。具体的には、ソケット47とプラグ49は、プリント配線基板45の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称にプリント配線基板45に設けられている。
図5に、図4に示す電子部品実装基板40の平面図を示す。
図5に示すように、電子部品実装基板40においては、PLD(Programmable Logic Device)41、コンフィグレーション回路部42、外部供給電源端子43、及びシリアルコマンドモニタ44等の電子部品がプリント配線基板45の同一面上に実装されている。
PLD41は、プログラム可能な論理回路ICである。PLD41として、例えば、記憶素子としてフリップフロップ等の順路回路を用いたSRAM(Static Random Access Memory)を用いることができ、プリント配線基板45に電源が供給されると、プリント配線基板上において配線により接続されているコンフィグレーション回路42から回路情報がロードされ、電源の供給がなくなると、PLD41の記憶内容が失われる。
コンフィグレーション回路部42は、例えば電源の供給がなくなっても記憶内容が失われないフラッシュメモリである。コンフィグレーション回路部42には、図6に示す0(ゼロ)又は1という2種類のコンフィグレーションデータが書き込まれている。
図6に示すように、0(ゼロ)の情報は、電子部品実装基板40を試験装置として起動させる場合(機能A)に当該電子部品実装基板40のPLD41に送られる情報であり、1の情報は、電子部品実装基板40を被試験側として起動させる場合(機能B)に当該電子部品実装基板40のPLD41に送られる情報である。なお、特許請求の範囲に記載の第1のコンフィグレーションデータが上記0(ゼロ)の情報に相当し、特許請求の範囲に記載の第2のコンフィグレーションデータが上記1の情報に相当する。
外部供給電源端子43は、外部から電子部品実装基板40に電源を供給できるように複数本のピン(図5において図示を省略)を備えたコネクタである。外部供給電源端子40は、マイナス電源をプラス電源に変換するDC−DCコンバータ(図示を省略)を介してコンフィグレーション回路42及びPLD41に接続されている。
ここで、図7も参照する。図7は、外部供給電源端子43と、コンフィグレーション42及びコネクタ47、48との配線関係を示す図である。
図7に示すように、外部供給電源端子43に設けられた複数本(図7に示す例では6本)のピンのうち、ピンP1は、プルアップ抵抗を介在させてコンフィグレーション回路42に接続され、ピンP2は接地されている。また、ピンP3は、接地線GD1を介してソケット47に接続され、ピンP4は、接地線GD2を介してプラグ48に接続され、ピンP5は、電源線EP1を介してソケット47に接続され、ピンP6は、電源線EP2を介してプラグ48に接続されている。
外部供給電源端子43には、図8に示す電源供給部50が接続される。電源供給部50は、図示を省略する直流安定化電源に接続された電源線EP3と接地線EP3とを備え、更に、ジャンパJPが設けられている。
図5を再度参照するに、ソケット47とプラグ48は、プリント配線基板45の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称にプリント配線基板45に設けられている。例えば、プラグ49には、例えば横15列×高さ5列のプラグピンが配置されている。また、ソケット47には、ソケット47単体とプラグ49単体とが嵌合できるように、横15列×高さ5列のソケットピンが配置されている。
ソケット47において接地線GD1が接続されているソケットピンと、プラグ48において接地線GD2が接続されているプラグピンとは、プリント配線基板45の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称に設けられている。同様に、ソケット47において電源線EP1が接続されているソケットピンと、プラグ48において電源線EP2が接続されているプラグピンとは、プリント配線基板45の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称に設けられている。よって、ソケット47単体とプラグ49単体とを嵌合させても、短絡しない構成となっている。
従って、図5に示す電子部品実装基板40を2つ用意し、一方を、他方を180度回転させて互いのソケット47とプラグ48を嵌合させ、一方の電子部品実装基板40の外部供給電源端子43に図8に示す電源供給部50を接続することにより、2つの電子部品実装基板40に電源を供給することができる。
シリアルコマンドモニタ44は、シリアル通信ケーブルを介してパーソナルコンピュータ等におけるRS−232C等の通信ポートにつながるICであり、シリアルコマンドモニタを介して、電子部品実装基板40とパーソナルコンピュータとのシリアル通信を行うことができる。具体的には、シリアルコマンドモニタ44により、パーソナルコンピュータ等からの試験データを受信及び試験結果コマンドを送信することができる。
次に、このような構造を有する電子部品実装基板40を試験する場合の態様(動作)について、図9及び図10を参照して説明する。
図9は、上述の電子部品実装基板40を2つ用意し、一方を、他方に対し180度回転させて位置させて、互いのソケット47とプラグ48を嵌合させ、更に、当該2つの電子部品実装基板40をパーソナルコンピュータ55に接続させた態様を示す概念図である。図9において、矢印Lは信号の流れを示している。
図10は、図9に示す2つの電子部品実装基板40の動作を説明するためのフローチャートである。
ここでは、図9において左側に設けられた電子部品実装基板40Aが試験対象である被試験基板であり、右側に設けられた電子部品実装基板40Bが試験装置として機能する。
電子部品実装基板40Aのソケット47Aと電子部品実装基板40Bのプラグ48Bとを嵌合させ、電子部品実装基板40Aのプラグ48Aと電子部品実装基板40Bのソケット47Bとを嵌合させた状態において、電子部品実装基板40Bの外部供給電源端子43に、直流安定化電源51(図9参照)に接続された電源供給部50(図8参照)を接続し、直流安定化電源51(図9参照)のスイッチをONする(図10におけるS1)。
そうすると、外部供給電源端子43Bを介して電子部品実装基板40Bに電源が供給され(図10におけるS2)、更に、ソケット47A及びプラグ48Bと、プラグ48A及びソケット47Bとを介して、電子部品実装基板40Bから電子部品実装基板40Aに電源が供給される(図10におけるS3)。即ち、ソケット47Aとプラグ48Bとが嵌合し、プラグ48Aとソケット47Bとが嵌合して、物理的インタフェースが形成された状態で、電子部品実装基板40Aと電子部品実装基板40Bとの双方に、電源が供給される。
電子部品実装基板40Bにおいては、ジャンパJP(図8参照)が設けられた電源供給部50が外部供給電源端子43Bに接続されているため、試験装置として起動させる(機能A)ケースであると判断され(図10におけるS4)、コンフィグレーション回路部42Bに書き込まれている図6に示す0(ゼロ)又は1という2種類のコンフィグレーションデータのうち、0(ゼロ)の情報、即ち、電子部品実装基板40Bを試験装置として起動させる(機能A)情報が、PLD41Bにロードされる(図10におけるS6)。図9における矢印L1参照。その結果、電子部品実装基板40BのPLD41Bは試験装置として起動する。
一方、電子部品実装基板40Aにおいては、ジャンパJP(図8参照)が設けられた電源供給部50が外部供給電源端子43Aに接続されていないため、被試験側(機能B)であると判断され(図10におけるS5)、コンフィグレーション回路部42Aに書き込まれている図6に示す0(ゼロ)又は1という2種類のコンフィグレーションデータのうち、1の情報、即ち、電子部品実装基板40Bは被試験側である(機能B)情報が、PLD41Aにロードされる(図10におけるS7)。図9における矢印L2参照。その結果、電子部品実装基板40AのPLD41Aは被試験側として起動する。
このようにして、電子部品実装基板40A及び40Bの動作確定シーケンスが完了する。なお、図10に示すS2乃至S7は、直流安定化電源51(図9参照)のスイッチをON(図10におけるS1)という人為操作を行った後に、自動的に行われる。即ち、電子部品実装基板40Bの外部供給電源端子43Bに、電源供給部50(図8参照)を接続することにより、電子部品実装基板40Bの機能動作は機能Aに、電子部品実装基板40Aの機能動作は機能Bに、自動設定される。
次に、試験動作シーケンスに移る。
電子部品実装基板40A及び電子部品実装基板40Bに接続されたパーソナルコンピュータ55(図9参照)から、シリアル通信ケーブルを介して電子部品実装基板40Bに試験データを送信する(図10におけるS8)。図9における矢印L3参照。
電子部品実装基板40Bのシリアルコマンドモニタ44Bに受信された当該試験データは(図10におけるS9)、PLD41Bに送られる。図9における矢印L4参照。
次いで、PLD41Bにおいて試験データコマンドが解析され(図10におけるS10)、PLD41Bは設定の変更を行って、プラグ48B及びソケット47Aに、ステータス信号を出力する(図10におけるS11)。図9における矢印L5参照。
そうすると、電子部品実装基板40Aにおいては、プラグ48B及びソケット47Aからのステータス信号の入力(図9における矢印L6参照)により、PLD41Aは状態の変化を検出する(図10におけるS12)。
次いで、PLD41Aにおいて試験結果コマンドを生成し(図10におけるS13)、シリアルコマンドモニタ44Aに送信する。図9おける矢印L7参照。そして、シリアルコマンドモニタ44Aは、パーソナルコンピュータ55(図9参照)に、当該試験結果を送信する(図10におけるS14)。図9おける矢印L8参照。
試験結果を受信したパーソナルコンピュータ55(図9参照)により、所定の期待値と試験結果を比較し、電子部品実装基板40Bの良否を判断することができる(図10におけるS15)。
なお、電子部品実装基板40Bを試験対象である被試験基板とし、電子部品実装基板40Aを試験装置として機能させる場合には、電子部品実装基板40Aのソケット47Aと電子部品実装基板40Bのプラグ48Bとを嵌合させ、電子部品実装基板40Aのプラグ48Aと電子部品実装基板40Bのソケット47Bとを嵌合させた状態において、電子部品実装基板40Aの外部供給電源端子43Aに、直流安定化電源51(図9参照)に接続された電源供給部50(図8参照)を接続し、直流安定化電源51(図9参照)のスイッチをONして、基板動作確定シーケンスを行う。そして、パーソナルコンピュータ55(図9参照)から、シリアル通信ケーブルを介して電子部品実装基板40Aに試験データを送信して試験動作シーケンスを行う。この場合、信号の流れは、図9における矢印L8乃至L11となる。
このように、本発明の実施の形態に係る電子部品実装基板40においては、ソケット47とプラグ48とは、互いに隣接し、プリント配線基板45の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称にプリント配線基板45に設けられている。従って、同一構造を有する2つの電子部品実装基板40A及び40Bを用意し、一方を180度回転させて互いのソケット47とプラグ48を嵌合させることにより、両者を物理的に接続させることができる。
そして、電子部品実装基板40A及び40Bには、PLD41A及び41Bが実装されているため、ソケット47及びプラグ48のピンを通る信号を自由に変更することができ、電子部品実装基板40A及び40Bの電気的インタフェースを形成することができる。
更に、PLD41A及び41Bには、2種類のコンフィグレーションデータが記憶されているため、電子部品実装基板40A及び40Bの一方を試験装置(機能A)として起動でき、他方を被試験側(機能B)として起動させることができる。
そして、電子部品実装基板40A及び40Bには、外部供給電源端子43A及び43Bが実装されており、ジャンパJP(図8参照)が設けられた電源供給部50(図8参照)が外部供給電源端子43A及び43Bに接続されるため、電子部品実装基板40A及び40Bの機能動作を、機能A又は機能Bの何れかに自動設定することができる。
また、電子部品実装基板40A及び40Bには、パーソナルコンピュータとのシリアル通信を行うことができるシリアルコマンドモニタ44A及び44Bが実装されているため、パーソナルコンピュータ等からの試験データを受信及び試験結果コマンドをパーソナルコンピュータに送信することができ、所望の試験を行い、その結果を所望の期待値と比較することにより、電子部品実装基板40A又は40Bの良否を判断することができる。
このように、本発明の実施の形態によれば、電子部品実装基板40を被試験側及び試験装置として機能させることができるため、同一の構造を有する2つの電子部品実装基板40A及び40Bを被試験側及び試験装置とに使い分けて用いることができ、特別な試験装置を要することなく、電子部品実装基板40A又は40Bの試験を行うことができる。しかも、2つの電子部品実装基板40A及び40Bの何れかに外部から電源供給を行うことにより、自動的に、一方を被試験側、他方を試験装置として起動させることがでる。よって、自動的に試験を行うことができ、更に、出力信号同士の衝突等も回避することができる。
ところで、このような構造を有する複数の電子部品実装基板40を、シェルフに実装した状態で、同時に試験を行うことができる。これについて、図11を参照して説明する。図11は、本発明の実施の形態に係る電子部品実装基板の同時試験の構成を示す概略図である。
図11では、図面を見やすくするために、電子部品実装基板40が搭載されるシェルフ60の一部(図11において右側)を点線で示し、シェルフ60に形成されたスロットS1乃至S12のうち、5つのスロットS1、S2、S3、S5、及びS12にのみ電子部品実装基板40を実装した状態を示している。また、電子部品実装基板40に実装される電子部品については、ソケット47及びプラグ48のみ図示し、他の電子部品の図示を省略している。
複数の電子部品実装基板40を、シェルフ60に実装した状態で、同時に試験を行うためには、図11に示すように、シェルフ60の背面(図11におけるX2側の面)に設けられたバックボード(図示を省略)を取り外し、シェルフ60に実装されている電子部品実装基板40Aのそれぞれに対し、シェルフ60の背面(図11におけるX2側の面)側から、同一構造を有する電子部品実装基板40Bを接続させる。
電子部品実装基板40において、ソケット47とプラグ48とは、互いに隣接し、プリント配線基板45の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称にプリント配線基板45に設けられているため、同一構造を有する2つの電子部品実装基板40A及び40Bは、互いのソケット47とプラグ48が嵌合することにより、物理的に接続される。
そして、図9及び図10を参照して説明したように、各電子部品実装基板40Bに実装された外部供給電源端子43B(図9参照)に電源供給部50(図8参照)を接続して外部から電子部品実装基板40Bに電源を供給することにより、各電子部品実装基板40Bを試験装置として起動させ、各電子部品実装基板40Aを被試験側として起動させることができる。よって、各電子部品実装基板40A及び40Bに接続されたパーソナルコンピュータ55(図9参照)からのコマンド制御によって、複数の電子部品実装基板40Aの同時試験を行うことができる。
上述したように、図11では、図面を見やすくするために、シェルフ60に形成されたスロットS1乃至S12のうち、5つのスロットS1、S2、S3、S5、及びS12にのみ電子部品実装基板40を実装した状態を示しているが、全てのスロットS1乃至S12に電子部品実装基板40Aを実装し、全ての電子部品実装基板40Aを同時に試験することができる。即ち、図3に示す特別な試験装置を要することなく、電子部品実装基板40Aをシェルフ60に実装したままの状態で試験を行うことができる。
更に、電子部品実装基板40に実装されたコンフィグレーション回路部42(図9参照)に書き込まれた2種類のコンフィグレーションデータにおける試験装置と被試験側の機能設定を入れ替えることにより、シェルフ60のスロットSに実装された電子部品実装基板40Aの2倍の数の電子部品実装基板40A及び40Bの自動試験を、電子部品実装基板40A及び40Bを挿抜操作することなく行うことができる。即ち、シェルフ60のスロットSに実装された電子部品実装基板40Aを試験装置として起動させ、シェルフ60の背面(図11におけるX2側の面)側から当該電子部品実装基板40Aに接続された電子部品実装基板40Bを被試験側として自動試験を行うことができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
例えば、上述の例では、1つの電子部品実装基板に、2つのコネクタが設けられている。しかしながら、ソケットとプラグを、プリント配線基板の長手方向に沿った中心線(図4に点線Aで示す線)を対称軸として線対称にプリント配線基板に配置する限り、当該中心線を対称軸として一方の側に複数のソケットを設け、他方の側に同数のプラグを設けてもよい。或いは、当該中心線を対称軸として一方の側にソケットとプラグを順に設け、他方の側にもソケットとプラグを同じ順に設けてもよい。
以上の説明に関し、更に以下の項を開示する。
(付記1)
電子部品が実装され、シェルフに搭載される電子部品実装基板であって、
互いに嵌合可能なコネクタが隣接して設けられたことを特徴とする電子部品実装基板。
(付記2)
付記1記載の電子部品実装基板であって、
互いに嵌合可能な前記コネクタは、当該基板の中心線を対称軸として線対称に設けられたことを特徴とする電子部品実装基板。
(付記3)
付記1又は2記載の電子部品実装基板であって、
互いに嵌合可能な前記コネクタは、ソケットとプラグであることを特徴とする電子部品実装基板。
(付記4)
付記1乃至3いずれか一項記載の電子部品実装基板であって、
前記電子部品は、コンフィグレーション回路部とプログラム可能な論理回路ICとを含み、
当該基板に外部から電源が供給されることにより、前記コンフィグレーション回路部に記憶されたコンフィグレーションデータが、前記プログラム可能な論理回路ICにロードされることを特徴とする電子部品実装基板。
(付記5)
付記4記載の電子部品実装基板であって、
前記コンフィグレーション回路部に記憶された前記コンフィグレーションデータは、当該基板を試験装置として起動させる第1のコンフィグレーションデータと、当該基板を試験対象基板として起動させる第2のコンフィグレーションデータとを含むことを特徴とする電子部品実装基板。
(付記6)
付記5記載の電子部品実装基板であって、
前記電子部品は、外部供給電源端子を含み、
前記外部供給電源端子にジャンパを備えた電源供給部が接続されて、当該基板に外部から電源が供給されることにより、前記第1のコンフィグレーションデータ又は前記第2のコンフィグレーションデータが、前記プログラム可能な論理回路ICにロードされることを特徴とする電子部品実装基板。
(付記7)
付記1乃至6いずれか一項記載の電子部品実装基板であって、
互いに嵌合可能な前記コネクタのそれぞれの電源ピンは、当該基板の中心線を対称軸として線対称に設けられたことを特徴とする電子部品実装基板。
(付記8)
付記1乃至7いずれか一項記載の電子部品実装基板であって、
互いに嵌合可能な前記コネクタのそれぞれの接地ピンは、当該基板の中心線を対称軸として線対称に設けられたことを特徴とする電子部品実装基板。
(付記9)
付記1乃至8いずれか一項記載の電子部品実装基板であって、
前記電子部品は、当該基板の外部と情報を送受信することができるシリアルコマンドモニタを含むことを特徴とする電子部品実装基板。
従来の電子装置10の構造を示す図である。 図1に示すシェルフに挿入されるプラグインユニットを示す図である。 図2に示すプラグインユニットの単体試験のための試験装置を示す図である。 本発明の実施の形態に係る電子部品実装基板の斜視図である。 図4に示す電子部品実装基板の平面図である。 図5に示すPLDに書き込まれているコンフィグレーションデータを示す表である。 図5に示す外部供給電源端子と、コンフィグレーション及びコネクタとの配線関係を示す図である。 図7に示す外部供給電源端子に接続される電源供給部を示す図である。 電子部品実装基板の動作を説明するための概念図である。 電子部品実装基板の動作を説明するためのフローチャートである。 本発明の実施の形態に係る電子部品実装基板の同時試験の構成を示す概略図である。
符号の説明
40 電子部品実装基板
41 PLD
42 コンフィグレーション回路部
43 外部供給電源端子
44 シリアルコマンドモニタ
45 プリント配線基板
47 ソケット
48 プラグ
50 電源供給部
60 シェルフ

Claims (2)

  1. 電子部品が実装され、シェルフに搭載される電子部品実装基板であって、
    互いに嵌合可能なコネクタが隣接して設けられ
    互いに嵌合可能な前記コネクタは、当該基板の中心線を対称軸として線対称に設けられ、
    前記電子部品は、コンフィグレーション回路部とプログラム可能な論理回路ICとを含み、
    当該基板に外部から電源が供給されることにより、前記コンフィグレーション回路部に記憶されたコンフィグレーションデータが、前記プログラム可能な論理回路ICにロードされ、
    前記コンフィグレーション回路部に記憶された前記コンフィグレーションデータは、当該基板を試験装置として起動させる第1のコンフィグレーションデータと、当該基板を試験対象基板として起動させる第2のコンフィグレーションデータとを含むことを特徴とする電子部品実装基板。
  2. 請求項記載の電子部品実装基板であって、
    前記電子部品は、外部供給電源端子を含み、
    前記外部供給電源端子にジャンパを備えた電源供給部が接続されて、当該基板に外部から電源が供給されることにより、前記第1のコンフィグレーションデータ又は前記第2のコンフィグレーションデータが、前記プログラム可能な論理回路ICにロードされることを特徴とする電子部品実装基板。
JP2007327228A 2007-12-19 2007-12-19 電子部品実装基板 Expired - Fee Related JP5136044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007327228A JP5136044B2 (ja) 2007-12-19 2007-12-19 電子部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327228A JP5136044B2 (ja) 2007-12-19 2007-12-19 電子部品実装基板

Publications (2)

Publication Number Publication Date
JP2009150697A JP2009150697A (ja) 2009-07-09
JP5136044B2 true JP5136044B2 (ja) 2013-02-06

Family

ID=40919986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327228A Expired - Fee Related JP5136044B2 (ja) 2007-12-19 2007-12-19 電子部品実装基板

Country Status (1)

Country Link
JP (1) JP5136044B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429510A (en) * 1993-12-01 1995-07-04 Aehr Test Systems, Inc. High-density interconnect technique
JP3633076B2 (ja) * 1996-02-16 2005-03-30 富士通株式会社 プリント配線板試験装置
JPH11135910A (ja) * 1997-10-31 1999-05-21 Fujitsu Ltd プリント板のシエルフ実装構造
JP2006242638A (ja) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd 半導体検査装置

Also Published As

Publication number Publication date
JP2009150697A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
US9310427B2 (en) High speed tester communication interface between test slice and trays
US20120260015A1 (en) Pci express port bifurcation systems and methods
US8832344B2 (en) Baseboard, extension module, and structure for connecting baseboard and extension module
US5455911A (en) Communications protocol for use in transferring data over a serial bus
TW201317591A (zh) 印刷電路板測試裝置
US9013204B2 (en) Test system and test method for PCBA
US8681505B2 (en) Chassis connection system and apparatus
JP4601957B2 (ja) 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション
KR20080112151A (ko) 시험 장치, 시험 카드, 시험 시스템
TWM577498U (zh) 電子裝置
US7830163B2 (en) Testing circuit board for testing devices under test
TWI502596B (zh) 記憶體測試方法、記憶體測試裝置及其轉接器
US20130166954A1 (en) Test apparatus for testing signal transmission of motherboard
JP2001325315A (ja) マルチpcb間接続設計支援装置
CN111290891B (zh) 计算机系统及测试计算机系统的方法
JP5136044B2 (ja) 電子部品実装基板
JP5176962B2 (ja) プリント板接続試験装置および方法
CN209182424U (zh) 测试工具
CN115543880A (zh) 一种PCIe设备扩展装置
JP5561585B2 (ja) ユニット収容装置、ユニット、システム、ユニット収容装置の製造方法及びユニット制御方法。
EP2664935B1 (en) Automatic test equipment control device
US20060004533A1 (en) MCU test device
KR20070050592A (ko) 전자부품 실장 테스트용 접속장치
CN220671580U (zh) 服务器板卡测试平台、治具及系统
TWI416824B (zh) 轉接板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees