JP4601957B2 - 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション - Google Patents
取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション Download PDFInfo
- Publication number
- JP4601957B2 JP4601957B2 JP2003536866A JP2003536866A JP4601957B2 JP 4601957 B2 JP4601957 B2 JP 4601957B2 JP 2003536866 A JP2003536866 A JP 2003536866A JP 2003536866 A JP2003536866 A JP 2003536866A JP 4601957 B2 JP4601957 B2 JP 4601957B2
- Authority
- JP
- Japan
- Prior art keywords
- jtag
- sub
- submodules
- submodule
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 6
- 230000001960 triggered effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
Description
それから、コントロールユニット11は、他のサブモジュールのうちの1つのバイパスモードを解除するための、JTAGコマンドを発行する。この例では、サブモジュール13のバイパスモードが、ここで解除される(図7Bを参照)。コントロールユニット11は、サブモジュール13から、識別情報を読み込む。2つ以上のサブモジュールがある場合、すべてのサブモジュールの識別情報が読み込まれるまで、上述のステップが繰り返される。コントロールユニットは、1つ以上のサブモジュール12、13にパラメータを書き込むことができ、および/または、コントロールユニットは、1つ以上のサブモジュール12、13からパラメータを読み込むことができる。これが必要であるかどうかは、サブモジュールの種類による。コンフィギュレーションが変更されたかどうかを検出可能にするために、コンフィギュレーションは適時、再チェックされる。コンフィギュレーションが変更された場合は、上述のステップを繰り返すことができる。他の実施形態では、上述のステップは、所定の時間間隔で自動的に繰り返される。これはまた、コンフィギュレーション変更の検出および対処を確実に行わせる。
Claims (6)
- コントロールユニットと、サブモジュールを取り付け/接続するための複数のスロットとを備える電子装置の自動コンフィギュレーションのための方法であって、
a)JTAGコマンドを、前記コントロールユニットから前記サブモジュールへ、与えることにより、前記サブモジュールから識別情報を読み込むステップであって、当該読み込むステップは、
ステップ1):前記コントロールユニットから、JTAGコマンドを、第1サブモジュールへ送信して、前記第1サブモジュールをバイパスモードにし、
ステップ2):前記ステップ1)を、1つを除くすべてのサブモジュールがバイパスモードになるまで繰り返し、
ステップ3):識別情報を、バイパスモードでない1つの前記サブモジュールから、読み込み、
ステップ4):前記コントロールユニットから、JTAGコマンドを、バイパスモードでない1つの前記サブモジュールへ送信して、これをバイパスモードにし、
ステップ5):前記コントロールユニットから、JTAGコマンドを、他の1つのサブモジュールへ送信して、バイパスモードを解除し、
ステップ6):識別情報を、バイパスモードでない前記他の1つのサブモジュールから、読み込み、
ステップ7):前記ステップ4)から前記ステップ6)を、すべてのサブモジュールの識別情報が読み込まれるまで、繰り返す、
ことにより実行されるステップと、
b)JTAGコマンドを、前記コントロールユニットから前記サブモジュールへ、与えることにより、1つ以上の前記サブモジュールに、パラメータを書き込みおよび/または読み込むステップと、
c)サブモジュールが追加または取り外されたことを検出するために、前記電子装置のコンフィギュレーションを適時、再チェックするステップと、
d)コンフィギュレーションの変更が検出された場合に、上述のステップのいくつかまたはすべてを繰り返すステップと、
を含むことを特徴とする方法。 - 前記コンフィギュレーションの前記再チェックは、前記パラメータを1つ以上の前記サブモジュールに書き込んだ後に、前記パラメータを読み込むことによって行われる、ことを特徴とする請求項1に記載の方法。
- 前記JTAGコマンドは、前記コントロールユニットによって、前記サブモジュールをコントロールするために用いられる、ことを特徴とする請求項1又は請求項2に記載の方法。
- JTAG BYPASSコマンドが、前記コントロールユニットにより発行されて、前記サブモジュールを前記バイパスモードにする、ことを特徴とする請求項2との組み合わせにおける請求項3に記載の方法。
- JTAG IDCODEコマンドが、前記コントロールユニットにより発行されて、前記識別情報を、前記バイパスモードでないサブモジュールから読み込む、ことを特徴とする請求項2に記載の方法。
- いずれのJTAG命令も、いくつかまたはすべてのサブモジュールによって並列に実行可能であることを特徴とする請求項1、2、又は3に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01124735 | 2001-10-17 | ||
PCT/IB2002/004229 WO2003034202A2 (en) | 2001-10-17 | 2002-10-14 | On the fly configuration of electronic device with attachable sub-modules |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005510781A JP2005510781A (ja) | 2005-04-21 |
JP4601957B2 true JP4601957B2 (ja) | 2010-12-22 |
Family
ID=8178988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003536866A Expired - Fee Related JP4601957B2 (ja) | 2001-10-17 | 2002-10-14 | 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション |
Country Status (7)
Country | Link |
---|---|
US (1) | US7757029B2 (ja) |
EP (1) | EP1509847B1 (ja) |
JP (1) | JP4601957B2 (ja) |
KR (1) | KR100941563B1 (ja) |
CN (1) | CN100378701C (ja) |
AU (1) | AU2002334333A1 (ja) |
WO (1) | WO2003034202A2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1491058A4 (en) * | 2002-04-04 | 2005-10-05 | MODULAR TELEVISION PRODUCTS | |
KR100717480B1 (ko) * | 2003-03-27 | 2007-05-14 | 주식회사 아도반테스토 | 시험 장치 |
JP2005190083A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | 機能ブロックの制御装置および制御方法、機能ブロック、情報信号処理装置、並びにプログラムおよびそれを記録した媒体 |
US7404128B2 (en) * | 2004-02-17 | 2008-07-22 | Texas Instruments Incorporated | Serial data I/O on JTAG TCK with TMS clocking |
EP1784722A1 (en) * | 2004-09-02 | 2007-05-16 | Thomson Licensing | Method for dynamic configuration of an electronic system with variable input and output signals |
US7818640B1 (en) * | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
JP2007293518A (ja) * | 2006-04-24 | 2007-11-08 | Hitachi Ltd | コンピュータのシステム構成方法、コンピュータ及びシステム構成プログラム |
KR100872687B1 (ko) * | 2006-12-06 | 2008-12-10 | 문영택 | 레버형 도어록의 잠금버튼 |
US8037355B2 (en) | 2007-06-07 | 2011-10-11 | Texas Instruments Incorporated | Powering up adapter and scan test logic TAP controllers |
US8533545B2 (en) * | 2009-03-04 | 2013-09-10 | Alcatel Lucent | Method and apparatus for system testing using multiple instruction types |
CA2762184A1 (en) * | 2009-05-12 | 2010-11-18 | Icr Turbine Engine Corporation | Gas turbine energy storage and conversion system |
US8710953B2 (en) * | 2009-06-12 | 2014-04-29 | Microsoft Corporation | Automatic portable electronic device configuration |
US8589714B2 (en) | 2009-12-18 | 2013-11-19 | Texas Instruments Incorporated | Falling clock edge JTAG bus routers |
US8866334B2 (en) | 2010-03-02 | 2014-10-21 | Icr Turbine Engine Corporation | Dispatchable power from a renewable energy facility |
US8984895B2 (en) | 2010-07-09 | 2015-03-24 | Icr Turbine Engine Corporation | Metallic ceramic spool for a gas turbine engine |
EP2612009B1 (en) | 2010-09-03 | 2020-04-22 | ICR Turbine Engine Corporatin | Gas turbine engine |
US9051873B2 (en) | 2011-05-20 | 2015-06-09 | Icr Turbine Engine Corporation | Ceramic-to-metal turbine shaft attachment |
US10094288B2 (en) | 2012-07-24 | 2018-10-09 | Icr Turbine Engine Corporation | Ceramic-to-metal turbine volute attachment for a gas turbine engine |
CN115097905B (zh) * | 2022-08-25 | 2022-12-02 | 中关村科学城城市大脑股份有限公司 | 模块可拆卸的终端设备和模块应用安装方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4135240A (en) * | 1973-07-09 | 1979-01-16 | Bell Telephone Laboratories, Incorporated | Protection of data file contents |
US6522985B1 (en) * | 1989-07-31 | 2003-02-18 | Texas Instruments Incorporated | Emulation devices, systems and methods utilizing state machines |
JPH0477950A (ja) * | 1990-07-20 | 1992-03-12 | Fujitsu Ltd | マスタースレーブシステム |
US5132635A (en) * | 1991-03-05 | 1992-07-21 | Ast Research, Inc. | Serial testing of removable circuit boards on a backplane bus |
US5355369A (en) * | 1991-04-26 | 1994-10-11 | At&T Bell Laboratories | High-speed integrated circuit testing with JTAG |
JPH04336652A (ja) * | 1991-05-14 | 1992-11-24 | Kobe Nippon Denki Software Kk | コンピュータシステムハードウェア拡張方式 |
US5317697A (en) * | 1991-07-31 | 1994-05-31 | Synernetics Inc. | Method and apparatus for live insertion and removal of electronic sub-assemblies |
US5325368A (en) * | 1991-11-27 | 1994-06-28 | Ncr Corporation | JTAG component description via nonvolatile memory |
US5544309A (en) * | 1993-04-22 | 1996-08-06 | International Business Machines Corporation | Data processing system with modified planar for boundary scan diagnostics |
JPH0798686A (ja) | 1993-09-29 | 1995-04-11 | Toshiba Corp | 拡張ボード設定方式 |
US5617430A (en) * | 1993-12-22 | 1997-04-01 | International Business Machines Corporation | Testing system interconnections using dynamic configuration and test generation |
US5572141A (en) * | 1994-03-09 | 1996-11-05 | At&T Global Information Solutions Company | Memory metal hot plug connector and method |
JP3357534B2 (ja) * | 1995-10-06 | 2002-12-16 | 富士通株式会社 | テスト機構を有する処理システム |
US5852617A (en) * | 1995-12-08 | 1998-12-22 | Samsung Electronics Co., Ltd. | Jtag testing of buses using plug-in cards with Jtag logic mounted thereon |
JP3274604B2 (ja) * | 1996-04-26 | 2002-04-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 周辺デバイスの自動イネーブル方法 |
US6662240B1 (en) * | 1996-05-08 | 2003-12-09 | Ncr Corporation | Automated configuration of computer accessories |
US5764076A (en) * | 1996-06-26 | 1998-06-09 | Xilinx, Inc. | Circuit for partially reprogramming an operational programmable logic device |
JP3791859B2 (ja) * | 1996-10-30 | 2006-06-28 | 富士通株式会社 | ネットワークのスキャンパスを階層的に構成するスキャン装置および方法 |
JP3287539B2 (ja) * | 1996-11-13 | 2002-06-04 | 富士通株式会社 | テスト機構を有する処理システム |
JPH10307786A (ja) * | 1997-05-02 | 1998-11-17 | Nec Corp | 構成情報の変化検出、追加の方式 |
US6000051A (en) * | 1997-10-10 | 1999-12-07 | Logic Vision, Inc. | Method and apparatus for high-speed interconnect testing |
JPH11177569A (ja) * | 1997-12-15 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 情報配送装置、及びプラグアンドプレイシステム |
US6311242B1 (en) * | 1998-08-27 | 2001-10-30 | Apple Computer, Inc. | Method and apparatus for supporting dynamic insertion and removal of PCI devices |
JP2000122962A (ja) * | 1998-10-12 | 2000-04-28 | Nec Corp | コンピュータシステムの構成資源比較方式及び方法 |
US6425101B1 (en) * | 1998-10-30 | 2002-07-23 | Infineon Technologies North America Corp. | Programmable JTAG network architecture to support proprietary debug protocol |
US6363452B1 (en) * | 1999-03-29 | 2002-03-26 | Sun Microsystems, Inc. | Method and apparatus for adding and removing components without powering down computer system |
JP4505692B2 (ja) * | 1999-06-18 | 2010-07-21 | ソニー株式会社 | データ通信装置および方法、並びに記録媒体 |
TW484016B (en) * | 1999-07-28 | 2002-04-21 | Hitachi Ltd | Semiconductor integrated circuit and recording medium |
US6529987B1 (en) * | 1999-09-08 | 2003-03-04 | Intel Corporation | Hot pluggins in a PCI bus system |
US6975752B2 (en) * | 2001-01-31 | 2005-12-13 | General Electric Company | Imaging system including detector framing node |
US6901344B2 (en) * | 2003-02-11 | 2005-05-31 | Hewlett-Packard Development Company, L.P. | Apparatus and method for verification of system interconnect upon hot-plugging of electronic field replaceable units |
-
2002
- 2002-10-14 KR KR1020047005633A patent/KR100941563B1/ko not_active IP Right Cessation
- 2002-10-14 US US10/492,566 patent/US7757029B2/en not_active Expired - Fee Related
- 2002-10-14 WO PCT/IB2002/004229 patent/WO2003034202A2/en active Application Filing
- 2002-10-14 AU AU2002334333A patent/AU2002334333A1/en not_active Abandoned
- 2002-10-14 CN CNB028204956A patent/CN100378701C/zh not_active Expired - Fee Related
- 2002-10-14 JP JP2003536866A patent/JP4601957B2/ja not_active Expired - Fee Related
- 2002-10-14 EP EP02801456.1A patent/EP1509847B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN100378701C (zh) | 2008-04-02 |
JP2005510781A (ja) | 2005-04-21 |
WO2003034202A3 (en) | 2004-12-02 |
US20060090109A1 (en) | 2006-04-27 |
KR100941563B1 (ko) | 2010-02-10 |
EP1509847B1 (en) | 2014-12-31 |
AU2002334333A1 (en) | 2003-04-28 |
US7757029B2 (en) | 2010-07-13 |
WO2003034202A2 (en) | 2003-04-24 |
CN1698044A (zh) | 2005-11-16 |
EP1509847A2 (en) | 2005-03-02 |
KR20040052239A (ko) | 2004-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4601957B2 (ja) | 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション | |
US7231560B2 (en) | Apparatus and method for testing motherboard having PCI express devices | |
US5544309A (en) | Data processing system with modified planar for boundary scan diagnostics | |
US6425101B1 (en) | Programmable JTAG network architecture to support proprietary debug protocol | |
US20160259005A1 (en) | System debug using an all-in-one connector | |
EP3274836B1 (en) | System and method to enable closed chassis debug control interface using a usb type-c connector | |
JP2003529145A (ja) | 組込み自己試験を使用する信号相互接続を試験するシステムおよび方法 | |
EP2105752B1 (en) | Scan control method, scan control circuit and apparatus | |
US20010037418A1 (en) | Direct processor access via an external multi-purpose interface | |
CN106066453A (zh) | 串行线调试桥 | |
CN115496018A (zh) | 一种SoC芯片多版本验证方法、装置及设备 | |
US20080147901A1 (en) | Method and apparatus for interfacing to an integrated circuit that employs multiple interfaces | |
US7078929B1 (en) | Interface controller using JTAG scan chain | |
US20040193979A1 (en) | Circuit configurator arrangement and approach therefor | |
CN109425823B (zh) | Jtag接口中的顺序测试访问端口选择 | |
US7610532B2 (en) | Serializer/de-serializer bus controller interface | |
JP5176962B2 (ja) | プリント板接続試験装置および方法 | |
Johnson | Implementing serial bus interfaces using general purpose digital instrumentation | |
US20240303066A1 (en) | Server system and firmware updating method thereof | |
CN115422110A (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
JP3574103B2 (ja) | 集積回路およびそのテスト方法 | |
KR20050120350A (ko) | 입출력 포트의 다중화 장치 | |
US7117274B2 (en) | Graphical user interface and approach therefor | |
KR100617764B1 (ko) | 인터페이스 커넥터를 통해 검증 기기와 연결하기 위한이동통신 단말기와 그를 위한 확장 커넥터 | |
KR20050063998A (ko) | 멀티 프로세서 시스템에서의 전원 제어 장치 및 그를이용한 프로세서 테스트 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080528 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080912 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |