JP4601957B2 - 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション - Google Patents

取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション Download PDF

Info

Publication number
JP4601957B2
JP4601957B2 JP2003536866A JP2003536866A JP4601957B2 JP 4601957 B2 JP4601957 B2 JP 4601957B2 JP 2003536866 A JP2003536866 A JP 2003536866A JP 2003536866 A JP2003536866 A JP 2003536866A JP 4601957 B2 JP4601957 B2 JP 4601957B2
Authority
JP
Japan
Prior art keywords
jtag
sub
submodules
submodule
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003536866A
Other languages
English (en)
Other versions
JP2005510781A (ja
Inventor
ティエリー、ジェイ.シー.エイ.ボネット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2005510781A publication Critical patent/JP2005510781A/ja
Application granted granted Critical
Publication of JP4601957B2 publication Critical patent/JP4601957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、サブモジュールを取り付けることによって拡張または変更可能な電子装置の、自動コンフィギュレーションに関する。本発明は特に、携帯型電子装置に関する。
サブモジュールを取り付けることにより、必要に応じて拡張、変更、または適合が可能な、数多くの電子装置が存在する。特に、ハンドヘルド装置および家電機器は、基本システムを拡張するオプションが提示される場合、または、基本コンフィギュレーションの装置が提示する以上の機能を、ユーザが追加可能な場合、より魅力的なものとすることができる。
ハンドヘルド電話、例えば、GSM電話は、2つ例を挙げると、MP3機能またはラジオチューナを追加することにより、変更することが可能である。ほとんどの個人用携帯型情報端末(PDA: personal digital assistant)は、非常に小さいキーボードを有する。必要なときに、より大きなキーボードの取り付けが可能であれば、PDAは、ほとんど通常のパーソナルコンピュータ並に使用することができる。同様に、例えば、カメラやいくつかのスピーカを取り付けることにより、マルチメディア機能を追加することができる。
重要な課題は、サブモジュールの差し込みまたは取り外しの度に必要となる、再コンフィギュレーションである。再コンフィギュレーションは、ユーザが最初にマニュアルを読まずとも実行できるような、分かりやすくて信頼性の高いものでなければならない。いくつかのパーソナルコンピュータおよび同様のシステムは、プラグアンドプレイ(plug-and-play)と呼ばれる機能を有する。プラグアンドプレイは、基本的に、モジュール(例えば、PCIアダプタカード、周辺機器等)を、ハードウェアおよびソフトウェアコンフィギュレーションの問題について心配せずに、差し込むことが可能であることを意味する。コンピュータは、新しいモジュールを検出し、所与の環境に自動的に組み込むことができる。
JTAGは、集積回路(IC)またはボードテストのために特別に設計され、使用されているプロトコルである。JTAGの詳細は、IEEE規格1149.1−1990において定義されている。基本的に、JTAGの実施は、JTAGマスタ(JTAGコントローラとも呼ばれる)と、少なくとも1つのJTAGスレーブからなる。JTAGマスタは、JTAGスレーブをコントロールおよびテストするためのJTAG命令を発行する。
我々の知る限りでは、挿入可能または取り外し可能なサブモジュールを有する電子装置の自動コンフィギュレーションのためのプロトコルは、現在、存在しない。
本発明の目的は、従って、コンフィギュレーションが自動的に実行される、サブモジュールの取り付けによって拡張/変更可能な電子装置を提供することである。
本発明の目的は、従って、サブモジュールの取り付けまたは取り外し後の、電子装置の自動コンフィギュレーションのための方法を提供することである。
本発明に係る方法は、請求項1に請求されている。
さまざまな有益な方法が、請求項2から7に請求されている。
本発明に係る装置は、請求項8に請求されており、さまざまな有益な実施形態が、請求項9から17に請求されている。
本発明によると、標準JTAGプロトコル(ICまたはボードテストのために設計されたプロトコル)が、コンフィギュレーション目的のために使用される。JTAGプロトコルは、コントロールユニットと、サブモジュールを取り付け/接続するための複数のスロットとを備える電子装置の自動コンフィギュレーションのために用いられる。コンフィギュレーションは、サブモジュールからの識別情報の読み込み、1つ以上のサブモジュールへの、パラメータの書き込みおよび/または読み込み、サブモジュールが追加または取り外されたことを検出するための電子装置のコンフィギュレーションの適時の再チェック、コンフィギュレーションの変更が検出された場合に、これらのステップのいくつかまたはすべてを繰り返す、ことにより実行することができる。
本発明に係る装置は、コントロールユニットと、サブモジュールを取り付け/接続するための複数のスロットと、コントロールユニットを、スロットに取り付け/接続されたサブモジュールに相互接続するための手段とを備える。コントロールユニットは、サブモジュールをバイパスモードにし、サブモジュールから識別情報を読み込むための第1コマンドと、少なくとも1つのサブモジュールへパラメータを書き込み、および/または、少なくとも1つのサブモジュールからパラメータを読み込むための第2コマンドと、電子装置のコンフィギュレーションが、サブモジュールの追加または取り外しにより変更されているかどうかの再チェックるための第3コマンドとを、発行することができる。
本発明の他の利点を、詳細な実施形態と関連させて説明する。
本発明のさらに完全な説明、および、さらなる目的と利点のために、付属の図面と併せて、以下の説明を参照する。
本文脈において、電子装置という表現は、個人用携帯型情報端末(PDA)、携帯電話、コンピュータ端末、ハンドヘルドコンピュータ、カメラ、マルチメディア機器、家電機器、DECT装置、等を表わす。また、この列記は、完全なものではない。
サブモジュールの例としては、GSM/UMTSモデム、MP3プレイヤー、FMラジオ、PDA、カラーディスプレイ、キーボード、等が挙げられる。また、この列記は、完全なものではない。
本発明に従う電子装置10は、図1および2に示すように、メインコントロールプロセッサ11と、いくつかの取り付け/取り外し可能なサブモジュール12、13とを備える。電子装置10のメインボード14は、サブモジュール12、13の取り付けおよび取り外しを可能にするコネクタ15等を備える。バス構造、および、いくつかの相互接続が、コネクタ15をコントロールプロセッサ11に相互接続する。本実施形態においては、ループ相互接続16が、JTAG規格により規定されているように、TDIおよびTDOデータピンを直列接続する閉ループを形成する。空きスロット(サブモジュールが差し込まれていないスロット)がある場合、ループは、TDIデータピンおよびTDOデータピンを接続することにより、閉じられる。これら2つのピンに加えて、コネクタ15は、電子装置10で実行されるアプリケーションにより使用されるピン(アプリケーション接続17と呼ばれる)を備えることができ、また、JTAG規格により定義されている、TAPピンおよびTAP接続18を備えることができる。
システムハードウェアコンフィギュレーションは、所望のアプリケーションに応じて、電源を入れる前、またはアプリケーションの実行中に、新しいサブモジュールを挿入することにより、ユーザによって変更が可能である。図1では、電子装置10は、1つのサブモジュール12のみを備えたコンフィギュレーションで示されている。2つの空きスロットがあり、TDOおよびTDIピンが直列接続されている。図2では、同一の装置10が示されている。第2サブモジュール13が、取り付けられている。電子装置10のメインアプリケーションを実行しているコントロールプロセッサ11は、このシステムコンフィギュレーションの変更を、オンザフライで検出することができる。サブモジュールを、コネクタに挿入して、システムのコンフィギュレーションを変更できる。コントロールプロセッサ11は、例えば、電話アプリケーションまたはPDAアプリケーションといった、メインアプリケーションハードウェアおよびソフトウェアをサポートできる。コントロールプロセッサ11は、各サブモジュール12、13のスレーブJTAG20を直列にアクセスできる、マスタJTAGコントローラ19の機能を備える。これは、接続されたサブモジュール12、13の存在およびタイプを検出し、適宜に、アプリケーションソフトウェアを適合させる。サブモジュール12、13は、スレーブJTAGコントローラ20に加えて、アプリケーションに特定のハードウェアおよびソフトウェア(図1および2には図示せず)を備える。
本発明によると、標準JTAGプロトコルを用いて、サブモジュール12、13の接続および取り外しのリアルタイムでの検出、ならびに、各サブモジュール12、13へのいくつかのパラメータの読み込みおよび書き込みを行う。
本実施形態においては、コネクタ15は、少なくとも4つのピンを備えたJTAGコネクタであり、これらのピンは、TMS、TDI、TDO、TCLK、および、任意のピンとしてTRST_N、のテストアクセスポート(Test Access Port: TAP)ピンと互換性がある。他のピンは、例えば、メモリまたはデータ用のデータおよびアドレスバス、および、キーボード用のコントロールバスとして、アプリケーションにより使用可能である。JTAGコネクタ15は、メインボード14上で直列にリンクされている。コネクタ15が使われていない場合、ピンTDIおよびTDOは、機械的または電気的にショートされる。サブモジュールが挿入されると、ピンTDI、TDOは、スレーブJTAGコントローラ20の各ピンに接続される。ラインTCK、TMS、TRST_Nは、すべてのサブモジュール12、13に対して共通である。JTAG規格は、スレーブJTAGコントローラ20をリセットする他の方法をサポートしているため、TRST_Nピンは、取り除くことができる。
サブモジュール12の例を、図3に示す。各サブモジュールは、データレジスタ21に格納される、特定の(好ましくは固有の)識別子IDCODEを有する。この、32ビットでコード化された識別子は、JTAG規格と互換性を持つことができる。これは、バージョンナンバや、アプリケーションに使用される他のパラメータを含むことができ、これらは、TAPコネクタ15を通して読み込むことができる。この方法では、コントロールプロセッサ11は、どのサブモジュールが電子装置10に接続されているかを、既知の識別子IDCODEが検出されるまで、必要なだけ多くのビットをスキャンインすることにより、検出できる。通常、同一の概念が、すべてのコンポーネントが存在し、かつ、正しいタイプであるかどうかをチェックする際の、外部のテスト機器によるボードテストにも適用される。
サブモジュールは、標準JTAGコントローラ20を備え、この標準JTAGコントローラ20は、サブモジュール12上のスタンドアロンチップとして、または、サブモジュール12のチップ内に統合して、実現される。
スレーブJTAGコントローラ20は、JTAG(Join Test Action Group)規格に基づいている。JTAG規格の詳細な説明は、IEEE標準テストアクセスポートおよびバウンダリスキャンアーキテクチャ(IEEE Standard Test Access Port and Boundary-Scan Architecture)、IEEE規格1149.1−1990に記載されている。JTAGハードウェアは、テストアクセスポート(TAP)22、JTAGサブモジュール12に送られるコマンドを解釈するTAPコントローラ(TAPC)23、命令レジスタ(IR)24、およびテストデータレジスタ(TDR)25のグループ、を備える。IDCODEは、TDR25の1つ、すなわちレジスタ21に格納される。すべてのレジスタは、シフトレジスタにキャプチャすることができ、TDOポート26へシフトアウトするか、またはTDIポート27よりシフトインされた値からアップデートされる。
本実施形態においては、TAP22は、次のピンを備える。
TCK(Test clock):20MHzの範囲で動作し、アプリケーションクロックから独立したJTAGクロックである。
TDI(Test Data Input)27:JTAGコントローラ20内のシリアル入力であり、TCKの立ち上がりエッジにおいてサンプルされる。
TDO(Test Data Output)26:JTAGコントローラ20のシリアル出力であり、TCKの立ち下がりエッジにおいてサンプルされる。
TMS(Test Mode Select)28:TAPC23のコントロールに使用され、TCKの立ち上がりエッジにおいてサンプルされる。
TRST_N(Test Reset):TAPC23の任意の非同期リセットである。
好ましくは、TAPコントローラ23は、図4に示す次の有限状態マシン(Finite State Machine: FSM)の動作に従い、すべてのトランザクションがTMS入力28の状態によってコントロールされる。図4では、以下の表現が使用される。
キャプチャ:レジスタをシフトレジスタにおいてコピーする。
アップデート:シフトレジスタをレジスタにコピーする。
Update_IR状態に再度到達するまで、命令はアクティブのままである。
状態マシンのさらに詳細な説明は、上述のIEEE規格、および、米国特許6,000,051に記載されており、両者は参考のために引用される。
TAPコントローラ23は、命令レジスタIR24をアップデートする。次に、各命令が実行され、標準テスト手順を初期化、または、いくつかのデータレジスタTDR25を、TDI入力27とTDO出力26の間で接続することができ、これらを、ループ16およびコントロールプロセッサ11を介してスキャンインまたはスキャンアウトする。
標準JTAG命令は、次の通りである。
INTEST:テストに使用される。
EXTEST:テストに使用される。
SAMPLE/PRELOAD:テストに使用される。
BYPASS(ロジック“1”へのすべてのセットにおけるIRレジスタ24):この命令は、BYPASSレジスタ28を、TDI27とTDO26の間で接続する。
IDCODE:この命令は、サブモジュール12の識別コードを、TDI26とTDO27の間で接続する。
実行を簡易化するために、次の制限を持つことが好ましい。すべてのサブモジュールJTAG命令レジスタは、Ninstr_lengthビット(例えば、6ビット)と同一の長さを持ち、これにより、Ninstr_lengthを、パワー2の命令にコード化することができる。シンプルなスキームでは、各命令(標準の命令を除く)は、各サブモジュール12、13に含まれる特別なTDRレジスタ25の1つを、アドレスすることができる。異なる長さの命令レジスタを有するスキームが開発可能であるが、これは、コンフィギュレーション検出をより複雑にする。本発明の本実施形態のために、いくつかのアプリケーションデータレジスタTDR25が、リセット時、または、サブモジュール12、13のパラメータによる動作中に初期化され、コントロールプロセッサ11によって読み込まれる。同一または他のレジスタを書き込んで、サブモジュール12、13のコンフィギュレーションパラメータを設定することができる。これらのデータレジスタ25にアクセスするために、新しいアプリケーション特定命令が、例えば次のように、標準の命令に追加される。
CONFIG_REGx:TDI27とTDO26の間の現在のサブモジュールのレジスタREGxを接続する。キャプチャ、シフト、およびアップデートのアクションが実行可能である。
本発明によると、コントロールプロセッサ11は、図5に示すように、特定のマスタJTAGコントローラ19を備え、これは、サブモジュール12、13のスレーブJTAGコントローラ20を監視する。標準のJTAGテスト環境(IEEE規格により指定されているような)においては、この機能は、テスト機器により行われる。マスタJTAGコントローラ19は、以下に説明するように、マイクロプロセッサで実行しているソフトウェアにおいて、または、ハードウェアにおいて実行できる。
図5において、マスタJTAGコントローラ19のマイクロプロセッサ実行が示される。マスタJTAGコントローラ19は、マイクロプロセッサ29で実行中のソフトウェアによって完全に実行される。マイクロプロセッサ29は、TDO、TMS、TRST_Nのドライブ、および、TDI入力の入力、が可能なパラレルポート30を備える。マイクロプロセッサ29は、電子装置10のメインアプリケーション31、例えば、携帯電話用の電話アプリケーションの実行に用いられるマイクロプロセッサと同一としてもよい。
マイクロプロセッサ29で実行中のソフトウェアは、メインアプリケーション31からパラメータ付きのコマンドを受信し、サブモジュール12、13からのパラメータ付きのシステムコンフィギュレーションを返す。この動作の詳細な説明は、次章で述べる。次のように、マイクロプロセッサ29は、信号TCK、TMS、TDO、TRST_Nのすべての波形を生成し、マスタ用のJTAGプロトコル(スレーブと比較して、逆のバイナリ極性)に従って、入力TDIの状態をサンプリングする。
TDOは、TCKの立ち下がりエッジにてトリガされる。
TMSは、TCKの立ち下がりエッジにてトリガされる。
TDIは、TCKの立ち上がりエッジにてトリガされる。
代わりに、JTAGマスタコントローラ19は、図6に示すように、完全にハードウェア内で実行可能である。このようなハードウェア実行の1つの実現可能なブロック図を、図6に示す。JTAGマスタコントローラ19は、以下を備える。
中央有限状態マシン(Finite State Machine: FSM)32:アプリケーション31からコマンドを受信し、JTAGラインをコントロールする。状態ワードを、アプリケーション31に、状態レジスタ33を通して返す。これは、ソフトウェアまたはインタラプトの有効化によってポールすることができる。
アプリケーションインタフェース34:アプリケーション31による、FSM32のコントロール、および、パラレルバス35を通した入力、出力レジスタの読み込み/書き込み、を可能にする。ビットNrの数は、好ましくは、マイクロプロセッサ36のワード長と同一であり、例えば、IDCODE長のように32ビットである。また、例えば、フィリップスIICインタフェース、UARTまたは他の任意の標準シリアルインタフェースによる、シリアルアクセスも可能である。マイクロプロセッサ36は、CPU(例えば、電子装置10の中央処理装置)としてもよい。
出力およびシフトレジスタ37:アプリケーション31は、出力レジスタ37にワードをロードし、このワードは、FSM32のコントロール下で、TDOピン38にシフトアウトされる。データは、TDOピン38を介して、JTAGスレーブ20内にシフトアウトされる。
入力およびシフトレジスタ39:アプリケーション31は、FSM32のコントロール下で、TDIピン40からシフトインされたワードを読み込むことができる。すなわち、JTAGスレーブ20からのデータが、TDIピン40を介して受信される。データは、状態マシン32によって直接読み込む(これは、相互接続42を介して行われる)か、または、データは、シフトレジスタ39を介して読み込むことができる。
すべてのブロックは、イベントがトリガされ、TCKの両方のエッジにおいて、他がサンプリングされるにつれて、TCKと比較した二重周波数のクロックによって、クロックされる。JTAGピンのタイミングは、上述の引用文献において説明されている、マスタ用のJTAGプロトコルに従う。
以下のセクションでは、マスタ19およびスレーブJTAGコントローラ20の動作を説明する。このセクションは、これらのコントローラ19および20の動作に関する、より詳細な情報を提供する。
マスタJTAGコントローラ19により行われる動作は、以下の通りである。
スレーブJTAGコントローラ20のリセット:パワーアップの際、および、アプリケーションの実行中に、スレーブJTAGコントローラ20がリセットされる。すべてのスレーブのリセットは、ピンTRST_Nを有効化する、または、TMSを常にハイにし、JTAGプロトコルに従ってTCKをクロッキングすることのいずれかで、行うことができる。動作中に、システムコンフィギュレーションが定義されなければ、スレーブのリセットを行う必要がある。このリセットは、アプリケーション特定のデータレジスタに影響を与えない。
システムコンフィギュレーションのチェック:マスタコントローラ19が、JTAGコマンドをスキャンアウトし、接続されたサブモジュール12、13の数を検出するとともに、これらサブモジュール12、13の識別コード(識別情報)を探し出す。コンフィギュレーションは、例えば、パラメータのリストとして、メインアプリケーション31へ返される。また、マスタコントローラ19は、どのコネクタに、どのサブモジュール12、13が接続されているかについて学習する。チェックを、少なくとも2回繰り返し、サブモジュール12、13の差し込み、取り外しによる一時的な値が記録されていないことを確かめる。この動作を、アプリケーション31の実行中に、好ましくは一定間隔(例えば2秒)で連続的に繰り返して、コンフィギュレーションの変更(サブモジュールの取り外し、サブモジュールの追加)を検出する。JTAGプロトコルに従って、リセット後に、各スレーブのIDCODEを、これらスレーブの命令レジスタ24にロードする。Shift_IR状態にあるすべてのスレーブTAPCコントローラ20をドライブすることによって、マスタコントローラ19内に、すべてのサブモジュール12、13のIDCODEをスキャンインすることが可能である。STARTと呼ばれる特定のバイナリパターンを、マスタ19からシフトアウトすることができる。シフト動作は、STARTパターンが、マスタ入力シフトレジスタ39にて検出されるまで繰り返される。サブモジュール(Nmodules)の数、および、これらサブモジュールの、スキャンチェーンに沿った位置を、決定することが可能である。
サブモジュールのパラメータの読み込みまたは書き込み:マスタJTAGコントローラ19が、専用のJTAG命令により、定義されたサブモジュール12または13のTDRにアクセスする。特定のサブモジュール12のデータレジスタ25を読み込むには、他のサブモジュール13を、バイパス命令によってバイパスモードにし、このレジスタの読み込み命令によって、特定のモジュール12をロードすれば十分である。次に、マスタJTAGコントローラ19は、すべてのスレーブコントローラ20を、状態Shift_DRにドライブし、データレジスタをシフトアウトする。シーケンスの長さは、各バイパスレジスタが、1ビットのみとして知られ、DRレジスタの長さが、IDCODE情報から推論される。いくつかのモジュールパラメータは、同一のシフトシーケンスで読み込むことができる。書き込み動作は、シーケンスをシフトインし、スレーブをUpdate_DR状態にドライブすることによって行われる。この場合はまた、異なるモジュール内のいくつかのパラメータを、同一のシフトシーケンスで書き込むことができる。また、読み込みおよび書き込み動作も、同一のシフトシーケンスで行うことができ、まず、スレーブFSMがCapture_DRに行き、シフトが発生し、次にUpdate_DRが実行される。
サブモジュールの書き込み動作チェック:サブモジュール12または13に書き込みした後に、一方で、サブモジュール12または13が取り外されていないことをチェックすることが重要である。これを行うには、例えば、チェックコンフィギュレーションを再スタートするか、または、同一レジスタへの読み込みを実行する。
コントロールプロセッサ11は、新しいサブモジュール12または13の挿入を検出すると、アプリケーションソフトウェア31のパラメータを動的に変更する。例えば、キーボードが接続されると、電子メールは、電話キーボードでなく、このキーボードを通して入力される。大きなカラーディスプレイが差し込まれると、グラフィックがこのディスプレイへ転送され、画像解像度を調整する。これらすべてのコンフィギュレーション変更は、ユーザに対して透過であり、キーボードを通したサブモジュールタイプの宣言や、電子装置10の再起動は、必要とされない。
JTAGによる自動オンザフライコンフィギュレーションの1つの方法を、図7Aおよび7Bとともに説明する。第1ステップにおいて、コントロールユニット11が、JTAGコマンドを第1サブモジュール13に送信し、第1サブモジュール13をバイパスモードにする。バイパスモードでは、参照番号41で示すように、各サブモジュールのTDIピンおよびTDOピンが相互接続される。このステップは、1つのサブモジュール(図7Aでは、サブモジュール12)を除いて、他のすべてのサブモジュール(この場合、サブモジュール12の他は1つのみ)が、バイパスモードになるまで繰り返される。すなわち、コントロールユニット11は、1つを除くすべてのサブモジュールをバイパスモードにするために、JTAGコマンドを、1つを除くすべてのサブモジュールに送信する。次に、識別情報が、バイパスモードでない1つのサブモジュール12から読み込まれる(図7Aを参照)。続くステップでは、コントロールユニット11は、JTAGコマンドを、バイパスモードでない1つのサブモジュール12に送信し、これをバイパスモードにする。
それから、コントロールユニット11は、他のサブモジュールのうちの1つのバイパスモードを解除するための、JTAGコマンドを発行する。この例では、サブモジュール13のバイパスモードが、ここで解除される(図7Bを参照)。コントロールユニット11は、サブモジュール13から、識別情報を読み込む。2つ以上のサブモジュールがある場合、すべてのサブモジュールの識別情報が読み込まれるまで、上述のステップが繰り返される。コントロールユニットは、1つ以上のサブモジュール12、13にパラメータを書き込むことができ、および/または、コントロールユニットは、1つ以上のサブモジュール12、13からパラメータを読み込むことができる。これが必要であるかどうかは、サブモジュールの種類による。コンフィギュレーションが変更されたかどうかを検出可能にするために、コンフィギュレーションは適時、再チェックされる。コンフィギュレーションが変更された場合は、上述のステップを繰り返すことができる。他の実施形態では、上述のステップは、定の時間間隔で自動的に繰り返される。これはまた、コンフィギュレーション変更の検出および対処を確実に行わせる。
本発明の一実施形態によれば、第1ステップにおけるJTAGマスタコントローラ19は、サブモジュールが存在するかどうかを判断し、存在する場合は、いくつのサブモジュールが存在するかを判断する。それから、1つのサブモジュールから他のサブモジュールへ、順次、識別情報を読み込み、どのサブモジュールがあるのかを学習する。必要であれば、JTAGマスタコントローラ19は、1つ以上のサブモジュールにパラメータを書き込み、電子装置10との適切な相互動作を確実に行わせる。
本発明の他の実施形態においては、1つの特定のサブモジュールをIDCODEモードにし、かつ、他をバイパスモードにすることなしに、IDCODEを読み取ることができる。すべてのサブモジュールは、JTAGマスタからIDCODE命令を受信することができ、データシフトが、すべての存在するIDCODEを、同一のシーケンスで読み込む。
サブモジュールへのパラメータの書き込み、または、サブモジュールからのパラメータの読み込みに、同様の原則を適用することができる。すなわち、同一の命令を、すべてのサブモジュールに送り、パラメータを読み込みまたは書き込みすることができる。
他の実施形態では、各サブモジュールを、1つずつアドレスし、他のすべてのサブモジュールをバイパスモードにする。
1つの特定の実施形態では、空きスロットまたはベイは、サブモジュールが差し込まれていない場合は、単純にTDIおよびTDOピンを接続する、スイッチまたは同様の手段を備える。同様に、サブモジュールの取り外し後に、手動で設定が可能なジャンパを、使用することができる。このジャンパは、TDIおよびTDOピンを接続する。
個別の実施形態の文脈において説明された、本発明のさまざまな機能は、明確さの観点から、単一の実施形態において、コンビネーションとして提供することもできる、と認識される。逆に、単一の実施形態の文脈において説明された、本発明のさまざまな機能は、簡潔さの観点から、個別に、または、いずれかの適切なサブコンビネーションにおいて、提供することもできる。
図面および明細書において、本発明の好適な実施形態を述べたが、特定の用語が使用されているにもかかわらず、このように提供された説明では、一般的かつ描写的な意味の用語法のみを用いるものであり、これは、限定を目的とするものではない。
図1は、1つのサブモジュールおよび2つの空きスロットを備える、本発明に係る電子装置の概略図である。 図2は、2つのサブモジュールおよび1つの空きスロットを備える、本発明に係る電子装置の概略図である。 図3は、本発明に係る、サブモジュールで使用されるJTAGスレーブの概略ブロック図である。 図4は、本発明に係る、スレーブプロセッサのコントロールプロセッサにおいて使用される状態マシンの概略表現である。 図5は、本発明に係る、マイクロプロセッサとともに実施されるコントロールプロセッサの概略ブロック図である。 図6は、本発明に係る、専用ハードウェアとともに実施されるコントロールプロセッサの概略ブロック図である。 図7Aは、本発明に係る、2つのステップの概略描写である。 図7Bは、本発明に係る、2つのステップの概略描写である。

Claims (6)

  1. コントロールユニットと、サブモジュールを取り付け/接続するための複数のスロットとを備える電子装置の自動コンフィギュレーションのための方法であって、
    a)JTAGコマンドを、前記コントロールユニットから前記サブモジュールへ、与えることにより、前記サブモジュールから識別情報を読み込むステップであって、当該読み込むステップは、
    ステップ1):前記コントロールユニットから、JTAGコマンドを、第1サブモジュールへ送信して、前記第1サブモジュールをバイパスモードにし、
    ステップ2):前記ステップ1)を、1つを除くすべてのサブモジュールがバイパスモードになるまで繰り返し、
    ステップ3):識別情報を、バイパスモードでない1つの前記サブモジュールから、読み込み、
    ステップ4):前記コントロールユニットから、JTAGコマンドを、バイパスモードでない1つの前記サブモジュールへ送信して、これをバイパスモードにし、
    ステップ5):前記コントロールユニットから、JTAGコマンドを、他の1つのサブモジュールへ送信して、バイパスモードを解除し、
    ステップ6):識別情報を、バイパスモードでない前記他の1つのサブモジュールから、読み込み、
    ステップ7):前記ステップ4)から前記ステップ6)を、すべてのサブモジュールの識別情報が読み込まれるまで、繰り返す、
    ことにより実行されるステップと、
    b)JTAGコマンドを、前記コントロールユニットから前記サブモジュールへ、与えることにより、1つ以上の前記サブモジュールに、パラメータを書き込みおよび/または読み込むステップと、
    c)サブモジュールが追加または取り外されたことを検出するために、前記電子装置のコンフィギュレーションを適時、再チェックするステップと、
    d)コンフィギュレーションの変更が検出された場合に、上述のステップのいくつかまたはすべてを繰り返すステップと、
    を含むことを特徴とする方法。
  2. 前記コンフィギュレーションの前記再チェックは、前記パラメータを1つ以上の前記サブモジュールに書き込んだ後に、前記パラメータを読み込むことによって行われる、ことを特徴とする請求項1に記載の方法。
  3. 前記JTAGコマンドは、前記コントロールユニットによって、前記サブモジュールをコントロールするために用いられる、ことを特徴とする請求項1又は請求項2に記載の方法。
  4. JTAG BYPASSコマンドが、前記コントロールユニットにより発行されて、前記サブモジュールを前記バイパスモードにする、ことを特徴とする請求項2との組み合わせにおける請求項3に記載の方法。
  5. JTAG IDCODEコマンドが、前記コントロールユニットにより発行されて、前記識別情報を、前記バイパスモードでないサブモジュールから読み込む、ことを特徴とする請求項2に記載の方法。
  6. いずれのJTAG命令も、いくつかまたはすべてのサブモジュールによって並列に実行可能であることを特徴とする請求項1、2、又は3に記載の方法。
JP2003536866A 2001-10-17 2002-10-14 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション Expired - Fee Related JP4601957B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01124735 2001-10-17
PCT/IB2002/004229 WO2003034202A2 (en) 2001-10-17 2002-10-14 On the fly configuration of electronic device with attachable sub-modules

Publications (2)

Publication Number Publication Date
JP2005510781A JP2005510781A (ja) 2005-04-21
JP4601957B2 true JP4601957B2 (ja) 2010-12-22

Family

ID=8178988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003536866A Expired - Fee Related JP4601957B2 (ja) 2001-10-17 2002-10-14 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション

Country Status (7)

Country Link
US (1) US7757029B2 (ja)
EP (1) EP1509847B1 (ja)
JP (1) JP4601957B2 (ja)
KR (1) KR100941563B1 (ja)
CN (1) CN100378701C (ja)
AU (1) AU2002334333A1 (ja)
WO (1) WO2003034202A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1491058A4 (en) * 2002-04-04 2005-10-05 MODULAR TELEVISION PRODUCTS
KR100717480B1 (ko) * 2003-03-27 2007-05-14 주식회사 아도반테스토 시험 장치
JP2005190083A (ja) * 2003-12-25 2005-07-14 Sony Corp 機能ブロックの制御装置および制御方法、機能ブロック、情報信号処理装置、並びにプログラムおよびそれを記録した媒体
US7404128B2 (en) * 2004-02-17 2008-07-22 Texas Instruments Incorporated Serial data I/O on JTAG TCK with TMS clocking
EP1784722A1 (en) * 2004-09-02 2007-05-16 Thomson Licensing Method for dynamic configuration of an electronic system with variable input and output signals
US7818640B1 (en) * 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
JP2007293518A (ja) * 2006-04-24 2007-11-08 Hitachi Ltd コンピュータのシステム構成方法、コンピュータ及びシステム構成プログラム
KR100872687B1 (ko) * 2006-12-06 2008-12-10 문영택 레버형 도어록의 잠금버튼
US8037355B2 (en) 2007-06-07 2011-10-11 Texas Instruments Incorporated Powering up adapter and scan test logic TAP controllers
US8533545B2 (en) * 2009-03-04 2013-09-10 Alcatel Lucent Method and apparatus for system testing using multiple instruction types
CA2762184A1 (en) * 2009-05-12 2010-11-18 Icr Turbine Engine Corporation Gas turbine energy storage and conversion system
US8710953B2 (en) * 2009-06-12 2014-04-29 Microsoft Corporation Automatic portable electronic device configuration
US8589714B2 (en) 2009-12-18 2013-11-19 Texas Instruments Incorporated Falling clock edge JTAG bus routers
US8866334B2 (en) 2010-03-02 2014-10-21 Icr Turbine Engine Corporation Dispatchable power from a renewable energy facility
US8984895B2 (en) 2010-07-09 2015-03-24 Icr Turbine Engine Corporation Metallic ceramic spool for a gas turbine engine
EP2612009B1 (en) 2010-09-03 2020-04-22 ICR Turbine Engine Corporatin Gas turbine engine
US9051873B2 (en) 2011-05-20 2015-06-09 Icr Turbine Engine Corporation Ceramic-to-metal turbine shaft attachment
US10094288B2 (en) 2012-07-24 2018-10-09 Icr Turbine Engine Corporation Ceramic-to-metal turbine volute attachment for a gas turbine engine
CN115097905B (zh) * 2022-08-25 2022-12-02 中关村科学城城市大脑股份有限公司 模块可拆卸的终端设备和模块应用安装方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135240A (en) * 1973-07-09 1979-01-16 Bell Telephone Laboratories, Incorporated Protection of data file contents
US6522985B1 (en) * 1989-07-31 2003-02-18 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
JPH0477950A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd マスタースレーブシステム
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
JPH04336652A (ja) * 1991-05-14 1992-11-24 Kobe Nippon Denki Software Kk コンピュータシステムハードウェア拡張方式
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
US5325368A (en) * 1991-11-27 1994-06-28 Ncr Corporation JTAG component description via nonvolatile memory
US5544309A (en) * 1993-04-22 1996-08-06 International Business Machines Corporation Data processing system with modified planar for boundary scan diagnostics
JPH0798686A (ja) 1993-09-29 1995-04-11 Toshiba Corp 拡張ボード設定方式
US5617430A (en) * 1993-12-22 1997-04-01 International Business Machines Corporation Testing system interconnections using dynamic configuration and test generation
US5572141A (en) * 1994-03-09 1996-11-05 At&T Global Information Solutions Company Memory metal hot plug connector and method
JP3357534B2 (ja) * 1995-10-06 2002-12-16 富士通株式会社 テスト機構を有する処理システム
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
JP3274604B2 (ja) * 1996-04-26 2002-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 周辺デバイスの自動イネーブル方法
US6662240B1 (en) * 1996-05-08 2003-12-09 Ncr Corporation Automated configuration of computer accessories
US5764076A (en) * 1996-06-26 1998-06-09 Xilinx, Inc. Circuit for partially reprogramming an operational programmable logic device
JP3791859B2 (ja) * 1996-10-30 2006-06-28 富士通株式会社 ネットワークのスキャンパスを階層的に構成するスキャン装置および方法
JP3287539B2 (ja) * 1996-11-13 2002-06-04 富士通株式会社 テスト機構を有する処理システム
JPH10307786A (ja) * 1997-05-02 1998-11-17 Nec Corp 構成情報の変化検出、追加の方式
US6000051A (en) * 1997-10-10 1999-12-07 Logic Vision, Inc. Method and apparatus for high-speed interconnect testing
JPH11177569A (ja) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd 情報配送装置、及びプラグアンドプレイシステム
US6311242B1 (en) * 1998-08-27 2001-10-30 Apple Computer, Inc. Method and apparatus for supporting dynamic insertion and removal of PCI devices
JP2000122962A (ja) * 1998-10-12 2000-04-28 Nec Corp コンピュータシステムの構成資源比較方式及び方法
US6425101B1 (en) * 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
US6363452B1 (en) * 1999-03-29 2002-03-26 Sun Microsystems, Inc. Method and apparatus for adding and removing components without powering down computer system
JP4505692B2 (ja) * 1999-06-18 2010-07-21 ソニー株式会社 データ通信装置および方法、並びに記録媒体
TW484016B (en) * 1999-07-28 2002-04-21 Hitachi Ltd Semiconductor integrated circuit and recording medium
US6529987B1 (en) * 1999-09-08 2003-03-04 Intel Corporation Hot pluggins in a PCI bus system
US6975752B2 (en) * 2001-01-31 2005-12-13 General Electric Company Imaging system including detector framing node
US6901344B2 (en) * 2003-02-11 2005-05-31 Hewlett-Packard Development Company, L.P. Apparatus and method for verification of system interconnect upon hot-plugging of electronic field replaceable units

Also Published As

Publication number Publication date
CN100378701C (zh) 2008-04-02
JP2005510781A (ja) 2005-04-21
WO2003034202A3 (en) 2004-12-02
US20060090109A1 (en) 2006-04-27
KR100941563B1 (ko) 2010-02-10
EP1509847B1 (en) 2014-12-31
AU2002334333A1 (en) 2003-04-28
US7757029B2 (en) 2010-07-13
WO2003034202A2 (en) 2003-04-24
CN1698044A (zh) 2005-11-16
EP1509847A2 (en) 2005-03-02
KR20040052239A (ko) 2004-06-22

Similar Documents

Publication Publication Date Title
JP4601957B2 (ja) 取り付け可能なサブモジュールを有する電子装置のオンザフライコンフィギュレーション
US7231560B2 (en) Apparatus and method for testing motherboard having PCI express devices
US5544309A (en) Data processing system with modified planar for boundary scan diagnostics
US6425101B1 (en) Programmable JTAG network architecture to support proprietary debug protocol
US20160259005A1 (en) System debug using an all-in-one connector
EP3274836B1 (en) System and method to enable closed chassis debug control interface using a usb type-c connector
JP2003529145A (ja) 組込み自己試験を使用する信号相互接続を試験するシステムおよび方法
EP2105752B1 (en) Scan control method, scan control circuit and apparatus
US20010037418A1 (en) Direct processor access via an external multi-purpose interface
CN106066453A (zh) 串行线调试桥
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
US20080147901A1 (en) Method and apparatus for interfacing to an integrated circuit that employs multiple interfaces
US7078929B1 (en) Interface controller using JTAG scan chain
US20040193979A1 (en) Circuit configurator arrangement and approach therefor
CN109425823B (zh) Jtag接口中的顺序测试访问端口选择
US7610532B2 (en) Serializer/de-serializer bus controller interface
JP5176962B2 (ja) プリント板接続試験装置および方法
Johnson Implementing serial bus interfaces using general purpose digital instrumentation
US20240303066A1 (en) Server system and firmware updating method thereof
CN115422110A (zh) 电子设备和PCIE Switch芯片的端口配置方法
JP3574103B2 (ja) 集積回路およびそのテスト方法
KR20050120350A (ko) 입출력 포트의 다중화 장치
US7117274B2 (en) Graphical user interface and approach therefor
KR100617764B1 (ko) 인터페이스 커넥터를 통해 검증 기기와 연결하기 위한이동통신 단말기와 그를 위한 확장 커넥터
KR20050063998A (ko) 멀티 프로세서 시스템에서의 전원 제어 장치 및 그를이용한 프로세서 테스트 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080528

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees