KR20040052239A - 전자 장치 및 전자 장치의 자동 설정 방법 - Google Patents

전자 장치 및 전자 장치의 자동 설정 방법 Download PDF

Info

Publication number
KR20040052239A
KR20040052239A KR10-2004-7005633A KR20047005633A KR20040052239A KR 20040052239 A KR20040052239 A KR 20040052239A KR 20047005633 A KR20047005633 A KR 20047005633A KR 20040052239 A KR20040052239 A KR 20040052239A
Authority
KR
South Korea
Prior art keywords
sub
modules
module
control unit
jtag
Prior art date
Application number
KR10-2004-7005633A
Other languages
English (en)
Other versions
KR100941563B1 (ko
Inventor
보네트씨어리제이씨에이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040052239A publication Critical patent/KR20040052239A/ko
Application granted granted Critical
Publication of KR100941563B1 publication Critical patent/KR100941563B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

전자 장치(10)는 제어 유닛(control unit)(11), 서브-모듈(sub-modules)(12, 13)을 부착/접속하는 복수의 슬롯(slots)(15), 제어 유닛(11)과 슬롯(15)에 부착/접속되는 서브-모듈(12, 13)을 상호 접속하는 수단(15, 16, 17)을 포함한다. 제어 유닛(11)은 서브-모듈(12, 13)을 바이패스 모드(by-pass mode)에 있게 하고, 서브-모듈(12, 13)에서 식별 정보를 판독하고, 적어도 하나의 서브-모듈(12, 13)에 파라미터를 기록 및/또는 파라미터를 판독하고, 서브-모듈(12, 13)을 추가하거나 제거함으로써 전자 장치(10)의 설정이 변경되었는지 여부를 재검사하기 위해서 커맨드를 발행할 수 있다.

Description

전자 장치 및 전자 장치의 자동 설정 방법{ON THE FLY CONFIGURATION OF ELECTRONIC DEVICE WITH ATTACHABLE SUB-MODULES}
필요에 따라 서브-모듈을 부착함으로써 확장, 변경 또는 개조될 수 있는 여러 전자 장치가 존재한다. 특히 휴대형 장치(handheld devices) 및 소비자 가전(consumer devices)에 기본 시스템을 확장시키는 옵션을 제공하거나, 사용자가 장치의 기본 설정에서 제공하는 것을 초과하는 특징부를 추가할 수 있게 하면 더욱 유용할 것이다.
예를 들면, GSM 전화기 등의 휴대형 전화기에 대해 2개의 예시만을 든다면, 예컨대 MP3 피처 또는 라디오 튜너(radio tuner)를 추가함으로써 변경될 수 있다. 대부분의 개인 휴대 정보 단말기(personal digital assistant : PDA)는 매우 작은 키보드를 갖는다. 필요한 경우 더 큰 키보드를 부착할 수 있다면, PDA는 거의 통상적인 퍼스널 컴퓨터와 마찬가지로 사용될 수 있을 것이다. 이와 마찬가지로, 예를 들면 카메라 또는 몇 개의 스피커를 부착할 수 있게 함으로써 멀티미디어 기능을 추가할 수도 있을 것이다.
주요한 문제점은 서브-모듈(sub-module)이 플러그 인(plugged in)되거나 제거될 때마다 재설정(re-configuration)이 필수적이라는 것이다. 재설정은, 사용자가 먼저 사용 설명서를 판독하지 않고도 수행할 수 있도록 간단하고 신뢰성이 있어야 한다. 몇몇 퍼스널 컴퓨터 및 유사한 시스템은 플러그 앤 플레이(plug-and-play)로 지칭되는 특징부를 갖는다. 플러그 앤 플레이는 기본적으로 하드웨어 및 소프트웨어 설정의 문제에 대한 우려 없이도 모듈(예를 들면, PCI 어댑터 카드(PCI adapter card), 주변 장치 등)을 플러그 인할 수 있는 수단이다. 컴퓨터는 새로운 모듈을 검출할 수 있고, 주어진 환경 내에 이것을 자동적으로 내장할 수 있다.
JTAG는 집적 회로(IC) 또는 보드 테스트를 위해서 특별히 설계되고 사용되는 프로토콜(protocol)이다. JTAG에 대한 세부 사항은 IEEE 표준 1149.1-1990에 정의되어 있다. 기본적으로, JTAG 구현은 JTAG 마스터(JTAG master)(JTAG 제어기로도 지칭됨) 및 적어도 하나의 JTAG 슬레이브(JATAG slave)를 포함한다. JTAG 마스터는 JTAG 인스트럭션을 발행하여 JTAG 슬레이브를 제어하고 테스트한다.
지금까지 알려진 바로는, 현재 삽입하거나 제거할 수 있는 서브-모듈을 갖는 전자 장치의 자동 설정을 위한 프로토콜이 존재하지 않는다.
본 발명은 전자 장치의 자동 설정(automatic configuration)에 관한 것으로서, 이 전자 장치는 서브-모듈(sub-module)을 부착함으로써 확장 또는 변경될 수 있다. 보다 구체적으로는, 휴대용 전자 장치에 관련된다.
도 1은 하나의 서브-모듈 및 2개의 공백 슬롯을 포함하는 본 발명에 따른 전자 장치의 개략도,
도 2는 2개의 서브-모듈 및 하나의 공백 슬롯을 포함하는 본 발명에 따른 전자 장치의 개략도,
도 3은 본 발명에 따라 서브-모듈 내에서 사용되는 JTAG 슬레이브의 개략적인 블록도,
도 4는 본 발명에 따른 슬레이브 프로세서의 제어 프로세서에서 이용되는 상태 머신을 개략적으로 나타내는 도면,
도 5는 본 발명에 따른 마이크로프로세서로 구현되는 제어 프로세서의 개략적인 블록도,
도 6은 본 발명에 따른 전용 하드웨어로 구현되는 제어 프로세서의 개략적인 블록도,
도 7(a), 7(b)는 본 발명에 따른 2개의 단계를 개략적으로 나타내는 도면.
그러므로, 본 발명의 목적은 서브-모듈을 부착함으로써 강화/변경될 수 있는 전자 장치를 제공하고, 그것으로 설정을 자동적으로 수행하는 것이다.
그러므로 본 발명의 목적은 서브-모듈이 부착 또는 제거된 후에 전자 장치를 자동 설정하는 방법을 제공하는 것이다.
본 발명에 따르면, 이 방법은 청구항 1에 청구되어 있다.
여러 유용한 방법은 청구항 2 내지 청구항 7에 청구되어 있다.
본 발명에 따른 장치는 청구항 8에 청구되어 있고, 여러 유용한 실시예는 청구항 9 내지 청구항 17에 청구되어 있다.
본 발명에 따르면, 설정 목적을 위해서 표준 JTAG 프로토콜(IC 또는 보드 테스트를 위해서 설계된 프로토콜)을 사용하였다. 제어 유닛 및 서브-모듈을 부착/접속하는 복수의 슬롯을 포함하는 전자 장치를 자동적으로 설정하기 위하여 JTAG 프로토콜을 사용하였다. 이 설정은, 서브-모듈로부터의 식별 정보를 판독하고, 하나 이상의 서브-모듈 내의 파라미터를 기록 및/또는 판독하고, 때때로 전자 장치의 설정을 재검사(re-checking)하여 설정이 변경되었는지 여부를 검출하고, 설정의 변동이 검출된 경우에는 위의 단계의 일부 또는 전부를 반복함으로써 수행된다.
본 발명에 따른 장치는 제어 유닛(control unit), 서브-모듈을 부착/접속하는 복수의 슬롯(slots) 및 제어 유닛과 슬롯에 부착/접속된 서브-모듈을 상호 접속하는 수단을 포함한다. 제어 유닛은 서브-모듈을 바이패스 모드(by-pass mode)가 되게 하고, 서브-모듈로부터의 식별 정보(identification information)를 판독하고, 적어도 하나의 서브-모듈에서 파라미터를 기록 및/또는 파라미터를 판독하고, 서브-모듈을 추가 또는 제거함으로써 전자 장치의 설정이 변동되었는지 여부를 재검사하기 위해서 커맨드(commands)를 발행할 수 있다.
본 발명의 다른 이점들은 세부적인 실시예와 관련하여 설명될 것이다.
본 발명의 보다 완전한 설명과 본 발명의 추가적인 목적 및 이점을 위해서, 첨부된 도면과 관련하여 이하의 설명을 참조하기로 한다.
본 발명에 관련된 전자 장치의 표현은 개인 휴대 정보 단말기(PDA), 휴대폰, 컴퓨터 단말(computing terminals), 휴대형 컴퓨터, 카메라, 멀티미디어 장치, 소비자 가전, DECT 장치 등과 같은 장치를 포함하도록 의도되었다. 이 열거된 목록은 그 전체를 열거하도록 의도된 것이 아니다.
서브-모듈의 예로는 GSM/UMTS 모뎀, MP3 플레이어, FM 라디오, PDA, 컬러 디스플레이, 키보드 등이 있다. 이 열거된 목록은 그 전체를 전부 열거하도록 의도된 것이 아니다.
본 발명에 따른 전자 장치(10)는 도 1 및 도 2에 도시된 바와 같이 주 제어 프로세서(main control processor)(11) 및 수 개의 부착/탈착 가능 서브-모듈(12, 13)을 포함한다. 전자 장치(10)의 메인 보드(main board)(14)는 서브-모듈(12, 13)이 부착 및 탈착될 수 있게 하는 커넥터(15) 또는 그와 유사한 종류를 포함한다. 또한 버스 구조물 및 커넥터(15)와 제어 프로세서(11)를 상호 접속하는 다수의 상호 접속부가 존재한다. 본 실시예에서는, JTAG 표준에서 제공된 바와 같이 TDI 및 TDO 데이터 핀(data pins)을 직렬로 접속시켜 폐쇄 루프(closed loop)를 형성하는 루프 상호 접속부(loop interconnection)(16)가 존재한다. 공백 슬롯(empty slot)(서브-모듈이 플러그 인되지 않은 슬롯)의 경우에, TDI 데이터 핀 및 TDO 데이터 핀을 접속시킴으로써 루프를 폐쇄시킨다. 이들 2개의 핀에 추가하여, 커넥터(15)는 전자 장치(10) 상에서 실행되는 애플리케이션(애플리케이션 접속부(17)로 지칭됨)에 의해 이용되는 핀을 포함할 수 있고, JTAG 표준에서 규정된 바와 같이 TAP 핀 및 TAP 접속부(18)를 포함할 수도 있다.
전원을 온(ON) 상태로 하기 전에, 또는 애플리케이션이 실행될 때, 새로운 서브-모듈을 삽입함으로써 사용자가 원하는 애플리케이션에 따라 시스템 하드웨어 설정을 변경할 수 있다. 도 1에서, 전자 장치(10)는 단지 하나의 서브-모듈(12)을 포함하는 설정으로 도시되어 있다. 2개의 공백 슬롯이 존재하는데, 여기에서 TDO 및 TDI 핀은 직렬로 접속된다. 도 2에는 동일 전자 장치(10)가 도시되어 있다. 제 2 서브-모듈(13)이 부착되어 있다. 전자 장치(10)의 주요 애플리케이션을 실행하는 제어 프로세서(11)는 시스템 설정의 변경을 온-더-플라이(on the fly) 상태에서 검출할 수 있다. 서브-모듈은 커넥터 내에 삽입되어 시스템의 설정을 변경할 수 있다. 제어 프로세서(11)는 예를 들면 전화기 애플리케이션 또는 PDA 애플리케이션 등의 주요 애플리케이션 하드웨어 및 소프트웨어를 지원할 수 있다. 제어 프로세서(11)는 각 서브-모듈(12, 13)의 슬레이브 JTAG(20)를 직렬로 액세스할 수 있는 마스터 JTAG 제어기(19)를 특징으로 한다. 마스터 JTAG 제어기(19)는 접속된 서브-모듈(12, 13)의 존재 및 타입을 검출하고, 그에 따라 애플리케이션 소프트웨어를 개조한다. 서브-모듈(12, 13)은 슬레이브 JTAG 제어기(20)에 추가하여, 애플리케이션 지정 하드웨어 및 소프트웨어(도 1 및 도 2에는 도시하지 않음)를 포함한다.
본 발명에 따르면, 표준 JTAG 프로토콜을 사용하여 서브-모듈(12, 13)의 접속 및 분리를 실시간으로 검출하고, 각 서브-모듈(12, 13)에서 몇몇 파라미터를 판독 및 기록한다.
본 실시예에서, 커넥터(15)는 TAP(Test Access Port) 핀(즉, TMS, TDI, TDO, TCLK에 선택적인 핀으로서 TRST_N이 추가됨)에 호환가능한 적어도 4개의 핀을 특징으로 하는 JTAG 커넥터이다. 예를 들면, 메모리를 위한 데이터 및 어드레스 버스(address busses) 또는 키보드를 위한 데이터 및 제어 버스 등의 애플리케이션에서는 이와 다른 핀을 사용할 수 있다. JTAG 커넥터(15)는 메인 보드(14) 위에서 직렬로 연결되어 있다. 커넥터(15)를 사용하지 않을 때, TDI 핀 및 TDO 핀은 기계적 또는 전자적으로 단락된다. 서브-모듈이 삽입되면, TDI 핀, TDO 핀은 슬레이브 JTAG 제어기(20)의 제각기의 핀에 접속된다. TCK 라인, TMS 라인, TRST_N 라인은 모든 서브-모듈(12, 13)에 공통된다. TAG 표준이 슬레이브 JTAG 제어기(20)를 리셋(reset)하는 다른 방식을 지원하기 때문에, TRST_N 핀을 제거할 수 있다.
서브-모듈(12)의 예를 도 3에 도시한다. 각각의 서브-모듈은 데이터 레지스터(21) 내에 저장된 특정한(바람직하게는 고유한) 식별자(identifier)(IDCODE)를 갖는다. 32비트로 코딩된(coded) 이 식별자는 JTAG 표준과 호환 가능하다. 그 식별자는 버전 번호 및 해당 애플리케이션에서 사용되는 다른 파라미터를 포함할 수 있는데, 이는 TAP 커넥터(15)를 통해 판독될 수 있다. 이 방식으로, 제어 프로세서(11)는 알려진 식별자(IDCODE)가 검출될 때까지 요구되는 만큼의 비트를 스캐닝-인(scanning-in)함으로써 어느 서브-모듈이 전자 장치(10)에 접속되어 있는지 검출할 수 있다. 모든 설정 요소가 존재하고, 그 설정 요소가 올바른 타입을 갖고 있는지 여부를 검사하는 경우, 외부 테스트 장비를 갖는 보드를 테스트하는 데 있어서도 일반적으로 이와 동일한 개념이 적용된다.
서브-모듈은 서브-모듈(12) 위의 독립형 칩(stand-alone chip)이거나 서브-모듈(12)의 칩 내에 집적되는 것으로 구현되는 표준 JTAG 제어기(20)를 구비하고 있다.
슬레이브 JTAG 제어기(20)는 JTAG(Join Test Action Group) 표준에 기반하고 있다. JTAG 표준에 대한 상세한 설명은 IEEE 표준 테스트 액세스 포트(IEEE Standard Test Access Port) 및 경계 스캔 아키텍처(Boundary-Scan Architecture)(IEEE 표준 1149.1-1990)에서 확인할 수 있다. JTAG 하드웨어는 테스트 액세스 포트(TAP)(22), JTAG 서브-모듈(12)에 전송된 커맨드를 해석하는 TAP 제어기(TAPC)(23), 인스트럭션 레지스터(instruction register : IR)(24) 및 하나의 그룹으로 된 테스트 데이터 레지스터(Test Data Register : TDR)(25)를 포함한다. IDCODE는 TDR(25), 즉 레지스터(21) 중의 하나에 저장된다. 모든 레지스터는 시프트 레지스터 내에서 캡쳐(Capture)되어, TDO 포트(26)로 시프팅-아웃(shifted out)되거나, TDI 포트(27)에서 시프팅-인(shifted-in)된 값으로부터 업데이트될 수 있다.
본 실시예에서, TAP(22)는 아래의 핀들을 포함한다.
TCK(테스트 클록(Test clock)): JTAG 클록은 20MHz의 범위 내에서 실행되고 애플리케이션 클록과는 무관함.
TDI(테스트 데이터 입력)(27): TCK의 상승 에지(rising edge)에서 샘플링되는 JTAG 제어기(20) 내의 직렬 입력.
TDO(테스트 데이터 출력)(26): TCK의 하강 에지(falling ege)에서 트리거되는(triggered) JTAG 제어기(20)의 직렬 출력.
TMS(테스트 모드 선택)(28): TCK의 상승 에지에서 샘플링되고 TAPC(23)를 제어하는 데 이용됨.
TRST_N(테스트 리셋) : TAPC(23)의 선택적 비동기 리셋.
바람직하게는, TAP 제어기(23)는 도 4에 도시된 이하의 표준 유한 상태 머신(Finite State Machine : FSM)의 동작에 따르고, 그것에 의해 모든 전이(transitions)는 TMS 입력(28)의 상태에 의해서 제어된다. 이하의 표현은 도 4에서 사용되었다.
캡쳐(Capture) : 시프트 레지스터 내에 레지스터를 복제함.
업데이트(Update) : 레지스터에 시프트 레지스터를 복제함.
인스트럭션은 Update_IR 상태에 다시 도달할 때까지 활성 상태로 유지된다.
상태 머신의 보다 세부적인 설명은 앞서 언급된 IEEE 표준 및 미국 특허 제 6,000,051에서 확인할 수 있는데, 이들은 모두 본 명세서에 참조로 인용되어 있다.
TAP 제어기(23)는 인스트럭션 레지스터(IR)(24)를 업데이트한다. 다음에 제각기의 인스트럭션이 실행되어, 표준 테스트 절차를 개시하거나, TDI 입력부(27)와 TDO 출력부(26) 사이의 몇몇 데이터 레지스터(TDR)(25)를 접속할 수 있는데, 데이터 레지스터(TDR)(25)는 루프(16) 및 제어 프로세서(11)를 거쳐서 스캐닝-인(scanned-in)되거나 스캐닝-아웃(scanned-out)될 것이다.
표준 JTAG 인스트럭션은 다음과 같다.
INTEST : 테스트용으로 사용됨
EXTEST : 테스트용으로 사용됨
SAMPLE/PRELOAD : 테스트용으로 사용됨
BYPASS(IR 레지스터(24)가 모두 로직 "1"로 설정된 상태) : 이 인스트럭션은 TDI(27)와 TDO(26) 사이에서 바이패스 레지스터(28)를 접속시킴 .
IDCODE : 이 인스트럭션은 TDI(27)와 TDO(26) 사이에서 서브-모듈(12)의 식별 코드(Identification Code)를 접속시킴
이 구현을 단순화하기 위해서, 다음의 제한을 적용하는 것이 바람직하다. 모든 서브-모듈 JTAG 인스트럭션 레지스터가 동일한 길이의 Ninstr_length 비트(예를 들면 6 비트)를 가지고, 그에 따라 Ninstr_length를 2제곱 인스트럭션까지 코딩할 수 있다. 간단한 체계에서, 각각의 인스트럭션(표준 인스트럭션을 제외함)은 각각의 서브-모듈(12, 13) 내에 포함되는 전용 TDR 레지스터(25) 중의 하나에 어드레싱할 수 있다. 서로 다른 길이의 인스트럭션 레지스터를 갖는 체계를 개발할 수 있으나, 설정의 검출을 더욱 복잡하게 할 것이다. 본 발명의 이러한 실시예에서, 몇몇 애플리케이션 데이터 레지스터(TDR)(25)는 리셋하는 시기 또는 작동 도중에 서브-모듈(12, 13)의 파라미터로 개시되어, 제어 프로세서(11)에 의해 판독된다. 동일 레지스터 또는 다른 레지스터를 기록하여, 서브-모듈(12, 13)의 설정 파라미터를 설정한다. 이 데이터 레지스터(25)를 액세스하기 위해서, 새로운 애플리케이션 지정 인스트럭션을 표준 인스트럭션에 추가하는데, 그 예는 다음과 같다.
CONFIG_REGx : TDI(27)와 TDO(26) 사이에서 현재 서브-모듈의 레지스터(REGx)를 접속함. 캡쳐, 시프트 및 업데이트 동작을 실행할 수 있음.
본 발명에 따르면, 제어 프로세서(11)는 도 5에 도시된 바와 같이, 서브-모듈(12, 13)의 슬레이브 JTAG 제어기(20)를 모니터링하는 특정 마스터 JTAG 제어기(19)를 구비하고 있다. 표준 JTAG 테스트 환경(IEEE 표준에서 상술된 바와 같이)에서, 이 기능은 테스트 장비에 의해서 수행된다. 마스터 JTAG 제어기(19)는 이하에서 설명되는 바와 같이 마이크로프로세서에서 실행되는 소프트웨어 또는 하드웨어 내에서 구현될 수 있다.
도 5에서, 마스터 JTAG 제어기(19)의 마이크로프로세서 구현이 제시되어 있다. 마스터 JTAG 제어기(19)는 TDO, TMS, TRST_N을 구동하고 TDI 입력부에 입력할 수 있는 병렬 포트(parallel port)(30)를 구비한 마이크로프로세서(29)에서 실행되는 소프트웨어에 의해서 완전하게 구현되어 있다. 마이크로프로세서(29)는 예를 들면 휴대폰을 위한 전화기 애플리케이션 등과 같은 전자 장치(10)의 주요 애플리케이션(31)을 실행하는 데 이용되는 것과 동일할 것이다.
마이크로프로세서(29)에서 실행되는 소프트웨어는 주요 애플리케이션(31)으로부터 파라미터를 갖는 커맨드를 수신하고 서브-모듈(12, 13)로부터 발생된 파라미터를 가지고 시스템 설정을 복귀시킨다. 동작의 세부적인 설명은 다음 단락에서 설명할 것이다. 마이크로프로세서(29)는 신호(TCK, TMS, TDO, TRST_N)의 모든 파형(waveforms)을 생성하고, 마스터(슬레이브에 비하여 반전됨)를 위한 JTAG 프로토콜에 따른 입력(TDI)의 상태를 샘플링한다.
TDO는 TCK의 하강 에지에서 트리거됨.
TMS는 TCK의 하강 에지에서 트리거됨.
TDI는 TCK의 상승 에지에서 샘플링됨.
이와 다르게, JTAG 마스터 제어기(19)는 도 6에 도시된 바와 같이 하드웨어 내에서 완전히 구현될 수 있다. 이러한 하드웨어 구현의 가능한 블록도를 도 6에 제시하였다. JTAG 마스터 제어기(19)는 다음을 포함한다.
중앙 유한 상태 머신(central Finite State Machine)(32) : 애플리케이션(31)으로부터 커맨드를 수신하고 JTAG 라인을 제어한다. 소프트웨어에 의해서 또는 인터럽트(interrupt)의 활성화에 의해서 폴링될(polled) 수 있는 상태 레지스터(33)를 통해 애플리케이션(31)에 상태 워드(status word)를 반환한다.
애플리케이션 인터페이스(34) : 애플리케이션(31)이 FSM(32)를 제어하게 하고, 병렬 버스(35)를 통해 입력, 출력 레지스터를 판독/기록하게 한다. 예를 들어, 비트의 개수(Nr)는 32 비트의 IDCODE 길이와 같이 마이크로프로세서(36)의 워드 길이와 동일한 것이 바람직하다. 예를 들면 필립스 ⅡC 인터페이스인 UART 또는 임의의 다른 표준 직렬 인터페이스에 의해서도 직렬 액세스가 이루어질 수 있다. 마이크로프로세서(36)는 CPU(예를 들면, 전자 장치(10)의 중앙 처리 장치 등)일 수 있다.
출력 및 시프트 레지스터(37) : 애플리케이션(31)은 FSM(32)의 제어 하에서 TDO 핀(38)에 시프팅-아웃되는 출력 레지스터(37)에 워드를 로딩(load)한다. 데이터는 TDO 핀(38)을 거쳐 JTAG 슬레이브(20) 내부로 시프팅-아웃된다.
입력 및 시프트 레지스터(39) : 애플리케이션(31)은 FSM(32)의 제어 하에서 TDI 핀(40)으로부터 시프팅-인되는 워드를 판독할 수 있다. 즉, TDI 핀(40)을 거쳐 JTAG 슬레이브(20)로부터 데이터를 수신할 수 있다. 상태 머신(32)에 의해서 직접적으로 데이터를 판독(이는 상호 접속부(42)를 거쳐서 실행됨)할 수도 있고, 시프트 레지스터(39)를 거쳐 데이터를 판독할 수도 있다.
모든 블록은, TCK의 양 에지에서 이벤트가 트리거되고, 나머지는 샘플링되어야 하기 때문에 TCK에 비해 2배의 주파수의 클록에 의해서 클록된다. JTAG 핀의 타이밍은 앞서 언급된 참조 문헌에서 설명된 바와 같이, 마스터를 위한 JTAG 프로토콜에 따른다.
다음 단락에서, 마스터 JTAG 제어기(19) 및 슬레이브 JTAG 제어기(20)의 동작을 설명한다. 이 단락은 이들 제어기(19, 20)의 동작에 대한 보다 상세한 정보를 제공한다.
마스터 JTAG 제어기(19)에 의해서 수행되는 동작은 다음과 같다.
슬레이브 JTAG 제어기(20)의 리셋 : 전원 상승(power-up) 시 및 애플리케이션의 실행 도중에, 슬레이브 JTAG 제어기(20)는 리셋될 것이다. 모든 슬레이브의 리셋은 TRST_N 핀을 활성화하거나 TMS를 지속적으로 하이(high)가 되게 하고 JTAG 프로토콜에 따라서 TCK를 클록킹하는 것에 의해서 수행된다. 동작 도중에, 시스템 설정이 규정되지 않으면 슬레이브의 리셋을 수행할 필요가 있다. 이 리셋은 애플리케이션 지정 데이터 레지스터에 영향을 주지 않는다.
검사 시스템 설정 : 마스터 제어기(19)는 JTAG 커맨드를 스캐닝-아웃하여 접속된 서브-모듈(12, 13)의 개수를 검출하고 그들의 식별 코드(식별 정보)를 확인한다. 설정은 주요 애플리케이션(24)으로 반환되는데, 예를 들면, 파라미터의 목록으로 반환된다. 마스터 제어기(19)는 또한 어느 커넥터로 어느 서브-모듈(12, 13)이 접속되는지를 확인할 것이다. 서브-모듈(12, 13)의 플러깅(plugging) 및 언플러깅(un-plugging)에 기인하는 일시적인 값이 기록되지 않는다는 것을 보장하기 위해서, 검사를 적어도 2번은 반복해야 한다. 이 동작은 애플리케이션(31)의 실행 도중에 정기적인 간격(예를 들면 2초)으로 연속하여 반복되어, 설정의 변경(서브-모듈의 제거, 서브-모듈의 추가)을 검출하는 것이 바람직하다. JTAG 프로토콜에 따르면, 리셋한 후에, 각 슬레이브의 IDCODE를 그 인스트럭션 레지스터(24) 내에 로딩한다. 모든 슬레이브 TAPC 제어기(20)를 Shift_IR 상태에서 구동함으로써, 모든 서브-모듈(12, 13)의 IDCODE를 마스터 제어기(19) 내부에 스캐닝-인할 수 있다. START로 지칭되는 특정한 이진 패턴을 마스터(19)로부터 시프팅-아웃할 수 있다. 마스터 입력 시프트 레지스터(39) 내에서 START 패턴이 검출될 때까지 시프트 동작을 반복한다. 서브-모듈의 개수(Nmodules) 및 스캔 체인(scan chain)을 따르는 서브-모듈의 위치를 판정할 수 있다.
서브-모듈 파라미터의 판독 또는 기록 : 마스터 JTAG 제어기(19)는 전용 JTAG 인스트럭션을 가지고 규정된 서브-모듈(12 또는 13)의 TDR을 액세스한다. 특정 서브-모듈(12)의 데이터 레지스터(25)를 판독하는 것은, 바이패스 인스트럭션을 가지고 다른 서브-모듈(13)을 바이패스 모드로 설정하고, 그 레지스터의 판독 인스트럭션을 가지고 특정 모듈(12)을 로딩하는 것으로 충분하다. 다음에, 마스터 JTAG 제어기(19)는 모든 슬레이브 제어기(20)를 상태(Shift_DR)로 구동하고 데이터 레지스터를 시프팅-아웃한다. 각 바이패스 레지스터가 단지 1 비트이므로 시퀀스(sequence)의 길이는 알려져 있고 DR 레지스터의 길이는 알려진 IDCODE로부터 도출될 수 있다. 동일한 시프트 시퀀스 내에서 수 개의 모듈 파라미터를 판독할 수 있다. 기록 동작은 시퀀스를 시프팅-인하고 슬레이브를 Update_DR 상태로 구동시킴으로써 수행된다. 이 경우에는 또한 여러 모듈 내의 수 개의 파라미터를 동일한 시프트 시퀀스 내에 기록할 수 있다. 또한 먼저 슬레이브 FSM을 Capture_DR 상태가 되게 하여, 시프트를 발생시키고, 다음으로 Update_DR을 수행하여 동일한 시프트 시퀀스 내에서 판독 및 기록 동작을 수행할 수 있다.
서브-모듈의 기록 동작을 검사 : 서브-모듈(12 또는 13)에 기록한 후에, 기록 도중에 서브-모듈(12 또는 13)이 제거되지 않았는지 검사하는 것이 중요하다. 이를 위해서는, 예를 들면 설정 검사를 재개하거나 동일 레지스터의 판독을 수행한다.
제어 프로세서(11)가 새로운 서브-모듈(12 또는 13)이 삽입되었다는 것을 검출하면, 애플리케이션 소프트웨어(31)의 파라미터는 동적으로 변경될 것이다. 예를 들어, 키보드가 접속되면, 전화기의 키보드를 통해서가 아니라 이 키보드를 통해서 전자 메일을 시작할 수 있을 것이다. 큰 컬러 디스플레이가 플러그-인되면, 화상 해상도를 조정하기 위해서 그래픽은 이 디스플레이에 대해 리다이렉트(redirected)될 것이다. 이러한 설정 변경은 모두 사용자가 인식하지않는 방식으로 진행되고, 키보드를 통해서 또는 전자 장치(10)의 재부팅(rebooting)을 통한 임의의 서브-모듈 타입의 지정을 필요로 하지 않는다.
JTAG를 갖는 자동화된 온-더-플라이 설정의 하나의 방법을 도 7(a) 및 도 7(b)과 관련하여 설명하였다. 제 1 단계에서, 제어 유닛(11)은 JTAG 커맨드를 제 1 서브-모듈(13)에 전송하여, 제 1 서브-모듈(13)이 바이패스 모드에 놓이게 한다. 바이패스 모드에서, 제각기의 서브-모듈의 TDI 핀 및 TDO 핀은 참조 번호(41)에 의해 나타낸 바와 같이 상호 접속된다. 하나의 서브-모듈(도 7(a)에서 서브-모듈(12))을 제외하고는 모든 다른 서브-모듈(이 경우에는 오직 하나의 다른 서브-모듈(12)만이 존재함)이 바이패스 모드가 될 때까지 이 단계를 반복한다. 다시 말해, 하나의 서브-모듈을 제외한 모든 서브-모듈이 바이패스-모드가 되도록, 제어 유닛(11)은 하나의 서브-모듈을 제외한 모든 서브-모듈에 JTAG 커맨드를 전달한다. 다음에, 바이패스 모드에 있지 않은(도 7(a) 참조) 하나의 서브-모듈(12)로부터 식별 정보를 판독한다. 후속 단계에서, 제어 유닛(11)은 바이패스 모드에 있지 않은 하나의 서브-모듈(12)에 JTAG 커맨드를 전달하여 그 서브-모듈(12)도 바이패스 모드에 놓이게 한다. 다음에, 제어 유닛(11)은 JTAG 커맨드를 발행하여, 다른 서브-모듈 중 하나의 서브-모듈의 바이패스 모드를 제거한다. 이 예에서는, 다음에 서브-모듈(13)의 바이패스 모드를 제거한다(도 7(b) 참조). 제어 유닛(11)은 서브-모듈(13)로부터의 식별 정보를 판독한다. 2개 이상의 서브-모듈이 존재한다면, 모든 서브-모듈의 식별 정보가 판독될 때까지 위의 단계를 반복한다. 제어 유닛은 파라미터를 하나 이상의 서브-모듈(12, 13) 내에 기록할 수 있고/또는 제어유닛은 하나 이상의 서브-모듈(12, 13)에서 파라미터를 판독할 수 있다. 이것이 필수적인지 여부는 서브-모듈의 종류에 의존한다. 설정이 변경되었는지 여부를 검출하기 위해서, 때때로 설정을 재검사한다. 설정이 변경되었다면, 위의 단계를 반복한다. 다른 실시예에서, 소정의 시간 간격으로 위의 단계를 자동적으로 반복한다. 이는 또한 설정 변경을 검출하고 처리할 수 있게 한다.
본 발명의 일실시예에 따르면, 제 1 단계에 있는 JTAG 마스터 제어기(19)는 임의의 서브-모듈이 존재하는지 여부를 판정하고, 존재한다면, 얼마나 많은 서브-모듈이 존재하는지 판정한다. 다음에 어느 서브-모듈이 존재하는지 확인한 후에, 하나의 서브-모듈에서 식별 정보를 판독한다. 필요하다면, JTAG 마스터 제어기(19)는 파라미터를 하나 이상의 서브-모듈 내에 기록하여 전자 장치(10)와 적절하게 상호 동작(interoperation)하도록 한다.
본 발명의 다른 실시예에서, 하나의 특정한 서브-모듈을 IDCODE 모드에 놓이게 하고 다른 서브-모듈들을 바이패스 모드에 놓이게 하지 않고도 IDCODE를 판독할 수 있다. 모든 서브-모듈은 JTAG 마스터로부터 IDCODE 인스트럭션을 수신할 수 있고, 데이터 시프트는 동일한 시퀀스로 모든 이용 가능한 IDCODE를 판독할 것이다.
서브-모듈 내에 파라미터를 기록하거나 서브-모듈에서 파라미터를 판독하는데 있어서 동일한 원리를 적용할 수 있는데, 즉 동일한 인스트럭션을 모든 서브-모듈에 전송할 수 있고, 파라미터를 판독하거나 기록할 수 있다.
다른 실시예에서는, 모든 다른 서브-모듈을 바이패스 모드가 되게 함으로써 각 서브-모듈을 하나씩 어드레스한다.
특정한 일실시예에서, 공백 슬롯 또는 베이(bay)는 서브-모듈이 플러그 인되지 않을 때, TDI 핀 및 TDO 핀을 단순하게 접속시키는 스위치 또는 그와 유사한 수단을 포함한다. 이와 마찬가지로, 서브-모듈이 제거된 후에 해당 위치에 수동으로 삽입되는 점퍼(jumper)를 이용할 수 있다. 점퍼는 TDI 핀 및 TDO 핀을 접속시킨다.
명료성을 위해서, 별개의 실시예와 관련하여 설명된 본 발명의 여러 피처는 또한 단일 실시예와 조합하여 제공될 수 있다는 것을 인식할 것이다. 이와 반대로, 간결성을 위해서, 단일 실시예와 관련하여 설명된 본 발명의 여러 피처는 또한 별도로 제공되거나 임의의 적절한 하부 조합으로서 제공될 수 있을 것이다.
도면 및 명세서에서는, 본 발명의 바람직한 실시예에 대해서 제시하였고, 본 명세서에서는 특정 용어를 사용하였으나, 그것은 일반적인 용어로서, 또한 단지 설명을 위하여 사용하였을 뿐이고 제한하기 위한 것이 아니다.

Claims (17)

  1. 제어 유닛(control unit)(11) 및 서브-모듈(sub-modules)(12, 13)을 부착/접속하는 복수의 슬롯(slots)(15)을 포함하는 전자 장치(10)를 자동으로 설정하는 방법으로서,
    a) 상기 제어 유닛(11)으로부터 상기 서브-모듈(12,13)에 JTAG 커맨드를 인가함으로써 상기 서브-모듈(12,13)로부터의 식별 정보(identification information)를 판독하는 단계와,
    b) 상기 제어 유닛(11)으로부터의 JTAG 커맨드를 상기 서브-모듈(12, 13)에 인가함으로써, 하나 이상의 상기 서브-모듈(12, 13)에 파라미터를 기록 및/또는 판독하는 단계와,
    c) 상기 전자 장치(10)의 설정을 때때로 재검사하여 설정이 변경되었는지 여부를 검출하는 단계와,
    d) 설정의 변경이 검출된 경우에 상기 단계의 일부 또는 전부를 반복하는 단계
    를 포함하는 전자 장치(10)의 자동 설정 방법.
  2. 제 1 항에 있어서,
    상기 a) 단계는,
    - 상기 제어 유닛(11)으로부터 제 1 서브-모듈(12)로 JTAG 커맨드를 전송하여 상기 제 1 서브-모듈(12)이 바이패스 모드에 놓이게 하고,
    - 하나의 서브-모듈(13)을 제외하고는 모든 서브-모듈(12, 13)이 바이패스 모드가 될 때까지 위의 단계를 반복하고,
    - 바이패스 모드에 있지 않은 상기 하나의 서브-모듈(13)로부터 식별 정보를 판독하고,
    - JTAG 커맨드를 상기 제어 유닛(11)으로부터 바이패스 모드에 있지 않은 상기 하나의 서브-모듈(13)에 전송하여 바이패스 모드가 되게 하고,
    - 상기 제어 유닛(11)으로부터 다른 서브-모듈(12)로 JTAG 커맨드를 전송하여 바이패스 모드를 제거하고,
    - 바이패스 모드에 있지 않은 상기 다른 서브-모듈(12)로부터 식별 정보를 판독하고,
    - 모든 서브-모듈(12, 13)의 식별 정보가 판독될 때까지 위의 단계를 반복함으로써 수행되는 전자 장치(10)의 자동 설정 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 설정의 재검사(re-checking)는 하나 이상의 상기 서브-모듈(12, 13)에 상기 파라미터를 기록한 후, 상기 파라미터를 판독함으로써 실행되는 전자 장치(10)의 자동 설정 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 JTAG 커맨드는 상기 서브-모듈을 제어하기 위해서 상기 제어 유닛(11)에 의해 사용되는 전자 장치(10)의 자동 설정 방법.
  5. 제 2 항 및 제 4 항에 있어서,
    상기 제어 유닛(11)은 JTAG BYPASS 커맨드를 발행하여 상기 서브-모듈이 상기 바이패스 모드가 되게 하는 전자 장치(10)의 자동 설정 방법.
  6. 제 2 항 및 제 3 항에 있어서,
    상기 제어 유닛(11)은 JTAG IDCODE 커맨드를 발행하여 바이패스 모드에 있지 않은 서브-모듈로부터 식별 정보를 판독하는 전자 장치(10)의 자동 설정 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    모든 JTAG 인스트럭션은 일부 또는 전부의 서브-모듈에 의해서 병렬로 실행될 수 있는 전자 장치(10)의 자동 설정 방법.
  8. 전자 장치(10)로서,
    - 제어 유닛(control unit)(11)과,
    - 서브-모듈(12, 13)을 부착/접속하는 복수의 슬롯(15)과,
    - 상기 제어 유닛(11)과 상기 슬롯(15)에 부착/접속되는 상기 서브-모듈(12, 13)을 상호 접속하는 수단(15, 16, 17)
    을 포함하되,
    상기 제어 유닛(11)은,
    - 상기 서브-모듈(12, 13)을 바이패스 모드에 있게 하고,
    - 상기 서브-모듈(12, 13)에서 식별 정보를 판독하고,
    - 적어도 하나의 상기 서브-모듈(12, 13)에 파라미터를 기록 및/또는 파라미터를 판독하고,
    - 상기 서브-모듈(12, 13)을 추가하거나 제거함으로써 상기 전자 장치(10)의 설정이 변경되었는지 여부를 재검사하기 위해서 커맨드를 발행할 수 있는
    전자 장치.
  9. 제 8 항에 있어서,
    적어도 하나의 서브-모듈(12,13)을 더 포함하는 전자 장치.
  10. 제 9 항에 있어서,
    상기 서브-모듈(12, 13)은 상기 제어 유닛(11)에 의해 제어 가능한 슬레이브 제어기(slave controller)(20)를 포함하고, 상기 슬레이브 제어기(20)는 표준 JTAG 상태 머신을 포함하는 전자 장치.
  11. 제 8 항에 있어서,
    상기 제어 유닛(11)은 마스터 제어 프로세서(master control processor)(19)를 포함하는 전자 장치.
  12. 제 11 항에 있어서,
    상기 마스터 제어 프로세서(19)는 상태 머신(state machine)을 포함하는 전자 장치.
  13. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 슬롯은 테스트 액세스 포트(test access port : TAP) 커넥터(22)를 포함하는 전자 장치.
  14. 제 8 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 슬롯은 제각기의 슬롯에 서브-모듈이 부착되지 않을 때 직렬로 접속 가능한 입력 핀(input pin)(27) 및 출력 핀(output pin)(26)을 갖는 커넥터를 포함하는 전자 장치.
  15. 제 8 항에 있어서,
    상기 제어 유닛(11)은 소프트웨어, 하드웨어 또는 소프트웨어와 하드웨어의 조합으로 구현되는 전자 장치.
  16. 제 8 항 내지 제 15 항 중 어느 한 항에 있어서,
    개인 휴대 정보 단말기(personal digital assistant : PDA), 휴대폰, 컴퓨터 단말(computing terminal), 휴대형 컴퓨터, 카메라, 멀티미디어 장치, 소비자 가전, 또는 DECT 장치로서 기능할 수 있는 전자 장치.
  17. 제 16 항에 있어서,
    상기 서브-모듈은 GSM/UMTS 모뎀, MP3 플레이어, FM 라디오, PDA, 컬러 디스플레이 또는 키보드인 전자 장치.
KR1020047005633A 2001-10-17 2002-10-14 전자 장치 및 전자 장치의 자동 설정 방법 KR100941563B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01124735 2001-10-17
EP01124735.0 2001-10-17
PCT/IB2002/004229 WO2003034202A2 (en) 2001-10-17 2002-10-14 On the fly configuration of electronic device with attachable sub-modules

Publications (2)

Publication Number Publication Date
KR20040052239A true KR20040052239A (ko) 2004-06-22
KR100941563B1 KR100941563B1 (ko) 2010-02-10

Family

ID=8178988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047005633A KR100941563B1 (ko) 2001-10-17 2002-10-14 전자 장치 및 전자 장치의 자동 설정 방법

Country Status (7)

Country Link
US (1) US7757029B2 (ko)
EP (1) EP1509847B1 (ko)
JP (1) JP4601957B2 (ko)
KR (1) KR100941563B1 (ko)
CN (1) CN100378701C (ko)
AU (1) AU2002334333A1 (ko)
WO (1) WO2003034202A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872687B1 (ko) * 2006-12-06 2008-12-10 문영택 레버형 도어록의 잠금버튼

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592804C (zh) * 2002-04-04 2010-02-24 草谷(美国)公司 模块化广播电视产品
EP1607758B1 (en) * 2003-03-27 2008-01-23 Advantest Corporation Test apparatus
JP2005190083A (ja) * 2003-12-25 2005-07-14 Sony Corp 機能ブロックの制御装置および制御方法、機能ブロック、情報信号処理装置、並びにプログラムおよびそれを記録した媒体
US7404128B2 (en) * 2004-02-17 2008-07-22 Texas Instruments Incorporated Serial data I/O on JTAG TCK with TMS clocking
CN101010667B (zh) * 2004-09-02 2012-03-14 汤姆森许可贸易公司 动态配置具有可变输入和输出信号的电子系统的方法
US7818640B1 (en) * 2004-10-22 2010-10-19 Cypress Semiconductor Corporation Test system having a master/slave JTAG controller
JP2007293518A (ja) * 2006-04-24 2007-11-08 Hitachi Ltd コンピュータのシステム構成方法、コンピュータ及びシステム構成プログラム
US8078898B2 (en) * 2007-06-07 2011-12-13 Texas Instruments Incorporated Synchronizing TAP controllers with sequence on TMS lead
US8677198B2 (en) * 2009-03-04 2014-03-18 Alcatel Lucent Method and apparatus for system testing using multiple processors
WO2010132439A1 (en) 2009-05-12 2010-11-18 Icr Turbine Engine Corporation Gas turbine energy storage and conversion system
US8710953B2 (en) * 2009-06-12 2014-04-29 Microsoft Corporation Automatic portable electronic device configuration
US8589714B2 (en) 2009-12-18 2013-11-19 Texas Instruments Incorporated Falling clock edge JTAG bus routers
US8866334B2 (en) 2010-03-02 2014-10-21 Icr Turbine Engine Corporation Dispatchable power from a renewable energy facility
US8984895B2 (en) 2010-07-09 2015-03-24 Icr Turbine Engine Corporation Metallic ceramic spool for a gas turbine engine
CA2813680A1 (en) 2010-09-03 2012-03-08 Icr Turbine Engine Corporation Gas turbine engine configurations
US9051873B2 (en) 2011-05-20 2015-06-09 Icr Turbine Engine Corporation Ceramic-to-metal turbine shaft attachment
US10094288B2 (en) 2012-07-24 2018-10-09 Icr Turbine Engine Corporation Ceramic-to-metal turbine volute attachment for a gas turbine engine
CN115097905B (zh) * 2022-08-25 2022-12-02 中关村科学城城市大脑股份有限公司 模块可拆卸的终端设备和模块应用安装方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135240A (en) * 1973-07-09 1979-01-16 Bell Telephone Laboratories, Incorporated Protection of data file contents
US6522985B1 (en) * 1989-07-31 2003-02-18 Texas Instruments Incorporated Emulation devices, systems and methods utilizing state machines
JPH0477950A (ja) * 1990-07-20 1992-03-12 Fujitsu Ltd マスタースレーブシステム
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
US5355369A (en) * 1991-04-26 1994-10-11 At&T Bell Laboratories High-speed integrated circuit testing with JTAG
JPH04336652A (ja) * 1991-05-14 1992-11-24 Kobe Nippon Denki Software Kk コンピュータシステムハードウェア拡張方式
US5317697A (en) * 1991-07-31 1994-05-31 Synernetics Inc. Method and apparatus for live insertion and removal of electronic sub-assemblies
US5325368A (en) * 1991-11-27 1994-06-28 Ncr Corporation JTAG component description via nonvolatile memory
US5544309A (en) * 1993-04-22 1996-08-06 International Business Machines Corporation Data processing system with modified planar for boundary scan diagnostics
JPH0798686A (ja) 1993-09-29 1995-04-11 Toshiba Corp 拡張ボード設定方式
US5617430A (en) * 1993-12-22 1997-04-01 International Business Machines Corporation Testing system interconnections using dynamic configuration and test generation
US5572141A (en) * 1994-03-09 1996-11-05 At&T Global Information Solutions Company Memory metal hot plug connector and method
JP3357534B2 (ja) * 1995-10-06 2002-12-16 富士通株式会社 テスト機構を有する処理システム
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
JP3274604B2 (ja) * 1996-04-26 2002-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 周辺デバイスの自動イネーブル方法
US6662240B1 (en) * 1996-05-08 2003-12-09 Ncr Corporation Automated configuration of computer accessories
US5764076A (en) * 1996-06-26 1998-06-09 Xilinx, Inc. Circuit for partially reprogramming an operational programmable logic device
JP3791859B2 (ja) * 1996-10-30 2006-06-28 富士通株式会社 ネットワークのスキャンパスを階層的に構成するスキャン装置および方法
JP3287539B2 (ja) * 1996-11-13 2002-06-04 富士通株式会社 テスト機構を有する処理システム
JPH10307786A (ja) * 1997-05-02 1998-11-17 Nec Corp 構成情報の変化検出、追加の方式
US6000051A (en) * 1997-10-10 1999-12-07 Logic Vision, Inc. Method and apparatus for high-speed interconnect testing
JPH11177569A (ja) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd 情報配送装置、及びプラグアンドプレイシステム
US6311242B1 (en) * 1998-08-27 2001-10-30 Apple Computer, Inc. Method and apparatus for supporting dynamic insertion and removal of PCI devices
JP2000122962A (ja) * 1998-10-12 2000-04-28 Nec Corp コンピュータシステムの構成資源比較方式及び方法
US6425101B1 (en) * 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
US6363452B1 (en) * 1999-03-29 2002-03-26 Sun Microsystems, Inc. Method and apparatus for adding and removing components without powering down computer system
JP4505692B2 (ja) * 1999-06-18 2010-07-21 ソニー株式会社 データ通信装置および方法、並びに記録媒体
TW484016B (en) * 1999-07-28 2002-04-21 Hitachi Ltd Semiconductor integrated circuit and recording medium
US6529987B1 (en) * 1999-09-08 2003-03-04 Intel Corporation Hot pluggins in a PCI bus system
US6975752B2 (en) * 2001-01-31 2005-12-13 General Electric Company Imaging system including detector framing node
US6901344B2 (en) * 2003-02-11 2005-05-31 Hewlett-Packard Development Company, L.P. Apparatus and method for verification of system interconnect upon hot-plugging of electronic field replaceable units

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872687B1 (ko) * 2006-12-06 2008-12-10 문영택 레버형 도어록의 잠금버튼

Also Published As

Publication number Publication date
US20060090109A1 (en) 2006-04-27
EP1509847B1 (en) 2014-12-31
EP1509847A2 (en) 2005-03-02
AU2002334333A1 (en) 2003-04-28
JP4601957B2 (ja) 2010-12-22
KR100941563B1 (ko) 2010-02-10
WO2003034202A2 (en) 2003-04-24
WO2003034202A3 (en) 2004-12-02
CN100378701C (zh) 2008-04-02
JP2005510781A (ja) 2005-04-21
CN1698044A (zh) 2005-11-16
US7757029B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
KR100941563B1 (ko) 전자 장치 및 전자 장치의 자동 설정 방법
US5852617A (en) Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US9535117B2 (en) System debug using an all-in-one connector
US5544309A (en) Data processing system with modified planar for boundary scan diagnostics
US7941781B1 (en) On-chip test circuit and method for testing of system-on-chip (SOC) integrated circuits
US6330622B1 (en) Direct processor access via an external multi-purpose interface
US20080294939A1 (en) Debugging device and method using the lpc/pci bus
JP2003529145A (ja) 組込み自己試験を使用する信号相互接続を試験するシステムおよび方法
US7132823B2 (en) Design for test for a high speed serial interface
JP2009533691A (ja) 試験アクセス・ポート・スイッチ
US20080126655A1 (en) Single pci card implementation of development system controller, lab instrument controller, and jtag debugger
US20140149815A1 (en) System and method for programming chips on circuit board through boundary scan technology
US7078929B1 (en) Interface controller using JTAG scan chain
KR100445636B1 (ko) 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법
US20080147901A1 (en) Method and apparatus for interfacing to an integrated circuit that employs multiple interfaces
CN106066453A (zh) 串行线调试桥
CN115344308A (zh) 安全启动装置及方法
US20070101200A1 (en) Methods and systems for eliminating test system reboots between functional tests of host adapter boards
US7610532B2 (en) Serializer/de-serializer bus controller interface
CN109425823B (zh) Jtag接口中的顺序测试访问端口选择
Johnson Implementing serial bus interfaces using general purpose digital instrumentation
CN220473935U (zh) 一种支持识别检测的pcie扩展系统
US6851080B1 (en) Automatic activation of ASIC test mode
JP2003256360A (ja) 拡張ボード装置
CN115454905A (zh) 一种用于芯片fpga原型验证阶段的pcie接口卡

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee