JPH0724298B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0724298B2 JPH0724298B2 JP63200494A JP20049488A JPH0724298B2 JP H0724298 B2 JPH0724298 B2 JP H0724298B2 JP 63200494 A JP63200494 A JP 63200494A JP 20049488 A JP20049488 A JP 20049488A JP H0724298 B2 JPH0724298 B2 JP H0724298B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- memory cell
- semiconductor memory
- memory device
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板電位発生回路とダイナミックメモリセルを
有する半導体記憶装置に関し、特に基板電位発生回路の
レイアウトに関する。
有する半導体記憶装置に関し、特に基板電位発生回路の
レイアウトに関する。
従来の基板電位発生回路を有する半導体記憶装置では、
基板電位発生回路からのメモリセルへの電子の注入量
が、メモリセルへの書き込電荷量に対して無視できる程
度であった為、基板電位発生回路の配置については特に
は考慮されていなかった。
基板電位発生回路からのメモリセルへの電子の注入量
が、メモリセルへの書き込電荷量に対して無視できる程
度であった為、基板電位発生回路の配置については特に
は考慮されていなかった。
ダイナミックメモリ及びダイナミックメモリセルを有す
る半導体集積回路は高集積化に伴い、1メモリセルのサ
イズも縮小してくる為、1メモリセルの1コンデンサー
に書き込むことのできる電荷量の最大値は減少してく
る。一方、高集積化に伴うメモリ容量の増大により個々
の素子サイズは縮小していくものの、チップサイズは漸
増してくる為、所定の基板電位を得る為には、基板電位
発生回路の能力をあげていかなくてはならない。すなわ
ち基板電位発生回路からの電子の注入量はチップサイズ
に伴って漸増してくることになる。
る半導体集積回路は高集積化に伴い、1メモリセルのサ
イズも縮小してくる為、1メモリセルの1コンデンサー
に書き込むことのできる電荷量の最大値は減少してく
る。一方、高集積化に伴うメモリ容量の増大により個々
の素子サイズは縮小していくものの、チップサイズは漸
増してくる為、所定の基板電位を得る為には、基板電位
発生回路の能力をあげていかなくてはならない。すなわ
ち基板電位発生回路からの電子の注入量はチップサイズ
に伴って漸増してくることになる。
以上のことから特に1入力ビット以上のダイナミックメ
モリにおいては、基板電位発生回路からのメモリセルへ
の電子の注入が無視できない値となり、しばしば基板電
位発生回路近傍のメモリセルにおいて書き込みデーター
の逆転がおこるという問題が発生する。
モリにおいては、基板電位発生回路からのメモリセルへ
の電子の注入が無視できない値となり、しばしば基板電
位発生回路近傍のメモリセルにおいて書き込みデーター
の逆転がおこるという問題が発生する。
本発明の半導体記憶装置は、基板電位発生回路とダイナ
ミックメモリセルを有し、この基板電位発生回路を複数
個に分割しているということを特徴とする。
ミックメモリセルを有し、この基板電位発生回路を複数
個に分割しているということを特徴とする。
本発明について図面を参照にして説明する。1は半導体
記憶装置の1デバイスを示し、2はメモリセル部、3は
基板電位発生回路が配置される場所を示す。従来は、基
板電位発生回路3は1つしかなかったのに対し、本実施
例では2つに分割して設けられている。
記憶装置の1デバイスを示し、2はメモリセル部、3は
基板電位発生回路が配置される場所を示す。従来は、基
板電位発生回路3は1つしかなかったのに対し、本実施
例では2つに分割して設けられている。
第2図は本発明の実施例2を示す。1は半導体記憶装置
の1デバイスを示し、2はメモリセル部、3は基板電位
発生回路が配置される場所を示す。本実施例では基板電
位発生回路3を4つに分割して設けている為、実施例1
に比してさらに電子の注入量を低減することができる
が、同時にその分だけチップサイズが大きくなるという
点がある。実施例1は、可能な限り小さいチップサイズ
を要求する汎用のダイナミックRAMに適するのに対し、
本実施例2はビデオRAMのようにメモリセル以外の周辺
回路部の面積比が大きなデバイスや、チップサイズの大
きなデバイスに適する。
の1デバイスを示し、2はメモリセル部、3は基板電位
発生回路が配置される場所を示す。本実施例では基板電
位発生回路3を4つに分割して設けている為、実施例1
に比してさらに電子の注入量を低減することができる
が、同時にその分だけチップサイズが大きくなるという
点がある。実施例1は、可能な限り小さいチップサイズ
を要求する汎用のダイナミックRAMに適するのに対し、
本実施例2はビデオRAMのようにメモリセル以外の周辺
回路部の面積比が大きなデバイスや、チップサイズの大
きなデバイスに適する。
以上説明したように、本発明は、基板電位発生回路を複
数個に分割して1個,1個の能力を下げることにより、メ
モリセルへの基板電位発生回路からの電子の注入量を減
少させ、メモリセルの誤動作を防ぐという効果がある。
数個に分割して1個,1個の能力を下げることにより、メ
モリセルへの基板電位発生回路からの電子の注入量を減
少させ、メモリセルの誤動作を防ぐという効果がある。
第1図は本発明の実施例1を示す図、第2図は本発明の
実施例2を示す図である。 1……半導体記憶装置の1デバイス、2……メモリセル
部が配置される場所、3……基板電位発生回路が配置さ
れる場所。
実施例2を示す図である。 1……半導体記憶装置の1デバイス、2……メモリセル
部が配置される場所、3……基板電位発生回路が配置さ
れる場所。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/108 8832−4M H01L 27/04 G
Claims (1)
- 【請求項1】基板電位発生回路とダイナミックメモリセ
ルを有する半導体集積回路回路において、該基板電位発
生回路を複数個に分割して配置していることを特徴とす
る半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200494A JPH0724298B2 (ja) | 1988-08-10 | 1988-08-10 | 半導体記憶装置 |
KR1019890011313A KR940006993B1 (ko) | 1988-08-10 | 1989-08-09 | 반도체 메모리 장치 |
DE68919155T DE68919155T2 (de) | 1988-08-10 | 1989-08-09 | Halbleiterspeicheranordnung mit verschiedenen Substrat-Vorspannungsschaltungen. |
EP89308106A EP0354784B1 (en) | 1988-08-10 | 1989-08-09 | Semiconductor memory device having plural biasing circuits for substrate |
US07/391,891 US5022005A (en) | 1988-08-10 | 1989-08-10 | Semiconductor memory device having plural biasing circuits for substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63200494A JPH0724298B2 (ja) | 1988-08-10 | 1988-08-10 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0249461A JPH0249461A (ja) | 1990-02-19 |
JPH0724298B2 true JPH0724298B2 (ja) | 1995-03-15 |
Family
ID=16425255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63200494A Expired - Lifetime JPH0724298B2 (ja) | 1988-08-10 | 1988-08-10 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5022005A (ja) |
EP (1) | EP0354784B1 (ja) |
JP (1) | JPH0724298B2 (ja) |
KR (1) | KR940006993B1 (ja) |
DE (1) | DE68919155T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2626160B2 (ja) * | 1990-04-27 | 1997-07-02 | 日本電気株式会社 | 半導体メモリ |
EP0461313B1 (en) * | 1990-06-12 | 1996-09-18 | Fujitsu Limited | Dynamic random access memory device |
US5159206A (en) * | 1990-07-31 | 1992-10-27 | Tsay Ching Yuh | Power up reset circuit |
JP2724919B2 (ja) * | 1991-02-05 | 1998-03-09 | 三菱電機株式会社 | 基板バイアス発生装置 |
JPH04255989A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | 半導体記憶装置および内部電圧発生方法 |
JP3313383B2 (ja) * | 1991-06-27 | 2002-08-12 | 日本電気株式会社 | 読み出し専用記憶装置 |
EP0564204A3 (en) * | 1992-03-30 | 1994-09-28 | Mitsubishi Electric Corp | Semiconductor device |
KR950006067Y1 (ko) * | 1992-10-08 | 1995-07-27 | 문정환 | 반도체 메모리 장치 |
US6031411A (en) * | 1993-06-28 | 2000-02-29 | Texas Instruments Incorporated | Low power substrate bias circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5590139A (en) * | 1978-12-27 | 1980-07-08 | Fujitsu Ltd | Substrate bias generating circuit |
JPS58114392A (ja) * | 1981-12-07 | 1983-07-07 | Fujitsu Ltd | 半導体記憶装置 |
US4760560A (en) * | 1985-08-30 | 1988-07-26 | Kabushiki Kaisha Toshiba | Random access memory with resistance to crystal lattice memory errors |
JPH01278059A (ja) * | 1988-04-28 | 1989-11-08 | Nec Corp | 半導体集積回路装置 |
-
1988
- 1988-08-10 JP JP63200494A patent/JPH0724298B2/ja not_active Expired - Lifetime
-
1989
- 1989-08-09 DE DE68919155T patent/DE68919155T2/de not_active Expired - Lifetime
- 1989-08-09 EP EP89308106A patent/EP0354784B1/en not_active Expired - Lifetime
- 1989-08-09 KR KR1019890011313A patent/KR940006993B1/ko not_active IP Right Cessation
- 1989-08-10 US US07/391,891 patent/US5022005A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0354784A2 (en) | 1990-02-14 |
DE68919155T2 (de) | 1995-06-08 |
KR940006993B1 (ko) | 1994-08-03 |
EP0354784B1 (en) | 1994-11-02 |
DE68919155D1 (de) | 1994-12-08 |
US5022005A (en) | 1991-06-04 |
JPH0249461A (ja) | 1990-02-19 |
EP0354784A3 (en) | 1991-12-11 |
KR900003886A (ko) | 1990-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6180998B1 (en) | DRAM with built-in noise protection | |
US6373777B1 (en) | Semiconductor memory | |
US6064585A (en) | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip | |
JP3242101B2 (ja) | 半導体集積回路 | |
KR890004321A (ko) | 로직마크로 및 랜덤억세스메모리 마크로를 구비한 반도체 집적회로장치 | |
JPH0218777A (ja) | 電子回路装置 | |
JPH08167703A (ja) | 半導体装置及びその製造方法、ならびにメモリコアチップ及びメモリ周辺回路チップ | |
JPH0724298B2 (ja) | 半導体記憶装置 | |
JP2894635B2 (ja) | 半導体記憶装置 | |
US5973952A (en) | Embedded DRAM with noise protecting shielding conductor | |
JPH06196656A (ja) | ダイナミックram | |
JPH03123071A (ja) | ダイナミックram | |
US5101377A (en) | Semiconductor memory device | |
US6064588A (en) | Embedded dram with noise-protected differential capacitor memory cells | |
US4654823A (en) | Read/write memory and cell constituting same | |
JP2712079B2 (ja) | 半導体装置 | |
US6097043A (en) | Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit | |
JP2868016B2 (ja) | ゲートアレイの基本セル | |
JP3235544B2 (ja) | 半導体記憶装置 | |
JP3048963B2 (ja) | 半導体メモリ装置 | |
US20010040817A1 (en) | SRAM having a reduced chip area | |
JP2515029B2 (ja) | 半導体記憶装置 | |
JPH0831272B2 (ja) | 半導体記憶装置 | |
JPH022152A (ja) | 半導体記憶装置 | |
US6683336B1 (en) | Semiconductor integrated circuit, supply method for supplying multiple supply voltages in semiconductor integrated circuit, and record medium for storing program of supply method for supplying multiple supply voltages in semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 14 |