JPH022152A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH022152A JPH022152A JP63146186A JP14618688A JPH022152A JP H022152 A JPH022152 A JP H022152A JP 63146186 A JP63146186 A JP 63146186A JP 14618688 A JP14618688 A JP 14618688A JP H022152 A JPH022152 A JP H022152A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- substrate potential
- generation circuit
- potential generation
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 230000015654 memory Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体記憶装置に関し、特にダイナミックメモ
リにおける基板電位発生回路とメモリセルのレイアウト
に関する。
リにおける基板電位発生回路とメモリセルのレイアウト
に関する。
従来のダイナミックメモリでは、基板電位発生回路から
のメモリセルへの電子の注入量が、メモリセルへの書き
迷電荷量に対して無視できる程度であった為、この種の
レイアウトについては考慮されていなかった。
のメモリセルへの電子の注入量が、メモリセルへの書き
迷電荷量に対して無視できる程度であった為、この種の
レイアウトについては考慮されていなかった。
ダイナミックメモリは、高集積化に伴い、1メモリセル
の1コンデンサーに書き込むことのできる電荷量の最大
値が次第に減少していく。従って1メガビット以上のダ
イナミックメモリにおいては、基板電位発生回路からの
メモリセルへの電子の注入が無視できない値となり、し
ばしば基板電位発生回路近傍のメモリセルにおいて、書
き込みデーターの逆転がおこるという問題が発生する。
の1コンデンサーに書き込むことのできる電荷量の最大
値が次第に減少していく。従って1メガビット以上のダ
イナミックメモリにおいては、基板電位発生回路からの
メモリセルへの電子の注入が無視できない値となり、し
ばしば基板電位発生回路近傍のメモリセルにおいて、書
き込みデーターの逆転がおこるという問題が発生する。
本発明のダイナミックメモリは、基板電位発生回路とメ
モリセルを有し、レイアウトにおいて、この2者の最短
距離が1mm以上離れているということを特徴としてい
る。
モリセルを有し、レイアウトにおいて、この2者の最短
距離が1mm以上離れているということを特徴としてい
る。
本発明について第1図を参照して説明する。1−1はダ
イナミックメモリの1デバイスを示し、1−2はメモリ
セル部、1−3は基板電位発生回路が配置される場所を
示す。本発明においては、1−2のメモリセル部と1−
3の基板電位発生回路の最短距離が1mm以上となって
いる。
イナミックメモリの1デバイスを示し、1−2はメモリ
セル部、1−3は基板電位発生回路が配置される場所を
示す。本発明においては、1−2のメモリセル部と1−
3の基板電位発生回路の最短距離が1mm以上となって
いる。
第2図は本発明の実施例2を示す。2−1はダイナミッ
クメモリの1デバイスを示し、2−2はメモリセル部で
第1図とは異なりデバイスの中央部を境として大きく2
つに分割されている。2−3は基板電位発生回路の位置
を示す。本件の例では基板電位発生回路はデバイスの中
央でかつ、メモリセル部2つの中央に位置する為、第1
図の場合に比べて、デバイスの基板電位がより均一にな
るという利点も有する。2−3の基板電位発生回路とそ
の両側に位置する2−2のメモリセル部は最短距離が1
mm以上となっている。
クメモリの1デバイスを示し、2−2はメモリセル部で
第1図とは異なりデバイスの中央部を境として大きく2
つに分割されている。2−3は基板電位発生回路の位置
を示す。本件の例では基板電位発生回路はデバイスの中
央でかつ、メモリセル部2つの中央に位置する為、第1
図の場合に比べて、デバイスの基板電位がより均一にな
るという利点も有する。2−3の基板電位発生回路とそ
の両側に位置する2−2のメモリセル部は最短距離が1
mm以上となっている。
以上説明したように本発明は、メモリセルと基板電位発
生回路を1mm以上離すことにより、メモリセルへの基
板電位発生回路からの電子の注入量を減少させ、メモリ
セルの誤動作を防ぐという効果がある。
生回路を1mm以上離すことにより、メモリセルへの基
板電位発生回路からの電子の注入量を減少させ、メモリ
セルの誤動作を防ぐという効果がある。
第1図は本発明の1実施例を示し、第2図は本発明の実
施例2を示す図である。 2−1・・・・・・ダイナミックメモリの1デバイス、
2−2・・・・・・メモリセル部が配置される場所、2
−3・・・・・・基板電位発生回路が配置される場所。 代理人 弁理士 内 原 晋
施例2を示す図である。 2−1・・・・・・ダイナミックメモリの1デバイス、
2−2・・・・・・メモリセル部が配置される場所、2
−3・・・・・・基板電位発生回路が配置される場所。 代理人 弁理士 内 原 晋
Claims (1)
- 基板電位発生回路を有するダイナミックメモリにおい
て、基板電位発生回路と該基板電位発生回路に最も近い
メモリセルとの距離が1mm以上離れていることを特徴
とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63146186A JPH022152A (ja) | 1988-06-13 | 1988-06-13 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63146186A JPH022152A (ja) | 1988-06-13 | 1988-06-13 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH022152A true JPH022152A (ja) | 1990-01-08 |
Family
ID=15402082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63146186A Pending JPH022152A (ja) | 1988-06-13 | 1988-06-13 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH022152A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209788A (ja) * | 1982-05-31 | 1983-12-06 | ヤマハ株式会社 | 自動演奏装置 |
US5618863A (en) * | 1996-03-25 | 1997-04-08 | Monsanto Company | UV stable polyvinyl butyral sheet |
-
1988
- 1988-06-13 JP JP63146186A patent/JPH022152A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209788A (ja) * | 1982-05-31 | 1983-12-06 | ヤマハ株式会社 | 自動演奏装置 |
JPH0432396B2 (ja) * | 1982-05-31 | 1992-05-29 | ||
US5618863A (en) * | 1996-03-25 | 1997-04-08 | Monsanto Company | UV stable polyvinyl butyral sheet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS55156370A (en) | Manufacture of semiconductor device | |
KR960012300B1 (ko) | 스태틱형 메모리셀 | |
JPH01146354A (ja) | 半導体記憶装置 | |
JPH0249461A (ja) | 半導体記憶装置 | |
JPH022152A (ja) | 半導体記憶装置 | |
EP0387102A3 (en) | Semi-conductor non-volatile memory and method of writing the same | |
JPS6173367A (ja) | 半導体装置 | |
JPS63311696A (ja) | ダイナミツクram | |
JPS6372150A (ja) | ダイナミツクram | |
JP2712079B2 (ja) | 半導体装置 | |
KR890003372B1 (ko) | 다이나믹 랜덤 액세스 메모리 어레이 | |
KR100469911B1 (ko) | 레저바르커패시터의배열방법 | |
JP2503707B2 (ja) | 半導体記憶装置 | |
KR0144243B1 (ko) | 게이트 어레이의 입출력 셀 레이아웃 방법 | |
KR100202132B1 (ko) | 반도체 디램 구조 | |
JPS5811103B2 (ja) | ハンドウタイメモリ | |
JPH02307276A (ja) | Mos型半導体メモリ装置 | |
JPH0444190A (ja) | Icメモリカード | |
JP2904216B2 (ja) | 半導体メモリ装置 | |
JPH02251173A (ja) | 半導体集積回路 | |
JPH02188958A (ja) | ダイナミックメモリ構造 | |
JPH02146768A (ja) | 半導体記憶装置 | |
JPS63170951A (ja) | 半導体集積回路 | |
JPS6410945B2 (ja) | ||
KR19990053720A (ko) | 더미셀을 이용한 백바이어스 전압 픽업장치 |